專利名稱：一種于一硅覆絕緣層上形成摻雜區(qū)的方法
技術領域：
本發(fā)明提供一種于一硅覆絕緣層上形成摻雜區(qū)的方法，特別是一種可以使摻雜區(qū)離子濃度呈極陡退化(Super Steep Retrograde，SSR)分布曲線的制作方法。
硅覆絕緣層是一種與CMOS的隔離有關的新技術，它的原理是在基底表面形成一介電層，再于介電層上形成一硅層，使得用以制作CMOS元件的硅層與基底之間有一介電層加以隔開，進而消除CMOS晶體管中常發(fā)生的閉鎖(latch-up)現象。
請參考

圖1至圖5，圖1為傳統(tǒng)的硅覆絕緣層構造的示意圖，在基底10上方依序包含有一介電層12以及一硅層14構成一硅覆絕緣層。圖2至圖5為傳統(tǒng)的于硅覆絕緣層上形成摻雜區(qū)的方法示意圖。傳統(tǒng)的方法是先于硅層14的一預定位置形成一淺溝隔離16并穿達至介電層12。隨后如圖2所示，于硅層14的預定N型井區(qū)域上方形成一介電層18或一光阻層(未顯示)作為硬罩幕，對硅層14的預定P型井區(qū)域進行離子植入20制作工藝，形成一P型井22的摻雜區(qū)，如圖3所示。
然后如圖4所示，去除介電層18，并于硅層14的P型井22區(qū)域上方形成一介電層24或一光阻層(未顯示)作為硬罩幕，接著對預定N型井區(qū)域進行離子植入26制作工藝，形成一N型井28的摻雜區(qū)。最后如圖5所示，去除介電層24，以完成于硅覆絕緣層上制作摻雜區(qū)的制作工藝。
請參考圖6，圖6為先利用傳統(tǒng)的方法完成硅覆絕緣層上摻雜區(qū)的制作后，再制作于N型井中的PMOS晶體管示意圖。請參考圖7及圖8，圖7為圖6中沿2-2＇切線方向的摻質濃度分布圖。圖8為圖6中沿3-3＇切線方向的摻質濃度分布圖。由于硅覆絕緣層上的P型井22以及N型井28是分別用來制備各式NMOS以及PMOS晶體管，以逐步構筑出各種超大規(guī)模集成電路(very large scale integration，VLSI)。因此如圖7所示，由傳統(tǒng)的制作于硅覆絕緣層上的PMOS晶體管延切線2-2＇并隨深度遞增所繪出的摻質濃度分布的實驗數據可知，位于柵極34下方的MOS晶體管通道區(qū)域的摻雜濃度分布曲線(channel doping distribution)27系呈現一均勻分布的曲線，亦即在晶片表面接近柵極34的區(qū)域的摻質濃度仍相當高。
這種均勻的摻雜濃度分布將降低通道區(qū)域的電子或空穴的漂移率(mobility)，甚至導致短通道效應(short channel effect，SCE)。另外，由圖8的摻質濃度分布曲線29可知，由于源極40與漏極42的摻質濃度通常較高，所以在源極40及漏極42與N型井28交接處的離子濃度明顯陡峭降低，造成較大的界面電容(junction capacitance，Cj)，進而影響MOS晶體管的電性能表現。
本發(fā)明的主要目的在提供一種于一硅覆絕緣層上形成摻雜區(qū)的方法，以改變摻雜區(qū)中離子濃度的分布情形。
在本發(fā)明的最佳實施例中，首先于一硅覆絕緣(SOI)基底的硅層表面的一預定位置形成一淺溝隔離并穿達至該介電層，然后于該硅層上的第二區(qū)域表面形成一第二介電層作為硬罩幕(hard mask)，并利用熱擴散法趨入離子以于該硅層上的第一區(qū)域形成一N型井或一P型井的摻雜區(qū)。接著去除該第二介電層，并于該硅層上的第一區(qū)域表面形成一第三介電層作為硬罩幕，利用熱擴散法趨入離子以于該硅層上的第二區(qū)域形成一P型井或N型井的摻雜區(qū)。最后去除該第三介電層，并利用分子束磊晶成長、液相磊晶成長或氣相磊晶成長等方式于該硅覆表面成長一厚度約為200埃(angstrom)磊晶層。
本發(fā)明制作摻雜區(qū)的方法主要系以一熱擴散制作工藝，同時于形成摻雜區(qū)后的硅覆表面成長一磊晶層，而摻雜區(qū)中的離子會隨時間擴散至磊晶層，因此可使離子濃度于磊晶層及硅層的分布情形呈極陡退化分布曲線，進而改善設于其中的MOS晶體管的電性表現。
本發(fā)明的主要目的在提供一種于一硅覆絕緣層上形成摻雜區(qū)的方法，以改變摻雜區(qū)中離子濃度的分布情形。請參考圖9至圖13，圖9系為該硅覆絕緣層的構造示意圖，圖10至圖13為本發(fā)明于硅覆絕緣層中制作摻雜區(qū)之法示意圖。如圖9所示，該硅覆絕緣層是設于一氧化鋁(Al2O3)、氧化鋁鑭(LaAlO3)、氧化鈦鍶(SrTiO3)、石英(SiO2)、單晶硅或絕緣性氧化物構成的基底44上方，其包含一介電層46和一硅層48。
如圖10所示，本發(fā)明是先于硅層48的一預定位置形成一淺溝隔離50并穿達至介電層46。接著如圖11所示，于硅層48上的第二區(qū)域表面形成一介電層52作為硬罩幕，并利用一熱擴散制作工藝54趨入P型離子，以于硅層48上的第一區(qū)域形成一摻雜區(qū)當作P型井56。然后去除介電層52，并于硅層48上的第一區(qū)域表面形成一介電層58作為硬罩幕，接著利用一熱擴散制作工藝60趨入N型離子，以于硅層48上的第二區(qū)域形成一作為N型井62的摻雜區(qū)，如圖12所示。其中各熱擴散制作工藝54、60亦可分別以一離子布制作工藝所取代。
最后如圖13所示，在去除介電層58之后，接著利用分子束磊晶成長、液相磊晶成長或氣相磊晶成長等方式于硅層48表面成長一厚度約為200埃(angstrom)磊晶層64。
由于在形成磊晶層64時，該磊晶制作工藝的高溫會將磊晶層64下方P型井56或N型井62中的摻質(dopants)擴散趨入磊晶層64中，完成摻雜。此外，新形成的磊晶層64亦使得該硅覆絕緣層表面具有一較完整的晶格結構，而且沒有因為去除淺溝隔離(STI)制作工藝的墊氧化層(pad oxide)所殘留的氧原子于磊晶層64中，進而使得后續(xù)形成于其上的柵極氧化層以及自行對準金屬硅化物(salicide)具有一良好的品質。
相較于傳統(tǒng)的在硅覆絕緣層中制作摻雜區(qū)的方法，由于本發(fā)明是先以熱擴散制作工藝分別形成P型井與N型井的摻雜區(qū)后，接著再于硅層表面成長一厚度約為200埃(angstrom)磊晶層。隨后利用摻雜區(qū)擴散至磊晶層的離子，來調整該硅覆絕緣層表面的離子濃度，因此離子濃度分布會呈現極陡退化分布曲線。此外，由于極陡退化分布系表示在晶片表面接近柵極的區(qū)域的摻質濃度降低，因此本發(fā)明的方法除了可提高MOS晶體管通道區(qū)域的電子或空穴漂移率，使MOS晶體管的電流傳導速度加快外，亦可避免短通道效應(SCE)的發(fā)生，并且降低源極或漏極與并交接處的界面電容(junction capacitance，Cj)，提升MOS晶體管的整體電性。
以上所述僅本發(fā)明的較佳實施例，凡依本發(fā)明權利要求所做的均等變化與修飾，皆應屬本發(fā)明專利的涵蓋范圍。
圖6為傳統(tǒng)的制作于硅覆絕緣層上的PMOS晶體管的示意圖。
圖7為圖6中沿2-2＇切線方向的摻質濃度分布圖。
圖8為圖6中沿3-3＇切線方向的摻質濃度分布圖。
圖9至圖13為本發(fā)明于硅覆絕緣層制作摻雜區(qū)的方法示意圖。附圖的符號說明10基底 12介電層14硅層 16淺溝隔離18、24介電層 20P型井離子植入22P型井26N型井離子植入27、29摻質濃度分布曲線28N型井30柵極導電層32柵極氧化層 34柵極36側壁子 38輕摻雜漏極40源極 42漏極44基底 46介電層48硅層 50淺溝隔離52、58介電層 54P型井離子擴散56P型井60N型井離子擴散62N型井64磊晶層
權利要求
1.一種于一硅覆絕緣層(silicon on insulaton，SOI)上形成摻雜區(qū)的方法，該SOI系設于一基底上，該SOI包含有一第一介電層，一硅層設于該第一介電層之上，以及一淺溝隔離(shallow trench isolation，STI)設于該硅層的一預定位置并穿達至該第一介電層，該方法包含有下列步驟利用一第一熱擴散(diffusion)法趨入離子以于該硅層上的第一區(qū)域形成一第一導電形式的摻雜區(qū)；利用一第二熱擴散法趨入離子以于該硅層上的第二區(qū)域形成一第二導電形式的摻雜區(qū)；以及于該硅層表面成長一磊晶(epitaxy)層。
2.如權利要求1的方法，其中該基底系為一氧化鋁(Al2O3)、氧化鋁鑭(LaAlO3)、氧化鈦鍶(SrTiO3)、石英(SiO2)、單晶硅或絕緣性氧化物基底。
3.如權利要求1的方法，其中該第一導電形式的摻雜區(qū)系為一N型井(N-well)，而該第二導電形式的摻雜區(qū)系為一P型井(P-well)。
4.如權利要求1的方法，其中該第一導電形式的摻雜區(qū)系為一P型井，而該第二導電形式的摻雜區(qū)系為一N型井。
5.如權利要求1的方法，其中形成該第一導電形式的摻雜區(qū)以及該第二導電形式的摻雜區(qū)的方法另包含有下列步驟于該硅層上的第二區(qū)域表面形成一第二介電層；以該第二介電層作為硬罩幕(hard mask)，將第一導電形式的離子趨入于該硅層上的第一區(qū)域內以形成該第一導電形式的摻雜區(qū)；去除該第二介電層；于該硅層上的第一區(qū)域表面形成一第三介電層；以該第三介電層作為硬罩幕，將第二導電形式的離子趨入于該硅層上的第二區(qū)域內以形成該第二導電形式的摻雜區(qū)；以及去除該第三介電層。
6.如權利要求1的方法，其中該磊晶層系利用分子束磊晶成長、液相磊晶成長或氣相磊晶成長等方式所形成。
7.如權利要求1的方法，其中該磊晶層的厚度約為200埃(angstrom)。
8.一種于一硅覆絕緣層(SOI)上形成摻雜區(qū)的方法，該SOI系設于一基底上，該SOI包含有一介電層，一硅層設于該介電層之上，以及一淺溝隔離(STI)設于該硅層的一預定位置并穿達至該介電層，該方法包含有下列步驟于該硅層上形成一第一導電形式的摻雜區(qū)以及一第二導電形式的摻雜區(qū)；以及于該硅層表面成長一磊晶層。
9.如權利要求8的方法，其中該基底系為一氧化鋁(Al2O3)、氧化鋁鑭(LaAlO3)、氧化鈦鍶(SrTiO3)、石英(SiO2)、單晶硅或絕緣性氧化物基底。
10.如權利要求8的方法，其中該第一導電形式的摻雜區(qū)系為一N型井(N-well)，而該第二導電形式的摻雜區(qū)系為一P型井(P-well)。
11.如權利要求8的方法，其中該第一導電形式的摻雜區(qū)系為一P型井，而該第二導電形式的摻雜區(qū)系為一N型井。
12.如權利要求8的方法，其中該硅層上包含有一第一區(qū)域，用來形成該第一導電形式的摻雜區(qū)，以及一第二區(qū)域，用來形成該第二導電形式的摻雜區(qū)，形成該第一導電形式的摻雜區(qū)以及該第二導電形式的摻雜區(qū)的方法包含有下列步驟于該第二區(qū)域表面形成一第一罩幕(mask)；對該第一區(qū)域進行摻雜(doping)，以形成該第一導電形式的摻雜區(qū)；去除該第一罩幕；于該第一區(qū)域表面形成一第二罩幕；對該第二區(qū)域進行摻雜，以形成該第二導電形式的摻雜區(qū)；以及去除該第二罩幕。
13.如權利要求12的方法，其中該摻雜系為一熱擴散制作工藝，而該第一罩幕以及該第二罩幕由介電層所構成。
14.如權利要求12的方法，其中該摻雜系為一離子植入(ion implantation)制作工藝。
15.如權利要求8的方法，其中該磊晶層系利用分子束磊晶成長、液相磊晶成長或氣相磊晶成長等方式所形成。
16.如權利要求8的方法，其中該磊晶層的厚度約為200埃(angstrom)。
全文摘要
本發(fā)明提供一種于一硅覆絕緣層(silicon oninsulator,SOI)上形成摻雜區(qū)的方法。該硅覆絕緣層包含有一介電層以及一硅層設于該介電層之上。該方法是先于該硅層的一預定位置形成一淺溝隔離(shallow trench isolation,STI)并穿達至該介電層,然后利用熱擴散(diffusion)法趨入離子,以分別于該硅層上的第一區(qū)域形成一N型井(N－well)或一P型井(P－well)的摻雜區(qū)。接著利用熱擴散法趨入離子以于該硅層上的第二區(qū)域形成一P型井或N型井的摻雜區(qū)。最后于該硅層表面利用分子束磊晶成長、液相磊晶成長或氣相磊晶成長等方式成長一厚度約為200埃(angstrom)磊晶(epitaxy)層。
文檔編號H01L21/70GK1367526SQ0110300
公開日2002年9月4日 申請日期2001年1月23日 優(yōu)先權日2001年1月23日
發(fā)明者葉文冠, 曾華洲, 劉鍵 申請人:聯(lián)華電子股份有限公司