專利名稱：面結(jié)型場效應(yīng)晶體管及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于電功送電的交流直流切換、轉(zhuǎn)換開關(guān)中作大電流、高電壓切換動作的面結(jié)型場效應(yīng)晶體管(JFETJunction Field Effect Transistor)，更具體說就是涉及謀求進(jìn)一步降低電功損失的立式JFET。
背景技術(shù)：
用于轉(zhuǎn)換開關(guān)等切換的面結(jié)型場效應(yīng)晶體管要求耐大電流及高電壓。圖25是表示一般的臥式JFET的圖。在臥式JFET中，載體實(shí)質(zhì)上在半導(dǎo)體基片面上平行移動，從源極電極111向源極區(qū)域101施加接地電位，并從漏極電極113向漏極區(qū)域103施加正電位。在柵極電極112下的柵極區(qū)域102的下面形成pn結(jié)，在元件置于斷開狀態(tài)時，為使該接合部呈逆偏置狀態(tài)，向柵極電極112施加負(fù)電壓。在導(dǎo)通狀態(tài)時，源極區(qū)域101的電子被漏極區(qū)域103的正電位吸引，通過柵極區(qū)域102下的通道區(qū)域110到達(dá)漏極區(qū)域103。
如圖25所示，在上述的臥式JFET中由于源極、柵極及漏極電極位于同一平面，所以漏極電極與其它電極隔著空氣鄰近。由于空氣的耐壓最多為3KV/mm，所以在無電流流過的OFF狀態(tài)下，在漏極電極與其它電極間達(dá)3KV以上的電壓時，漏電電極與其它電極需離開1mm以上。因此，從源極區(qū)域101到漏極區(qū)域103的通道區(qū)域109的長度變長，只能流過小電流，不能流過一般被稱為功率晶體管所要求的大電流。
圖26是表示為改善上述臥式JFET的缺點(diǎn)而提出、并已實(shí)用化了的立式JFET，又名靜電誘導(dǎo)型晶體管(以下記為SIT(Static Induction Transistor))的圖。立式JFET與臥式JFET不同，載體實(shí)質(zhì)上是在半導(dǎo)體基片的厚度方向上移動。在SIT中多個柵極區(qū)域102是由注入有高濃度p型雜質(zhì)的p+區(qū)域形成，在其周圍形成添加有低濃度n型雜質(zhì)的n-區(qū)域。由于n-區(qū)域的n型雜質(zhì)濃度低，所以過渡層經(jīng)常擴(kuò)展、通道區(qū)域消失。因此，不會發(fā)生上述臥式JFET發(fā)生的夾斷的漏極電流飽和現(xiàn)象。源極、柵極、漏極各區(qū)域電位的施加方法，與圖25所示的臥式JFET相同。源極區(qū)域101的電子越過柵極區(qū)域的電位勢壘被漏極電位吸引、使過渡層漂移。置漏極電位為正的高電位時，對柵極區(qū)域電子的電位勢壘變小、能使漂移電流變大，即使使漏極電位高也不發(fā)生漏極電流飽和現(xiàn)象。漏極電流的控制一般通過柵極電位和漏極電位進(jìn)行。把上述SIT用于切換時，為得到大電流、在使電子越過電位勢壘時必須提高電壓，盡管這很小，也無法避免發(fā)生一定的損失。
在JFET中切換動作為斷開狀態(tài)時，為使過渡層切斷通道區(qū)域，需向柵極施加絕對值大于10V的負(fù)電壓。由于施加該絕對值大的負(fù)電壓，在斷開時也發(fā)生電功損失，所以希望實(shí)現(xiàn)不發(fā)生損失的斷開狀態(tài)。
一般，在JFET中，為確保規(guī)定的晶體管特性通道區(qū)域的雜質(zhì)濃度，受到限制、不能太高。因此，通道區(qū)域的電阻有變大的趨勢、且隨雜質(zhì)濃度和通道區(qū)域的厚度等而變動。晶體管的特性由于受上述通道區(qū)域的電阻的很大影響，所以隨著這些雜質(zhì)的濃度和厚度的偏差而有大變動。為避免這種元件間的偏差，以減小通道區(qū)域電阻為目的，注入高濃度雜質(zhì)元素使耐壓性能惡化。因此希望有不使用高濃度雜質(zhì)、在降低導(dǎo)通電阻的同時又不容易受通道區(qū)域雜質(zhì)濃度及其厚度等偏差影響的JFET。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種JFET，該JFET能以低損失作耐高壓及大電流的切換動作。而且，本發(fā)明的目的還在于提供一種電功用半導(dǎo)體元件，該半導(dǎo)體元件作為大電功用的切換元件，為進(jìn)一步實(shí)現(xiàn)低損失，能降低為置OFF狀態(tài)所必需要的電壓。另外，本發(fā)明的目的又在于提供一種JFET，該JFET耐壓性優(yōu)、且不容易受通道區(qū)域雜質(zhì)濃度及其厚度等偏差的影響，導(dǎo)通電阻小。
本發(fā)明的JFET具有第二導(dǎo)電型的柵極區(qū)域，其設(shè)在半導(dǎo)體薄體的一個主表面上；第一導(dǎo)電型的源極區(qū)域，其設(shè)在一個主表面的旁邊；第一導(dǎo)電型的通道區(qū)域，其與源極區(qū)域連接；第二導(dǎo)電型的限定領(lǐng)域，其與柵極區(qū)域連接、限定通道區(qū)域的范圍。而且該JFET具有第一導(dǎo)電型的漏極區(qū)域，其設(shè)在半導(dǎo)體薄體的其它主表面上；第一導(dǎo)電型的漂移區(qū)域，其在半導(dǎo)體薄體的厚度方向上從通道區(qū)域向漏極區(qū)域連接。在該JFET中，漂移區(qū)域及通道區(qū)域的第一導(dǎo)電型的雜質(zhì)濃度比源極區(qū)域及漏極區(qū)域的第一導(dǎo)電型的雜質(zhì)濃度及限定區(qū)域第二導(dǎo)電型雜質(zhì)濃度要低。
根據(jù)該結(jié)構(gòu)，在OFF狀態(tài)，通過向柵極區(qū)域加逆偏置電壓，使從限定區(qū)域向通道區(qū)域形成過渡層，能阻止從源極區(qū)域經(jīng)過通道區(qū)域及漂移區(qū)域向漏極區(qū)域的載體流動。還有，在OFF狀態(tài)，向漏極區(qū)域施加高電壓時，成為向限定區(qū)域與漂移區(qū)域的界面施加高的逆偏置電壓，從限定區(qū)域向漂移區(qū)域形成過渡層。這時由于漏極區(qū)域與柵極區(qū)域間存在該過渡層而承擔(dān)電壓，所以能提高漏極區(qū)域與柵極區(qū)域間的耐壓性能。在ON狀態(tài)，給源極區(qū)域和柵極區(qū)域以幾乎相同的電位、使不形成過渡層，使載體從源極區(qū)域經(jīng)過通道區(qū)域及漂移區(qū)域向漏極區(qū)域移動。該載體的移動量、即電流，由漏極電位控制。漏極電位一變高則成為夾斷電位，過渡層從限制區(qū)域與漂移區(qū)域的界面向漂移區(qū)域延伸、漏極電流飽和。這個動作與不夾斷、漏極電流不飽和的現(xiàn)有的立式JFET(SIT)是本質(zhì)上不同的動作。在上述OFF狀態(tài)時的由于過渡層承擔(dān)電壓而提高耐壓性能，及在基片厚度方向、即在縱向上電流流動時ON狀態(tài)的漏極電流飽和現(xiàn)象等是自本發(fā)明的JFET開始才可能有的動作。由于上述漏極電流的飽和，可以防止JFET自身和周圍元件的燒損。應(yīng)特別指出的是，在ON狀態(tài)時從源極區(qū)域到漏極區(qū)域的路徑上沒有妨礙載體流動的東西、導(dǎo)通電阻非常小。因此，與相對載體強(qiáng)制通過過渡層電位勢壘的現(xiàn)有的SIT等相比，電功消耗被抑制得更低。
還有，這里的雜質(zhì)濃度，是含有第一導(dǎo)電型雜質(zhì)和第二導(dǎo)電型雜質(zhì)時，只要不特別預(yù)先說明，則是指兩者的雜質(zhì)相抵、剩下的優(yōu)勢雜質(zhì)的濃度值。
還有，在上述本發(fā)明的JFET中，與柵極區(qū)域接觸的柵極電極最好與柵極區(qū)域形成電阻性接觸。由于是電阻性接觸，所以向柵極電極施加逆偏置電壓時具有好的控制性，能實(shí)現(xiàn)在形成pn結(jié)的限定區(qū)域/通道區(qū)域的界面，把過渡層從限定區(qū)域向通道區(qū)域突出的OFF狀態(tài)。因此柵極區(qū)域的第二導(dǎo)電型雜質(zhì)濃度是高濃度的，所以電阻性接觸容易。
在上述本發(fā)明的JFET中，重視結(jié)構(gòu)簡明的局面中，限定區(qū)域最好例如從半導(dǎo)體薄體的內(nèi)側(cè)限定包圍柵極區(qū)域。
根據(jù)該結(jié)構(gòu)，因?yàn)橄薅▍^(qū)域是從內(nèi)側(cè)包圍柵極區(qū)域而形成的，所以結(jié)構(gòu)簡明，減少制造時形成掩膜的工時，容易制造，且能提高合格品率。而且，柵極區(qū)域含與限定區(qū)域相同的導(dǎo)電型雜質(zhì)元素并導(dǎo)通，能實(shí)現(xiàn)從限定區(qū)域向通道區(qū)域突出過渡層的OFF狀態(tài)。在該OFF狀態(tài)下，向漏極區(qū)域施加高電壓時，由于在限定區(qū)域和漂移區(qū)域的界面被施加了高的逆偏置電壓，所以從限定區(qū)域向漂移區(qū)域形成過渡層，承擔(dān)了漏極-柵極間的電壓，所以能提高耐壓性能。
在上述本發(fā)明的JFET中，柵極區(qū)域與限定區(qū)域是一致的。
限定區(qū)域被限定在基片表面附近時，限定區(qū)域與柵極區(qū)域在其空間范圍上和雜質(zhì)濃度上都沒有必要加以區(qū)別，是一致的。在這樣的結(jié)構(gòu)中，由于結(jié)構(gòu)簡明，所以容易制造。且“柵極區(qū)域”超出了柵極電極是電阻性接觸的第二導(dǎo)電型半導(dǎo)體區(qū)域這一通常含義的柵極區(qū)域的范圍，也能用于在半導(dǎo)體薄體的厚度方向上比較深的位置上形成的第二導(dǎo)電型區(qū)域。把柵極區(qū)域的范圍這樣擴(kuò)大時，限定區(qū)域和柵極區(qū)域就經(jīng)常一致了。但在本說明中不管半導(dǎo)體薄體的深位置或淺位置，包圍、限定通道區(qū)域的區(qū)域都稱為限定區(qū)域。柵極區(qū)域則用于通常的含義，即柵極電極是電阻性接觸的柵極電極下的附近區(qū)域。
在上述本發(fā)明的JFET中，源極區(qū)域最好是在一個主表面上突出形成，通道區(qū)域則最好在源極區(qū)域下面連續(xù)形成。
根據(jù)該結(jié)構(gòu)能把掩膜用于向柵極區(qū)域及包圍柵極區(qū)域的限定區(qū)域注入第二導(dǎo)電型雜質(zhì)元素，該掩膜是用干蝕刻制作源極區(qū)域的布線圖案時使用過的掩膜。其結(jié)果是減少掩蓋工序數(shù)，同時也容易對準(zhǔn)掩膜的位置，能提高合格品率。
在上述的本發(fā)明JFET中，柵極區(qū)域由兩個區(qū)域構(gòu)成，通道區(qū)域與分別限定、包圍這兩個柵極區(qū)域的限定區(qū)域接觸并配置在這兩個限定區(qū)域之間。
該結(jié)構(gòu)，使JFET結(jié)構(gòu)更簡明、容易對準(zhǔn)掩膜的位置，在減少制造工時效果的同時有助于提高品格品率。
在上述本發(fā)明的JFET中，被限定區(qū)域包圍的通道區(qū)域的寬度，比限定區(qū)域和通道區(qū)域接合部的擴(kuò)散電位形成的過渡層的厚度小。
JFET，一般在不向柵極電極施加電壓時為導(dǎo)通狀態(tài)，在向柵極電極施加絕對值大于10V的負(fù)電位時為斷開狀態(tài)。即JFET一般進(jìn)行正常導(dǎo)通的動作。把正常導(dǎo)通型的JFET用于轉(zhuǎn)動機(jī)械的控制等時，由于向柵極不施加電壓時是導(dǎo)通狀態(tài)，所以柵極發(fā)生故障時轉(zhuǎn)動機(jī)械就保持轉(zhuǎn)動不停的狀態(tài)是十分危險的。故而在把正常導(dǎo)通型的JFET用于上述轉(zhuǎn)動機(jī)械等時，為防備故障，必須在柵極電路上設(shè)置在故障時使其斷開的機(jī)構(gòu)，使柵極電路結(jié)構(gòu)變復(fù)雜。且需在斷開狀態(tài)不斷施加負(fù)電壓，所以在斷開期間也產(chǎn)生電功消耗。
若按上述結(jié)構(gòu)，本發(fā)明的JFET為正常斷開型。即是不向柵極施加電壓時，實(shí)現(xiàn)斷開狀態(tài)，向柵極施加了較低的正電位時為斷開狀態(tài)。通過使用正常斷開型的JFET，可不在柵極電路設(shè)置防備故障的機(jī)構(gòu)而進(jìn)行轉(zhuǎn)動機(jī)械的控制等，而且斷開期間不發(fā)生電功消耗。
在上述本發(fā)明的JFET中，漂移區(qū)域的第一導(dǎo)電型雜質(zhì)濃度最好高于通道區(qū)域的第一導(dǎo)電型雜質(zhì)濃度。
由于采用該濃度，在處于OFF狀態(tài)時，通過向柵極電極加逆偏置電壓，能使過渡層確實(shí)地向通道區(qū)域突出。從而能可靠且高速地實(shí)現(xiàn)OFF狀態(tài)。在ON狀態(tài)時由于也能使過渡層在短時間消失，所以能高速切換。且由于漂移區(qū)域的第一導(dǎo)電型雜質(zhì)濃度低于限定區(qū)域的第二導(dǎo)電型雜質(zhì)濃度，所以隨著逆偏置電壓的高壓化，在漂移區(qū)域也形成過渡層，該過渡層有助于耐壓，故能實(shí)現(xiàn)高耐壓化。ON狀態(tài)下提高漏極電壓時，過渡層同樣從限定區(qū)域向漂移區(qū)域突出、產(chǎn)生夾斷，漏極電流飽和，可以避免燒損等故障。
在上述本發(fā)明的JFET中，最好具有第二導(dǎo)電型的插入?yún)^(qū)域，其與位于源極區(qū)域上面的源極電源連接，并通過源極區(qū)域延伸到通道區(qū)域。
該構(gòu)造能使通道區(qū)域內(nèi)的電場從限定區(qū)域的靠近源極區(qū)域部分向源極區(qū)域上升。因此，從限定區(qū)域/通道區(qū)域的界面向通道區(qū)域延伸的過渡層變得容易向源極區(qū)域擴(kuò)展。其結(jié)果就是，即使不向源極/柵極間施加大的負(fù)電壓，也能實(shí)現(xiàn)OFF狀態(tài)，作為大電功用的切換元件，能進(jìn)一步實(shí)現(xiàn)降低損失。
在上述本發(fā)明的JFET中，插入?yún)^(qū)域也可形成中間夾有第一導(dǎo)電型區(qū)域而被分成兩上以上區(qū)域的結(jié)構(gòu)。
由于上述結(jié)構(gòu)，過渡層更加容易從限定區(qū)域/通道區(qū)域的界面向源極電極擴(kuò)展，能以絕對值低的負(fù)電壓實(shí)現(xiàn)OFF狀態(tài)。上述兩個以上的區(qū)域也可是平板狀也可是柱狀。
在上述本發(fā)明的JFET中，具有第一導(dǎo)電型的過渡層促進(jìn)區(qū)域，其與限定區(qū)域及源極區(qū)域相接，是通道區(qū)域中的區(qū)域，其濃度低于通道區(qū)域的第一導(dǎo)電型的雜質(zhì)濃度。
過渡層從限定區(qū)域/通道區(qū)域的界面，以與限定區(qū)域第二導(dǎo)電型雜質(zhì)濃度和通道區(qū)域第一導(dǎo)電型雜質(zhì)濃度的比約成比例地向通道區(qū)域延長。即，與雜質(zhì)濃度比約成比例地向雜質(zhì)濃度低的一方長地延伸。因此，由于設(shè)置了上述過渡層促進(jìn)區(qū)域，用低逆偏置電壓形成延伸更長的過渡層，能使從兩側(cè)的限定區(qū)域延伸的過渡層合為一體、實(shí)現(xiàn)OFF狀態(tài)。即能用絕對值更小的負(fù)電壓使兩側(cè)的過渡層合并懸起、切斷電荷載體的通過。
在上述本發(fā)明的JFET中，源極區(qū)域及通道區(qū)域都被分為兩個區(qū)域，在該兩個通道區(qū)域之間具有導(dǎo)電膜，其被夾在比該通道區(qū)域的上面高度低的位置范圍內(nèi)。
由于上述結(jié)構(gòu)，從設(shè)于半導(dǎo)體基片一個面(表面)上的兩個源極區(qū)域，向其它面(背面)的漏極區(qū)域在基片厚度方向延伸的漂移(通道)路徑的電阻變小。即，對上述路徑形成上述導(dǎo)電膜的部分，對上述路徑形成了部分并列電路。如上所述，JFET中載體沿基片的厚度方向流動時，實(shí)質(zhì)上也能減少沿同方向的通道區(qū)域的電阻。因此，在上述立式JFET有特有的高耐壓特性的同時還能降低通道區(qū)域的電功消耗，消除發(fā)熱問題。為了向限定區(qū)域與通道區(qū)域的接合部施加逆偏置電壓、使過渡層向通道區(qū)域延伸，實(shí)現(xiàn)斷開狀態(tài)，需要限定區(qū)域的第二導(dǎo)電型雜質(zhì)濃度高于通道區(qū)域的第一導(dǎo)電型雜質(zhì)濃度。且通道區(qū)域的第一導(dǎo)電型雜質(zhì)濃度由要求的元件耐壓決定。該通道區(qū)域也可以形成在比基片表面還上面的位置上，基片表層本身也可是通道區(qū)域。
在上述本發(fā)明的JFET中，導(dǎo)電膜最好延伸到漂移區(qū)域當(dāng)中去。
由于上述結(jié)構(gòu)，在立式JFET中，由于導(dǎo)電膜裝入到更深的漂移(通道)路徑中，所以流經(jīng)漂移(通道)的電流更少、電流比導(dǎo)電膜流得多。因此，更加減少導(dǎo)通狀態(tài)的電功損失，因漂移(通道)路徑的雜質(zhì)濃度等元件間的偏差變得更小。
在上述本發(fā)明的JFET中，例如可把從通道區(qū)域的限定區(qū)域到導(dǎo)電膜的通道區(qū)域?qū)挾戎频眯∮谟蓴U(kuò)散電位形成的通道區(qū)域的過渡層寬度，該擴(kuò)散電位位于限定區(qū)域和通道區(qū)域的接合部。
由于上述結(jié)構(gòu)，柵極電壓為零時，由于上述擴(kuò)散電位，上述第一導(dǎo)電型的通道區(qū)域與位于其外側(cè)的第二導(dǎo)電型的限定區(qū)域的接合部產(chǎn)生的過渡層所切斷。由于上述導(dǎo)電膜與上述通道的上面連接的源極區(qū)域并未連接，所以上述的切斷把往導(dǎo)電膜的路徑也切斷了。其結(jié)果就是，在耐壓性好、導(dǎo)通狀態(tài)下電功消耗小的立式JFET也能置于正常斷開狀態(tài)。從而，消除了斷開時的電功損失，使容易適用于對轉(zhuǎn)動機(jī)械的控制。
在上述本發(fā)明的JFET中，導(dǎo)電膜是金屬膜或含高濃度雜質(zhì)的半導(dǎo)體膜中的任何一種。
根據(jù)上述結(jié)構(gòu)，使用低電阻的金屬膜能在通道區(qū)域簡便地設(shè)置低電阻的并聯(lián)旁路。作為金屬膜，雖只要是能成為電極材料什么東西都可以，但考慮到易蝕刻性及高導(dǎo)電率，最好是用鋁(Al)或鋁合金。
在上述本發(fā)明的JFET中，例如半導(dǎo)體薄體是SiC基片，第一導(dǎo)電型半導(dǎo)體膜是第一導(dǎo)電型SiC膜，第二導(dǎo)電型半導(dǎo)體膜是第二導(dǎo)電型SiC膜。
SiC有優(yōu)良的耐壓性，載體流動性同Si一樣高，且能得到載體的高飽和漂移速度。因此，可把上述的JFET用于大電功用高速切換元件上。
本發(fā)明JFET的制造方法包括在含有濃度Cs的第一導(dǎo)電型雜質(zhì)的第一導(dǎo)電型半導(dǎo)體基片(濃度Cs的第一導(dǎo)電型半導(dǎo)體基片)上把比濃度Cs低的濃度C1的第一導(dǎo)電型的第一半導(dǎo)體層成膜的工序；在第一導(dǎo)電型的第一半導(dǎo)體層上把比濃度Cs及C1低的濃度C2的第一導(dǎo)電型的第二半導(dǎo)體層成膜的工序；在第一導(dǎo)電型的第二半導(dǎo)體層上把比濃度C1及C2高的濃度3的第一導(dǎo)電型的第三半導(dǎo)體層成膜的工序。該制造方法還包括在第一導(dǎo)電型的第三半導(dǎo)體層上蒙上遮蔽源極區(qū)域的掩膜，通過蝕刻把源極區(qū)域以外的第一導(dǎo)電型的第三半導(dǎo)體層除去的工序；在源極區(qū)域兩側(cè)的第一導(dǎo)電型第二半導(dǎo)體層上涂布第二導(dǎo)電型雜質(zhì)、形成比濃度C2高的濃度C4的第二導(dǎo)電型柵極區(qū)域及第二導(dǎo)電型限定區(qū)域的工序。
用該制造方法，工序數(shù)變少，隨之掩膜數(shù)也減少，因此，對準(zhǔn)掩膜位置變簡單、使制造FET變得容易。因此能提高合格品率，降低制造成本。
在上述本發(fā)明的JFET制造方法中，最好例如原封不動地使用蝕刻第一導(dǎo)電型的第三半導(dǎo)體層時的掩膜，進(jìn)行涂布第二導(dǎo)電型雜質(zhì)的離子注入。
用該制造方法，由于可用相同的掩膜實(shí)施蝕刻和離子注入，所以能減少工序數(shù)及避免因位置錯移等產(chǎn)生的合格品率降低。其結(jié)果能降低制造成本。


圖1是本發(fā)明實(shí)施方式1的JFET結(jié)構(gòu)剖面圖；
圖2是表示圖1的JFET處于ON狀態(tài)電壓例的圖；圖3是表示在夾斷狀態(tài)形成的過渡層的圖；圖4是表示漏極電壓-漏極電流關(guān)系的圖；圖5是表示OFF狀態(tài)下施加高電壓時形成的過渡區(qū)的圖；圖6是表示與實(shí)施方式1的JFET類似的JFET的另一例的圖；圖7是表示圖6的JFET處于OFF狀態(tài)下施加高電壓時形成過渡層的漏極區(qū)域部分的圖；圖8是表示與實(shí)施方式1的JFET類似的，JFET的又一其它例的圖；圖9是圖1所示的JFET中間制造階段中，把形成源極區(qū)域的膜層合在半導(dǎo)體基片階段的剖面圖；圖10是圖9工序后，用RIE在源極區(qū)域制作布線圖案階段的剖面圖；圖11是圖10工序后，涂布雜質(zhì)、形成柵極區(qū)域和限定區(qū)域階段的剖面圖；圖12是本發(fā)明實(shí)施方式2的JFET剖面圖；圖13是圖12 JFET制造中，在n+型基片上形成n型半導(dǎo)體層階段的剖面圖；圖14是在圖13后，在形成導(dǎo)電層基礎(chǔ)上還形成掩膜，在其兩側(cè)把n+雜質(zhì)離子注入階段的剖面圖；圖15是在圖14后，除去上述掩膜，在其n+型半導(dǎo)體層上形成掩膜，把p+型雜質(zhì)離子注入階段的剖面圖；圖16是圖15階段后除去掩膜，形成插入?yún)^(qū)域階段的剖面圖；圖17是表示圖16工序后為形成源極區(qū)域和通道區(qū)域，進(jìn)行蝕刻后狀態(tài)的剖面圖；圖18是圖17工序后注入雜質(zhì)形成柵極區(qū)域階段的剖面圖；圖19是表示向圖12的JFET施加逆偏置電壓形成的過渡層的圖；圖20是本發(fā)明實(shí)施方式3的JFET剖面圖；圖21是表示向圖20的JFET施加逆偏置電壓形成了過渡層的圖；圖22是本發(fā)明實(shí)施方式4的JFET剖面圖；圖23是表示向圖22的JFET施加逆偏置電壓形成了過渡層的圖；圖24是本發(fā)明實(shí)施方式4的JFET的剖面圖；圖25是現(xiàn)有的臥式JFET的剖面圖；
圖26是現(xiàn)有的立式JFET的SIT剖面圖。
具體實(shí)施例方式
下面用

本發(fā)明的實(shí)施方式。
(實(shí)施方式1)圖1是本發(fā)明實(shí)施方式1的JFET結(jié)構(gòu)剖面圖。在圖1中，源極區(qū)域1在半導(dǎo)體基片的表面上突出、形成凸?fàn)?，例如為了與由Ni構(gòu)成的源極電極11成電阻性接觸，含有大幅度超過1019cm-3的高濃度n型雜質(zhì)。通道區(qū)域10形成在源極區(qū)域1的下面，含例如濃度為1×1015cm-3左右的n型雜質(zhì)。柵極區(qū)域2含p型例如濃度1019cm-3的雜質(zhì)，分別形成在緊靠兩個柵極電極12的下表面處。限定區(qū)域5，包圍柵極區(qū)域2，從兩側(cè)夾住通道區(qū)域10，且形成在半導(dǎo)體基片的一定的厚度上。該限定區(qū)域5，含有與柵極區(qū)域相同種類的p型雜質(zhì)相同濃度。漂流區(qū)域4，在一面的端部與通道區(qū)域10相接并被限定區(qū)域5所限定，在半導(dǎo)體基片向半導(dǎo)體基片的另一面的表面擴(kuò)展、形成一定的厚度，另一面的端面與漏極區(qū)域3相接。該漂移區(qū)域4含n型雜質(zhì)例如9×1016cm-3左右。與該漂移區(qū)域4相接，在另一面的表面露出，形成含有高濃度、例如大幅超過1019cm-3濃度的n型雜質(zhì)的漏極區(qū)域3。漏極電極13與設(shè)在一面的表面上的源極電極11相對、形成在另一面表面位置上。如上所述，電極中最好任何電極都用Ni制成，但也可用其它的金屬膜、或也可用由幾種金屬膜層合的多層膜。在該實(shí)施方式1中，柵極電極、源極電極及漏極電極的任何一個都與各接觸區(qū)域形成電阻性接觸。把各區(qū)域理想的雜質(zhì)濃度整理如下。
源極區(qū)域1、漏極區(qū)域3n型雜質(zhì)＞＞1×1019cm-3通道區(qū)域10n型雜質(zhì)＝1×1015cm-3漂流區(qū)域4n型雜質(zhì)＝9×1016cm-3限定區(qū)域5、柵極區(qū)域2p型雜質(zhì)＞＞1×1019cm-3圖2是舉例說明圖1所示的場效應(yīng)晶體管處于ON狀態(tài)時，源極、柵極、漏極各電壓的圖。一般，源極電極接地，柵極電壓在與源極電壓約相同的零電壓附近使用。在ON狀態(tài)下，電子從作為n型雜質(zhì)區(qū)域的源極區(qū)域1，經(jīng)過在半導(dǎo)體基片15的厚度方向上延伸的長度為2μm～10μm左右的漂移區(qū)域4，到達(dá)漏極區(qū)域3。
在柵極電壓為零的附近使用時，把漏極電壓為正且升高時，電子流沿被p型雜質(zhì)區(qū)域的限定區(qū)域5所限定了范圍的通道區(qū)域10及沒限定的漂移區(qū)域4流動。在ON狀態(tài)時，由于在該路徑上沒有妨礙載體流動的電阻，所以幾乎沒有電功消耗。因而本JFET能提供低電功消耗的耐壓性能優(yōu)良的元件。
使漏極電壓上升時，漂移區(qū)域4的電位分布由于在漏極區(qū)域附近成為高的大錐度，使電子流加速，在漂移區(qū)域靠近限定區(qū)域的部分形成逆偏置電場，因此，向漂移區(qū)域發(fā)生了過渡層。該過渡層隨漏極電壓的上升而成長，當(dāng)兩邊的過渡層到達(dá)與漂移區(qū)域相接的位置時完成夾斷。發(fā)生夾斷后，即使再提高漏極電壓，漏極電流也不增加、而維持一定的飽和電流。圖3表示發(fā)生了夾斷，過渡層6在pn結(jié)部的低雜質(zhì)濃度區(qū)域的漂移區(qū)域4形成情況的圖。電子流被過渡層6抑制、漏極電流成為飽和狀態(tài)。
圖4是表示漏極電流和漏極電壓關(guān)系的圖。柵極電壓在零附近時，提高漏極電壓、漏極電流呈線性上升。但漏極電壓達(dá)到夾斷電壓時，如上所述，過渡層從漂移區(qū)域兩邊的pn結(jié)部向漂移區(qū)域成長，堵塞漂移區(qū)域，發(fā)生漏極電流飽和。該漏極電流的上升梯度比現(xiàn)有的JFET大。即是以低的漏極電壓能得到大電流，其結(jié)果就是能以比現(xiàn)在小的損失供給大電流。在圖4中，把柵極電壓施加為比Vgoff(負(fù))低的電壓時(但并不是低得超過規(guī)定的Vgoff)，漏極電流幾乎不流動的OFF狀態(tài)一起表示。
在這樣的OFF狀態(tài)中，如圖2所示，向柵極電極12施加逆偏置電壓，從通道區(qū)域10和限定區(qū)域5的pn結(jié)界面把過渡層向通道區(qū)域10突出。過渡層把通道區(qū)域的往另一表面的路徑斷面堵塞時，實(shí)現(xiàn)OFF狀態(tài)。在OFF狀態(tài)，提高漏極電壓時，如圖5所示，在限定區(qū)域5和漂移區(qū)域4的pn結(jié)界面生成過渡層6、向低濃度的漂移區(qū)域突出。由于該過渡層承擔(dān)電壓，所以提高了作為元件的耐壓性能。
在現(xiàn)有的立式JFET的SIT中，如上所述，用漏極電壓和基極電壓進(jìn)行漏極電流和ON-OFF等的控制，而在本發(fā)明的場效應(yīng)晶體管中用有無形成上述過渡層進(jìn)行ON-OFF控制。其結(jié)果就是，本發(fā)明的場效應(yīng)晶體管能可靠地進(jìn)行高電壓、大電流的控制。
在OFF狀態(tài)電流被切斷時，向漏極施加高電壓時，如圖5所示，在靠近漏極區(qū)域的漂移區(qū)域4與限定區(qū)域5的界面pn結(jié)處形成過渡層6。該過渡層6承擔(dān)漏極-柵極間的電壓，所以成為耐壓性優(yōu)良的場效應(yīng)晶體管。該過渡層6與上述過渡層的產(chǎn)生方式相同、雜質(zhì)濃度越低其形成寬度越寬而形成在雜質(zhì)濃度低的一方。如圖5所示，由于即使從圖5的狀態(tài)進(jìn)一步提高電壓，過渡層6還有向漏極方面成長的余地，所以能耐非常高的電壓。
漏極區(qū)域3，也有如圖1所示的表面上的擴(kuò)展的結(jié)構(gòu)，但如圖6所示，限定漏極區(qū)域3，該漏極區(qū)域上面的漂移區(qū)域4也可以用限定區(qū)域5覆蓋的結(jié)構(gòu)。圖6所示形狀的漏極區(qū)域及漂移區(qū)域時的OFF狀態(tài)下，向漏極施加高電壓時，承擔(dān)該高電壓的過渡層6如圖7所示形成。
還有，把限定區(qū)域的厚度加厚，把漏極區(qū)域3及漂移區(qū)域4如圖1所示在表面擴(kuò)展的結(jié)構(gòu)如圖8所示的結(jié)構(gòu)也包含在本發(fā)明的范圍內(nèi)。由于這時被限定區(qū)域和漏極區(qū)域所夾的漂移區(qū)域4的厚度變薄，故而不能太期望提高耐壓性，但由于夾住通道區(qū)域的限定區(qū)域的厚度厚，所以有容易形成正常斷開狀態(tài)的JFET的特征。
下面對圖1所示JFET的制造方法作說明。首先如圖9所示，在n+型半導(dǎo)體基片31上順次層合n型半導(dǎo)體層32、n-型半導(dǎo)體層33、n+型半導(dǎo)體層34。接著，如圖10所示，用RIE(Reactive Ion Etching)，為形成源極區(qū)域1而把其它部分蝕刻除去。之后，如圖11所示，把p型雜質(zhì)離子進(jìn)行離子注入，形成柵極區(qū)域2及限定區(qū)域5。之后，把作為電極的Ni層合，圖1所示的JFET就完成了。該實(shí)施方式1的電極，也包括柵極電極，是電阻性接觸形成而設(shè)置的，但由于柵極區(qū)域2的雜質(zhì)濃度高，所以電阻性接觸的形成容易。
按該制造方法，制造工序變簡單、掩膜數(shù)也減少了。且由于發(fā)生掩膜位置錯移的機(jī)會也減少了，所以能提高合格品率。
(對應(yīng)實(shí)施方式1的實(shí)施例)半導(dǎo)體薄體及在其上面層合的半導(dǎo)體層都用4H-SiC形成，對有下面尺寸的JFET，測量了其耐壓性能和導(dǎo)通電阻(導(dǎo)通狀態(tài)的電阻)(關(guān)于漂移區(qū)域厚度t1、限定區(qū)域厚度t2、通道區(qū)域的寬度W可參照圖1)。
漂移區(qū)域厚度t1＝2.2μm限定區(qū)域厚度t2＝1μm通道區(qū)域?qū)挾萕＝10μm(測量結(jié)果)
耐壓380V(OFF時的柵極電壓負(fù)22V時)ON電阻0.7mΩ·cm2如上所述，本發(fā)明的JFET得到了耐壓性能好且導(dǎo)通電阻非常小的結(jié)果。因而達(dá)到了高耐壓、低電功消耗，且由于有簡單的構(gòu)造，所以制造容易、制造成本也被抑制得低。
(實(shí)施方式2)圖12是表示本發(fā)明實(shí)施方式2的JFET的結(jié)構(gòu)剖面圖。
源極電極11及柵極電極12設(shè)置在半導(dǎo)體基片一邊的主表面(正面)，漏極電極13設(shè)置在另一邊的主表面(背面)。源極區(qū)域1與源極電極11、柵極區(qū)域2與柵極電極12、還有漏極區(qū)域3與漏極電極13分別連接形成。通道區(qū)域10設(shè)置得與源極區(qū)域1及柵極區(qū)域2相接，用柵極區(qū)域和源極區(qū)域的電位控制載體的ON狀態(tài)及OFF狀態(tài)。為置于ON狀態(tài)，對柵極電極施加與源極電極相同的零電壓或正電壓，使源極區(qū)域1的電子向更高電位的漏極區(qū)域3移動。漂移區(qū)域4成為從通道區(qū)域10向漏極區(qū)域3載體的電子的通路。漂移區(qū)域4的寬度，可用p型導(dǎo)電區(qū)域的限定區(qū)域5限定，也可如圖12所示不用限定區(qū)域5限定。該用于電功用的半導(dǎo)體元件的JFET，通過進(jìn)行OF-OFF的切換把直流脈沖化，用于容易進(jìn)行升降壓等。圖12的電功用半導(dǎo)體元件用的JFET具有的大特征是設(shè)有插入?yún)^(qū)域20，其與源極電極11連接、從源極區(qū)域1突出、直到通道區(qū)域10中。
下面對圖12所示的電功用半導(dǎo)體元件的制造方法作說明。首先如圖13所示，在n+型半導(dǎo)體基片31上層合n型半導(dǎo)體層32。接著如圖14所示，形成導(dǎo)電層并形成掩膜45，在其兩側(cè)高濃度地離子注入n型雜質(zhì)、形成n+層。之后，如圖15所示，除去上述掩膜，在其兩側(cè)的n+層上重新形成掩膜46，高濃度地離子注入p型雜質(zhì)、形成p+型導(dǎo)電層。該p+型雜質(zhì)區(qū)域如圖16所示，成為插入?yún)^(qū)域20。接著如圖17所示，為形成源極區(qū)域1，用RIE(ReactiVeIon Etching)其它部分蝕刻除去。之后如圖18所示，離子注入p型雜質(zhì)離子、形成柵極區(qū)域2。之后，將作為電極的Ni層合后，完成圖12所示的電功用半導(dǎo)體元件。該實(shí)施方式2的電極也包括柵極電極，是電阻性接觸形成而設(shè)置的，但由于各區(qū)域的雜質(zhì)濃度高，所以電阻性接觸的形成容易。
下面說明向源極電極11和柵極電極12間施加逆偏置電壓、置OFF狀態(tài)時過渡層的產(chǎn)生方式。在圖12中，與源極電極11相比向柵極電極12施加負(fù)電壓時，逆偏置電壓被加在柵極區(qū)域/通道區(qū)域界面上。這時，在柵極區(qū)域/通道區(qū)域界面處，過渡層在雜質(zhì)濃度低的通道區(qū)域10側(cè)成長。由于有與柵極電極12相接的p導(dǎo)電型插入?yún)^(qū)域20的存在，所以如圖19所示，該過濾層21以低電壓向源極電極的延伸擴(kuò)展變?nèi)菀?。因此，從通道區(qū)域兩側(cè)延伸的兩個過渡層21，以比現(xiàn)在低的電壓，在插入?yún)^(qū)域20的頂部、通道區(qū)域10寬度的中央附近合為一體，形成對電子的勢壘。由于電子在與p型導(dǎo)電區(qū)域的邊界部感到電位勢壘，所以過渡層之間不須合為一體，如果過渡層21和插入?yún)^(qū)域20接觸，電子的移動被切斷。其結(jié)果就是，可以用比現(xiàn)在絕對值小的負(fù)電壓就能實(shí)現(xiàn)OFF狀態(tài)，作為大電功用的切換元件能達(dá)到更低的損失。
用于圖12所示JFET的半導(dǎo)體基片，是在SiC基片上通過結(jié)晶成長、層合增加厚度的SiC而成。但半導(dǎo)體基片的材料不限定于SiC，也可用Si、Ga、As等。
(實(shí)施方式3)圖20是表示本發(fā)明實(shí)施方式3的作為電功用半導(dǎo)體元件使用的JFET的剖面圖。與實(shí)施方式2的電功用半導(dǎo)體元件的比較大的不同之處在于配置了多個插入?yún)^(qū)域20。圖20所示的半導(dǎo)體元件的制造方法，與在實(shí)施方式2中說明的方法基本相同。向源極電極和柵極電極間施加逆偏置電壓時，由于插入?yún)^(qū)域20的存在，如圖21所示，過渡層21用比現(xiàn)在低的逆偏置電壓，過渡層21容易向源極區(qū)域的插入?yún)^(qū)域20延伸。其結(jié)果就是用比現(xiàn)在低的電壓能實(shí)現(xiàn)OFF狀態(tài)，作為大電功用切換元件能實(shí)現(xiàn)更進(jìn)一步的低損失。
(實(shí)施方式4)本發(fā)明實(shí)施方式4的用于電功用半導(dǎo)體元件的JFET中，為了使向通道區(qū)域10延伸的過渡層容易形成，把雜質(zhì)濃度低的n-層22(過渡層促進(jìn)區(qū)域)與柵極區(qū)域2相接配置(圖22)。且插入?yún)^(qū)域20其頂部越過柵極區(qū)域的正側(cè)面、延伸達(dá)到漂移區(qū)域的位置。向該結(jié)構(gòu)的電功用半導(dǎo)體元件施加逆偏置電壓時，以非常低的逆偏置電壓，過渡層就從柵極區(qū)域/過渡層促進(jìn)區(qū)域的界面向過渡層促進(jìn)區(qū)域(n-層)22中延伸。因此，用非常低的逆偏置電壓，能形成如圖23所示的過渡層、可以實(shí)現(xiàn)OFF狀態(tài)。其結(jié)果就是，作為大電功用切換元件能確保更進(jìn)一步的低損失。
(實(shí)施方式5)
圖24是表示本發(fā)明實(shí)施方式5的JFET的剖面圖。在該圖中，n型SiC基片上的n型雜質(zhì)濃度，有由元件耐壓決定的雜質(zhì)濃度，并兼用第一的第一導(dǎo)電型(n型)半導(dǎo)體層。在該n型SiC基片15的表(正)面，鋁膜7埋在槽里至規(guī)定高度并成膜。在該鋁膜7的兩側(cè)，形成通道區(qū)域10a、10b的n型SiC膜成膜。該通道區(qū)域10a、10b的高度設(shè)定得比上述鋁膜7的高度略高。與這兩個通道區(qū)域10a、10b相接、在外側(cè)形成p型SiC膜2a、2b，其上配置柵極電極12。在兩個通道區(qū)域10a、10b的上面分別形成源極區(qū)域1a、1b，其上配置源極電極11a、11b。在n型SiC基片15的背面，成膜n+型SiC膜3，其上配置漏極電極13。當(dāng)然在各電極和半導(dǎo)體層之間也可形成電阻性接觸。
在導(dǎo)通狀態(tài)，載體從源極區(qū)域1a、1b沿厚度方向橫穿基片、流向漏極區(qū)域3。即實(shí)現(xiàn)正常導(dǎo)通狀態(tài)的JFET。這時，電流在鋁膜7和通道區(qū)域及n型SiC基片的兩個路徑分流，由于鋁膜的電阻非常低，所以電流主要流經(jīng)鋁膜一方。因此，不受通道區(qū)域雜質(zhì)濃度和尺寸變動的影響，能大幅減少元件間的偏差。
在斷開狀態(tài)，向柵極施加絕對值大的負(fù)電壓(-15～-25V)，因此，在通道區(qū)域10a、10b和其外側(cè)的p型區(qū)域的接合部處被施加了逆偏置電壓。所以過渡層寬主要在雜質(zhì)濃度稀的一側(cè)擴(kuò)展。該過渡層遍及全通道區(qū)域后，從源極區(qū)域經(jīng)過基片15至漏極區(qū)域3的路徑被切斷。由于鋁膜7的高度低于通道區(qū)域10a、10b，所以經(jīng)由鋁膜的路徑也被切斷，實(shí)現(xiàn)了斷開狀態(tài)。
圖24所示的立式JFET，有高耐壓性，所以通過采用本實(shí)施方式的JFET，能提供元件間特性變動小的高壓電功用元件。
在圖24中，通過把通道區(qū)域?qū)挾萕制得窄于上述pn-結(jié)的擴(kuò)散電位的過渡層寬度，柵極電壓為零時通道區(qū)域被切斷，實(shí)現(xiàn)斷開狀態(tài)。即能得到正常斷開狀態(tài)動作的JFET。
上述中對本發(fā)明的實(shí)施形式及實(shí)施方式作了說明，但上述發(fā)表的實(shí)施形式及實(shí)施方式終究是例示，本發(fā)明的范圍并不限定于這些實(shí)施形式及實(shí)施方式。本發(fā)明的范圍，按權(quán)利要求記載所示，進(jìn)而在與權(quán)利要求的范圍均等的意思及范圍內(nèi)應(yīng)包括所有的變更。
本發(fā)明的JFET，比現(xiàn)有的能以低損失進(jìn)行大電流高電壓的切換動作。且通過設(shè)置與源極電極連接并延伸至通道區(qū)域的插入?yún)^(qū)域，用比現(xiàn)有的絕對值小的逆偏置電壓就能實(shí)現(xiàn)OFF狀態(tài)，作為大電功用切換元件能提供更加低損失的電功用半導(dǎo)體元件。而且通過設(shè)置與通道區(qū)域并行的導(dǎo)電層，在把導(dǎo)通電阻置于低水平的基礎(chǔ)上還能抑制JFET元件間的偏差。
權(quán)利要求
1.一種面結(jié)型場效應(yīng)晶體管，其中，包括第二導(dǎo)電型的柵極區(qū)域，其設(shè)在半導(dǎo)體薄體的一個主表面上；第一導(dǎo)電型的源極區(qū)域，其設(shè)在所述一個主表面的旁邊；第一導(dǎo)電型的通道區(qū)域，其與所述源極區(qū)域連接；第二導(dǎo)電型的限定區(qū)域，其與所述柵極區(qū)域連接，包圍所述通道區(qū)域并限定其范圍；第一導(dǎo)電型的漏極區(qū)域，其設(shè)在所述半導(dǎo)體薄體的其它主表面上；第一導(dǎo)電型的漂移區(qū)域，其從所述通道區(qū)域在所述半導(dǎo)體薄體的厚度方向上向所述漏極區(qū)域連接，所述漂移區(qū)域及所述通道區(qū)域的第一導(dǎo)電型的雜質(zhì)濃度低于所述源極區(qū)域及漏極區(qū)域的第一導(dǎo)電型的雜質(zhì)濃度及所述限定區(qū)域的第二導(dǎo)電型的雜質(zhì)濃度。
2.如權(quán)利要求1所述的面結(jié)型場效應(yīng)晶體管，其中，所述限定區(qū)域從所述半導(dǎo)體薄體的內(nèi)側(cè)限定、包圍所述柵極區(qū)域。
3.如權(quán)利要求1所述的面結(jié)型場效應(yīng)晶體管，其中，所述柵極區(qū)域與所述限定區(qū)域一致。
4.如權(quán)利要求1所述的面結(jié)型場效應(yīng)晶體管，其中，所述源極區(qū)域在一個主表面上突出而形成，所述通道區(qū)域在所述源極區(qū)域的下面連接、形成。
5.如權(quán)利要求1所述的面結(jié)型場效應(yīng)晶體管，其中，所述柵極區(qū)域由兩個區(qū)域構(gòu)成，所述通道區(qū)域與分別限定包圍這兩個柵極區(qū)域的所述限定區(qū)域接觸并配置在這兩個限定區(qū)域之間。
6.如權(quán)利要求1所述的面結(jié)型場效應(yīng)晶體管，其中，被所述限定區(qū)域夾住的通道區(qū)域的寬度小于所述限定區(qū)域與通道區(qū)域接合部的擴(kuò)散電位產(chǎn)生的過渡層的厚度。
7.如權(quán)利要求1所述的面結(jié)型場效應(yīng)晶體管，其中，所述漂移區(qū)域的第一導(dǎo)電型雜質(zhì)濃度高于所述通道區(qū)域的第一導(dǎo)電型雜質(zhì)濃度。
8.如權(quán)利要求1所述的面結(jié)型場效應(yīng)晶體管，其中，包括第二導(dǎo)電型的插入?yún)^(qū)域，其與位于所述源極區(qū)域上的源極電極連接，通過所述源極區(qū)域延伸到所述通道區(qū)域。
9.如權(quán)利要求8所述的面結(jié)型場效應(yīng)晶體管，其中，所述插入?yún)^(qū)域把第一導(dǎo)電型的區(qū)域夾在中間，分為兩個以上的區(qū)域。
10.如權(quán)利要求8所述的面結(jié)型場效應(yīng)晶體管，其中，包括第一導(dǎo)電型的過渡層促進(jìn)區(qū)域，其與所述限定區(qū)域及所述源極區(qū)域相接，為所述通道區(qū)域中的區(qū)域，濃度低于所述通道區(qū)域的第一導(dǎo)電型的雜質(zhì)濃度。
11.如權(quán)利要求1所述的面結(jié)型場效應(yīng)晶體管，其中，所述源極區(qū)域及通道區(qū)域都分為兩個區(qū)域，該兩個通道區(qū)域間設(shè)有導(dǎo)電膜，被夾在低于該通道區(qū)域上面高度的位置范圍內(nèi)。
12.如權(quán)利要求11所述的面結(jié)型場效應(yīng)晶體管，其中，所述導(dǎo)電膜一直延伸到所述漂移區(qū)域中。
13.如權(quán)利要求11所述的面結(jié)型場效應(yīng)晶體管，其中，從在所述通道區(qū)域的所述限定區(qū)域到導(dǎo)電膜通道區(qū)域的寬度，小于由在所述限定區(qū)域與所述通道區(qū)域接合部的擴(kuò)散電位在所述通道區(qū)域的過渡層寬度。
14.如權(quán)利要求11所述的面結(jié)型場效應(yīng)晶體管，其中，所述導(dǎo)電膜是金屬膜及含高濃度雜質(zhì)的半導(dǎo)體膜中的某一種。
15.如權(quán)利要求1所述的面結(jié)型場效應(yīng)晶體管，其中，所述半導(dǎo)體薄體是SiC基片，所述第一導(dǎo)電型半導(dǎo)體膜是第一導(dǎo)電型SiC膜，所述第二導(dǎo)電型半導(dǎo)體膜是第二導(dǎo)電型SiC膜。
16.一種面結(jié)型場效應(yīng)晶體管的制造方法，其中，包括在含有濃度Cs的第一導(dǎo)電型雜質(zhì)的第一導(dǎo)電型的半導(dǎo)體基片(濃度Cs的第一導(dǎo)電型的半導(dǎo)體基片)上，把比所述濃度Cs低的濃度C1的第一導(dǎo)電型的第一半導(dǎo)體層成膜的工序；在所述第一導(dǎo)電型的第一半導(dǎo)體層上，把比所述濃度Cs及C1低的濃度C2的第一導(dǎo)電型的第二半導(dǎo)體層成膜的工序；在所述第一導(dǎo)電型的第二半導(dǎo)體層上，把比起所述濃度C1及C2高的濃度C3的第一導(dǎo)電型的第三半導(dǎo)體層成膜的工序；在所述第一層電型的第三半導(dǎo)體層上，蓋上遮蔽源極區(qū)域的掩膜，通過蝕刻把所述源極區(qū)域以外的第一導(dǎo)電型第三半導(dǎo)體層除去的工序；在所述源極區(qū)域兩側(cè)的所述第一導(dǎo)電型的第二半導(dǎo)體層處，涂布第二導(dǎo)電型雜質(zhì)，把比所述濃度C2高的濃度C4的第二導(dǎo)電型柵極區(qū)域及第二導(dǎo)電型限定區(qū)域形成的工序。
17.如權(quán)利要求16所述的面結(jié)型場效應(yīng)晶體管的制造方法，其中，把對所述第一導(dǎo)電型第三半導(dǎo)體層蝕刻時的掩膜原封不動地使用，進(jìn)行所述第二導(dǎo)電型雜質(zhì)涂布的離子注入。
全文摘要
一種面結(jié)型場效應(yīng)晶體管及其制造方法,可以得到以低損失、能作高耐壓及大電流切換動作的偏差少的面結(jié)型場效應(yīng)晶體管(JFET)。該JFET包括:第二導(dǎo)電型的柵極區(qū)域(2),其設(shè)在半導(dǎo)體基片的表面；第一導(dǎo)電型的源極區(qū)域(1)；第一導(dǎo)電型的通道區(qū)域(10),其與源極區(qū)域連接；第二導(dǎo)電型的限定區(qū)域(5),其與柵極區(qū)域連接,限定通道區(qū)域；第一導(dǎo)電型的漏極區(qū)域(3),其設(shè)在背面；第一導(dǎo)電型的漂移區(qū)域(4),其從通道向漏極在基片的厚度方向上連續(xù)。漂移區(qū)域和通道區(qū)域的第一導(dǎo)電型雜質(zhì)的濃度低于源極區(qū)域、漏極區(qū)域的第一導(dǎo)電型雜質(zhì)濃度及限定區(qū)域的第二導(dǎo)電型雜質(zhì)的濃度。
文檔編號H01L29/772GK1423836SQ00818361
公開日2003年6月11日 申請日期2000年9月11日 優(yōu)先權(quán)日1999年12月24日
發(fā)明者原田真, 弘津研一, 松波弘之, 木本恒暢 申請人:住友電氣工業(yè)株式會社