專利名稱：包含數(shù)字檢測放大器的mram設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于數(shù)據(jù)存儲的隨機訪問存儲器。更特別地，本發(fā)明涉及磁性隨機訪問存儲設(shè)備，該設(shè)備包含存儲單元陣列和用于檢測存儲單元阻抗的檢測放大器。
磁性隨機訪問存儲器(MRAM)是非易失性存儲器，被用于長期數(shù)據(jù)存儲。在MRAM設(shè)備上執(zhí)行讀寫操作將大大快于在傳統(tǒng)的長期存儲設(shè)備諸如硬盤上執(zhí)行讀寫操作。此外，MRAM設(shè)備比硬盤和其他傳統(tǒng)的長期存儲設(shè)備密度更大，功耗更小。
典型的MRAM設(shè)備包括一個存儲單元陣列。字線沿存儲單元的行延伸，位線沿存儲單元的列延伸。每個存儲單元位于字線和位線的交叉點。
存儲單元以磁化方向存儲一比特信息。每個存儲單元的磁化在任何給定的時刻都呈現(xiàn)為兩種穩(wěn)定狀態(tài)中的一種。這兩種穩(wěn)定狀態(tài)，同相和反相，表示邏輯值“0”和“1”。
磁化方向影響諸如自旋隧道設(shè)備的存儲單元的阻抗。舉例來說，如果磁化方向是同相，存儲單元的阻抗是值R，而如果磁化方向從同相改變?yōu)楫愊啵鎯卧淖杩乖黾拥絉+ΔR。被選中的存儲單元的磁化方向，從而該存儲單元的邏輯狀態(tài)，可以通過檢測該存儲單元的阻抗?fàn)顟B(tài)被讀取。
阻抗?fàn)顟B(tài)可以通過向被選中的存儲單元施加一電壓并測量流經(jīng)該存儲單元的檢測電流來檢測到。理想地，阻抗將與檢測電流成比例。
但是，檢測陣列中單個存儲單元的阻抗?fàn)顟B(tài)是不可靠的。陣列中所有存儲單元通過許多并聯(lián)的路徑連接在一起。在一個交叉點看到的阻抗等于在該交叉點的存儲單元的阻抗與其它行和列上的存儲單元的阻抗的并聯(lián)(該存儲單元陣列可以以交叉點電阻網(wǎng)絡(luò)為特征)。
而且，如果被檢測的存儲單元由于存儲的磁化方向而有不同的阻抗，一個小的差別電壓將產(chǎn)生。這小差別電壓可以引起一寄生的或“潛路徑”電流。通常該寄生電流遠(yuǎn)遠(yuǎn)大于檢測電流，并因此可以掩蓋檢測電流。從而該寄生電流可以阻止阻抗被檢測到。
在檢測阻抗?fàn)顟B(tài)中的不可靠性是制造偏差，運行時溫度的偏差，以及MRAM設(shè)備的使用年限的復(fù)合。這些因素可以導(dǎo)致存儲單元陣列中阻抗的平均值兩倍或三倍的變化。
需要可靠地檢測MRAM設(shè)備中存儲單元的阻抗?fàn)顟B(tài)。
該需要被本發(fā)明滿足。根據(jù)本發(fā)明的一個方面，MRAM設(shè)備的一個被選中存儲單元的阻抗?fàn)顟B(tài)通過下述步驟被檢測使用被選中的存儲單元和一參考電壓對一積分電路充電；測量積分電路上的電壓達(dá)到參考電壓的時間；以及將該時間與一閾值進(jìn)行比較。如果該時間小于閾值，被選中的存儲單元處于第一阻抗?fàn)顟B(tài)；而如果該時間大于閾值，被選中的存儲單元處于第二阻抗?fàn)顟B(tài)。
本發(fā)明的其它方面及優(yōu)點由于參考附圖的詳細(xì)描述將變得顯而易見，這些附圖通過實例演示了本發(fā)明的原理。


圖1顯示了包含一個存儲單元陣列和一個讀電路的MRAM設(shè)備；圖2a和2b顯示了一個存儲單元的同相和反相兩種磁化方向；圖3顯示了一數(shù)字檢測放大器，該放大器組成讀電路的一部分；圖4a至4e是數(shù)字檢測放大器不同操作模式的流程圖；圖5顯示了用于數(shù)字檢測放大器的可預(yù)置計數(shù)器的一位；圖6顯示了可預(yù)置計數(shù)器；圖7顯示了包含多層的MRAM芯片；以及圖8顯示了包含一個或多個MRAM芯片的機器。
如以演示為目的的附圖所示，本發(fā)明在磁性隨機訪問存儲設(shè)備中實施。MRAM設(shè)備包含存儲單元陣列和用于從存儲單元中讀取數(shù)據(jù)的讀電路。該讀電路包含直流注入電荷放大器，積分電路電容器和數(shù)字檢測放大器，可以可靠地檢測陣列中被選中的存儲單元的不同阻抗?fàn)顟B(tài)。
現(xiàn)在參考圖1，該附圖顯示了包含一個存儲單元12的陣列10的MRAM設(shè)備8。存儲單元12以行和列分布，行沿X方向延伸而列沿Y方向延伸。只有很少數(shù)量的存儲單元12被顯示以簡化對本發(fā)明的描述。實際上，1024X1024或更大的存儲單元陣列被使用。
作為字線的跡線(trace)14在存儲單元陣列10的一面沿x方向延伸。作為位線的跡線16在存儲單元陣列10的另一面沿y方向延伸。陣列10的每一行可以有一字線14，每一列可以有一位線16。每個存儲單元12位于字線和位線的交叉點。
存儲單元12不限于任何特定的設(shè)備。舉例來說，存儲單元12可以是依賴自旋的隧道(SDT)設(shè)備。一典型的SDT設(shè)備包括一個“固定”層和一個“自由”層。固定層具有定位在平面上的磁化方向，該方向是固定的，所以不能在施加的磁場中旋轉(zhuǎn)。自由層具有不固定的磁化方向。相反地，磁化方向可以被定向為沿平面上的軸(the“easy”軸)的兩個方向的任一方向。如果自由層50和固定層52以相同方向磁化，該方向被稱為“同向”(如圖2a中箭頭所指)。如果自由層50和固定層52以相反方向磁化，該方向被稱為“反向”(如圖2b中箭頭所指)。
自由層和固定層通過一絕緣隧道屏障分隔。該絕緣隧道屏障允許量子力學(xué)中的隧道效應(yīng)在自由層和固定層間發(fā)生。該隧道效應(yīng)依賴于電子自旋，使SDT設(shè)備的阻抗成為自由層和固定層磁化方向關(guān)系的函數(shù)。
舉例來說，如果自由層和固定層的磁化方向是同向，存儲單元12的阻抗是第一值R。如果自由層和固定層的磁化方向是反向，存儲單元12的阻抗是第二值R+ΔR。通常阻抗R約為1兆歐姆。通常阻抗的改變ΔR約為阻抗R的10％。
數(shù)據(jù)通過定向自由層的沿easy軸的磁化方向被存儲在存儲單元12。邏輯值“0”可以通過定向自由層的磁化方向為同向被存儲在存儲單元12，而邏輯值“1”可以通過定向自由層的磁化方向為反向被存儲在存儲單元12每個存儲單元甚至在沒有外部電源時也保持其磁化方向。因此，存儲單元12是非易失性的。
MRAM設(shè)備8還包含行譯碼器18用于在讀和寫操作過程中選擇字線14。字線14在讀操作過程中可以通過將它連接到地來被選中。
MRAM設(shè)備8還包含讀電路，用于在讀操作過程中檢測被選中的存儲單元12的阻抗，以及寫電路19，用于在寫操作過程中定向被選中的存儲單元12的磁化方向。讀電路用20指示。為簡化本發(fā)明的說明，寫電路19沒有被詳細(xì)顯示。
讀電路20包括一組操縱電路22，積分電容器24，數(shù)字檢測放大器26，直流注入電荷放大器28，以及復(fù)位開關(guān)30。通過向行譯碼器18提供行地址Ax并向操縱電路22提供列地址Ay來選擇存儲單元12。為響應(yīng)行地址Ax，行譯碼器18將一字線12連接到地。為響應(yīng)列地址Ay，操縱電路22將一位線16連接到電荷放大器28。被選中的存儲單元12位于被選中的字線14和位線16的交叉點。
對于被選中的存儲單元列，直流注入電荷放大器28向其積分電容24提供電流，而在被選中的位線16的未被選中的存儲單元12上保持電勢。該電勢等于施加在MRAM陣列10的未被選中的行和列的電勢。當(dāng)電荷放大器28向被選中的位線16施加一恒定電壓時，產(chǎn)生的恒定檢測電流被提供給積分電容24。數(shù)字檢測放大器26測量信號積分時間。信號積分時間部分地是被選中的存儲單元12的阻抗的函數(shù)，該阻抗或者是第一狀態(tài)R，或者是第二狀態(tài)R+ΔR。數(shù)字檢測放大器通過將積分時間與閾值比較可以確定存儲單元12的阻抗?fàn)顟B(tài)，并且因此確定存儲在存儲單元12中的邏輯值。數(shù)字檢測放大器26的輸出被提供給輸出寄存器32，該寄存器32又與MRAM設(shè)備8的I／O端口34相連。
讀電路20可以以m位字讀出數(shù)據(jù)，由此m個存儲單元12的阻抗?fàn)顟B(tài)被同時檢測。舉例來說，第一組k個連續(xù)位線16可以被多路復(fù)用到第一個電荷放大器28，第二組k個連續(xù)位線16可以被多路復(fù)用到第二個電荷放大器28，等等。一個m位字可以通過m次連續(xù)操作檢測／電荷放大器26／28被同時讀出。
如果單個數(shù)字檢測放大器26可以適合64列，并且數(shù)據(jù)被存儲為16位字，16個檢測放大器26可用于存儲單元12的1024x1024陣列10?？偣瞜=64位線16將被復(fù)用到每個電荷放大器28。如果MRAM設(shè)備8具有多層存儲單元陣列(舉例來說，參見圖7)，來自額外層的位線16將被復(fù)用到電荷放大器28。
每個操縱電路22包含一組開關(guān)，用于連接每個位線16到恒定電壓源或到電荷放大器28。每個操縱電路22還包含列譯碼器。列譯碼器選擇只有一個開關(guān)連接被選中的位線314到電荷放大器28。所有其它(未被選中)的位線314被連接到恒定電壓源。恒定電壓源可以由外部電路提供。
現(xiàn)在參考圖3，該圖顯示了在對選中存儲單元12的讀操作過程中的數(shù)字檢測放大器26。選中的存儲單元12被表示為一電阻。
復(fù)位開關(guān)30可以是一PMOS晶體管。外部控制信號NSINT控制復(fù)位開關(guān)30是開(導(dǎo)通)還是關(guān)(不導(dǎo)通)。當(dāng)復(fù)位開關(guān)30是開，電源電壓VDD通過直流注入電荷放大器28被施加到積分電容器24和被選中的存儲單元12。這樣當(dāng)?shù)谝恍盘栕哌^第一路徑P1，積分電容24被充電，該第一路徑P1穿過復(fù)位開關(guān)30和被選中的存儲單元12。當(dāng)復(fù)位開關(guān)30是關(guān)，流過被選中存儲單元12的檢測電流被提供給積分電容器24。第二(檢測)信號走過第二路徑P2，該路徑P2穿過積分電容器24和被選中的存儲單元12。第二信號包含來自被選中存儲單元的電流和MRAM陣列10中的寄生電流。MRAM陣列10中的寄生電流可以由于未被選中的MRAM存儲單元12上的電壓不精確地等于被施加的陣列電壓而引起。
只要積分電路電壓大于被選中存儲單元12上的電壓，電容24的功能是作為線性積分器。
直流注入電荷放大器28控制存儲單元12上獨立于第二(檢測)電流的檢測電壓Vs。當(dāng)一恒定電壓被施加到所有存儲單元12(它是存儲單元上相等的電位)，阻抗的變化將不導(dǎo)致其余并聯(lián)存儲單元12上電流的變化，因此寄生檢測電流可以充分小于檢測電流。流入直流注入電荷放大器28的電流直接與被選中的存儲單元12的阻抗成比例，而不需要由于檢測電壓Vs的變化而作修正。
可以最小化存儲單元12上電壓差的直流注入電荷放大器28被公開在＿＿提出的美國序列號＿＿(律師文檔第PDN010990999-1)。直流注入電荷放大器28包含高增益負(fù)反饋放大器用于控制被選中的位線電壓(即檢測電壓Vs)到設(shè)定值并最小化寬幅檢測電流下檢測電壓Vs的變化。
存儲單元12的阻抗以及積分電容器24的電容確定了在復(fù)位開關(guān)30被打開后積分電容器24多快放電。如果其它參數(shù)都相等，積分電容器24在存儲單元12具有阻抗R(邏輯“0”)時比存儲單元12具有阻抗R+ΔR(邏輯“1”)時放電快。
檢測放大器26測量該積分時間以確定被選中存儲單元12的阻抗?fàn)顟B(tài)，并因此確定存儲在被選中存儲單元12中的邏輯值。檢測放大器26包含電容器36用于比較電容器電壓Vintg與直流參考電壓Vref。檢測放大器26進(jìn)一步包含N位計數(shù)器38，高頻時鐘40和門42。門42被用于啟動和終止時鐘40，而時鐘40導(dǎo)致計數(shù)器38以時鐘頻率增加計數(shù)器值。如果當(dāng)復(fù)位開關(guān)30被關(guān)閉時時鐘40被啟動，以及當(dāng)電容器電壓Vintg等于參考電壓Vref時時鐘40被終止，保存在計數(shù)器38中的計數(shù)器值將指示積分電容器24上的電壓衰減到參考電壓Vref所用的時間。
不將計數(shù)器值38復(fù)位為0而讀存儲單元12將產(chǎn)生一累積時間量，此后將被稱為“累積讀”。
在讀操作被執(zhí)行前，閾值的負(fù)值被預(yù)先加載到計數(shù)器38。在累積讀后，計數(shù)器值的最高有效位表示存儲在被選中的存儲單元12中的邏輯值。計數(shù)器38的最高有效輸出DOUT被連接到寄存器32。
舉例來說，基本電路參數(shù)可以被改變大小以適應(yīng)從200nA到500nA范圍的檢測電流，3．3V的電源電壓VDD，1．0V的參考電壓Vref，具有100MHz頻率的時鐘40，以及9位寬的計數(shù)器38。
最小為200nA的直流檢測電流規(guī)定積分電容器24的電容C用于以512級電平表示的2．3V(VDD-Vref)的擺幅。
400nA的檢測電流Is表示參考邏輯“1”而350nA的檢測電流Is表示參考邏輯“0”。電流檢測過程將檢測電流Is轉(zhuǎn)換為計數(shù)器值CNT，該值依賴于時鐘40的頻率，電壓擺幅(VDD-Vref)，以及積分電容器24的電容CNT=bin(C*(VDD-Vref)*100／Is)。參考邏輯“1”轉(zhuǎn)換為255個計數(shù)點(即0，111，111，111)，而參考邏輯“0”轉(zhuǎn)換為292個計數(shù)點(即0，100，100，100)。
檢測放大器26進(jìn)一步包含N位預(yù)置寄存器44，該寄存器可以臨時保存計數(shù)器38的內(nèi)容并可以加載其內(nèi)容到計數(shù)器38。預(yù)置寄存器44還可以被加載特定的值(例如，0用于初始化；-1用于基于2的補碼加)。這些特定值可以從MRAM設(shè)備8的I／O端口被提供。
控制器46被提供以控制復(fù)位開關(guān)30，計數(shù)器38，門42以及預(yù)置寄存器44。在控制器46的控制下，數(shù)字檢測放大器26可以在不同模式下操作。通過向MRAM設(shè)備8的I／O端口提供一信號，不同模式被選擇。
現(xiàn)在參考圖4a到4e，這些附圖顯示數(shù)字檢測放大器26的不同操作模式。圖4a顯示了第一種模式，其中單樣本非破壞性讀被執(zhí)行。通過選擇相應(yīng)的平面，行和列地址(模塊402)，一個參考單元被選擇。參考單元可以是具有已知邏輯值的任何存儲單元12。在可供選擇的方案中，參考單元可以從陣列10的專用存儲單元行，即參考單元行，中選擇。參考值“1”和“0”將被寫到參考單元行的參考單元中。
然后邏輯“0”和邏輯“1”之間的估計的時間差D／2(以時鐘節(jié)拍為單位)被加載到計數(shù)器38(模塊404)。對參考單元的累積讀然后被執(zhí)行(模塊406)。計數(shù)器38以時鐘頻率增加計數(shù)器值CNT直到Vintg=Vref。因此，計數(shù)器中的計數(shù)值CNT增加了測量到的時間C(1)，因此CNT=C(1)+D／2。
步驟406后，閾值T的負(fù)值被存儲到預(yù)置寄存器(模塊408)。閾值T等于計數(shù)器值CNT，即T=CNT。計數(shù)器值CNT基于2的補碼被保存在預(yù)置寄存器44。然后預(yù)置寄存器44的內(nèi)容被加載到計數(shù)器38(模塊409)。這樣，計數(shù)器值CNT被設(shè)置為等于閾值T的負(fù)值，即CNT=-T。
在閾值T被保存后，被選中的存儲單元12的邏輯狀態(tài)被檢測。通過選擇其相應(yīng)的平面，行和列地址(模塊410)，存儲單元12被選擇。
然后對被選中存儲單元的累積讀被執(zhí)行(模塊412)。計數(shù)器38以時鐘頻率增加計數(shù)器值直到Vintg=Vref。因此，計數(shù)器值增加了測量到的時間C(M)，因此CNT=C(M)-T。
計數(shù)器值CNT的符號表明被選中存儲單元12的邏輯值(模塊414)。如果被選中存儲單元12導(dǎo)致積分電容24很快放電從而C(M)＜T(由于較低的存儲單元阻抗R)，計數(shù)器38的值是負(fù)數(shù)，由此最高有效位是“1”(以基于2的補碼表示)。相反地，如果被選中存儲單元12導(dǎo)致積分電容器24緩慢放電從而C(M)＞T(由于較高的存儲單元阻抗R+ΔR)，計數(shù)器38的值是正數(shù)，由此最高有效位是“0”。
在閾值T被確定后，讀額外的存儲單元12不需要重復(fù)步驟402到408。額外的存儲單元12可以通過下列步驟被讀取從閾值寄存器44加載閾值T的負(fù)值到計數(shù)器38(模塊409經(jīng)由輸入點A)，選擇額外存儲單元12(步驟410)，執(zhí)行累積讀(模塊412)，并檢查計數(shù)器值CNT的符號(模塊414)。
無論何時MRAM設(shè)備8被校準(zhǔn)，一個新的閾值T可以被確定。校準(zhǔn)可以發(fā)生在計算機啟動過程中，或檢測到主要系統(tǒng)的改變后，主要系統(tǒng)的改變諸如環(huán)境溫度，電源電壓，以及檢測到的誤差率的顯著改變。
下面的讀操作的例子使用上面描述的參數(shù)，并假設(shè)讀存儲了“1”的參考單元導(dǎo)致計數(shù)器值255。在讀操作的開始，值INT[(292-255)／2]=18被加載到計數(shù)器38以表示讀邏輯值“0”和邏輯值“1”之間估計的放電時間差D／2(模塊404)。對存儲了邏輯值“1”的參考單元的累積讀被執(zhí)行(模塊406)，由此計數(shù)器值CNT增加255。因此計數(shù)器值CNT=273。計數(shù)器值CNT基于2的補碼被存儲在預(yù)置寄存器44中(模塊408)，而且預(yù)置寄存器44的內(nèi)容被保存在計數(shù)器38中，由此CNT=-273(模塊409)。一個存儲單元12被選中(模塊410)，并且對選中的存儲單元12的累積讀使計數(shù)器值CNT增加290(模塊412)。在第二次累積讀的結(jié)尾，計數(shù)器值CNT是正數(shù)(CNT=17)，由此計數(shù)器38的最高有效位表明保存在被選中存儲單元12的邏輯值是“0”(模塊414)。
圖4b顯示了第二種操作模式，其中二樣本非破壞性讀被執(zhí)行。第二種模式除了用測量代替估計讀邏輯值“1”和“0”之間的放電時間差之外與第一種模式相似。
通過選擇相應(yīng)的平面，行和列地址(模塊502)，存儲“1”的參考單元被選擇，并且計數(shù)器值CNT被初始化為CNT=0(模塊504)。然后對存儲“1”的存儲單元的累積讀被執(zhí)行(模塊506)。計數(shù)器值CNT增加測量到的計數(shù)C(1)，即CNT=C(1)。
通過選擇相應(yīng)的平面，行和列地址(模塊508)，存儲“0”的參考單元被選擇，并且對存儲“0”的存儲單元的累積讀被執(zhí)行(模塊510)。計數(shù)器值CNT增加測量到的計數(shù)C(0)。因此，在第二次累積讀結(jié)束時計數(shù)器值CNT為CNT=C(0)+C(1)。
閾值T的負(fù)值然后被存儲到預(yù)置寄存器44(模塊512)。預(yù)置寄存器44的內(nèi)容被右移一位并加載到計數(shù)器38(模塊513)。在加載保存的數(shù)據(jù)到計數(shù)器38時右移一位計數(shù)器對保存在預(yù)置寄存器44中的值執(zhí)行除2的算術(shù)運算。因此，計數(shù)器值被設(shè)置為CNT=-T／2。
一個存儲單元12被選中(模塊514)和讀(模塊516)，并且計數(shù)器值CNT的符號被檢查以確定存儲單元12中存儲的邏輯值是“0”還是“1”(模塊518)。每個額外的存儲單元12可以通過裝載值-T／2到計數(shù)器38(模塊513經(jīng)由輸入點B)并執(zhí)行步驟514至518被讀取。
圖4a和4b中顯示的讀操作是非破壞性的，其中被讀取的存儲單元12中的磁化極性沒有被改變。但是，被讀取的存儲單元12的閾值不是直接被測量；相反，該閾值被估計或從對參考單元的測量得到。
相反，破壞性讀操作改變磁化極性以直接測量被讀的存儲單元12的閾值。破壞性讀操作包括檢測被選中的存儲單元12中存儲的值，然后從被選中的存儲單元12至少寫和讀一個已知邏輯值。
圖4c顯示了第三種操作模式，其中兩樣本破壞性讀被執(zhí)行。一個存儲單元12被選擇(模塊602)，并且一個估計的放電時間差D／2被加載到計數(shù)器38(模塊604)。對被選中存儲單元12的累積讀然后被執(zhí)行(模塊606)，由此計數(shù)器值變?yōu)镃NT=C(M)+D／2。計數(shù)器值CNT基于2的補碼被存儲在預(yù)置寄存器44和計數(shù)器38，由此閾值T的負(fù)值被保存(模塊608)。
一旦閾值T的負(fù)值被保存，被選中的存儲單元12的值就確定了。邏輯值“0”被寫到被選中的存儲單元12(模塊610)，對被選中存儲單元12的累積讀被執(zhí)行(模塊612)，由此計數(shù)器值變?yōu)镃NT=C(0)-T或CNT=C(O)-C(M)-D／2。這樣，測量到的積分電路電容器24的放電時間被與閾值T相比。
然后計數(shù)器值CNT的符號被檢查以確定被存儲的值是“1”還是“0”(模塊614)。在此破壞性讀被執(zhí)行完成后，被選中的存儲單元12的值被恢復(fù)(模塊616)。如果被讀的邏輯值是“1”，然后“1”被回寫到被選中的存儲單元12。如果被讀的邏輯值是“0”，回寫操作不被執(zhí)行，因為“0”是剛才寫到被選中的存儲單元12的邏輯值。
圖4d顯示了第四種操作模式，其中三樣本破壞性讀被執(zhí)行。第四種模式基本上以與第三種模式相同的方式被執(zhí)行，只是被選中的存儲單元12中存儲的值被讀兩次，而且存儲“1”和存儲“0”之間放電的時間差由測量得到，而不是估計。
存儲單元12被選擇(模塊702)，計數(shù)器38被初始化為CNT=0(模塊704)，并且對被選中存儲單元12的兩次累積讀被執(zhí)行(模塊706)，由此計數(shù)CNT變?yōu)镃NT=C(M)1+C(M)2。計數(shù)CNT基于2的補碼被存儲在預(yù)置寄存器44和計數(shù)器38，由此閾值T的負(fù)值被保存(模塊708)。
邏輯值“0”被寫到被選中的存儲單元12(模塊710)，對被選中存儲單元12的累積讀被執(zhí)行(模塊712)，由此計數(shù)CNT變?yōu)镃NT=C(0)-T。然后邏輯值“1”被寫到被選中的存儲單元12(模塊714)，另一個累積讀被執(zhí)行(模塊716)，由此計數(shù)器值變?yōu)镃NT=C(1)+C(0)-T=C(1)+C(0)-C(M)1-C(M)2。
然后計數(shù)器值CNT的符號被檢查以確定被存儲的值是“1”還是“0”(模塊718)。在此破壞性讀被執(zhí)行完成后，如果需要，被選中的存儲單元12的值被恢復(fù)(模塊720)。
圖4e顯示了第五種操作模式，其中平均2L次破壞性讀被執(zhí)行。第五種模式不同于第四種模式在于，在計數(shù)CNT被初始化(模塊804)后對存儲單元12的2L次讀被執(zhí)行(模塊806)，在“0”被寫到被選中的存儲單元(模塊810)后L次累積讀被執(zhí)行(模塊812)，以及在“1”被寫到被選中的存儲單元(模塊814)后L次累積讀被執(zhí)行(模塊816)，其中L＞1。
如果L=2，舉例來說，平均4次破壞性讀可以通過如下步驟被執(zhí)行選擇存儲單元12(模塊802)，初始化計數(shù)器值CNT為零(模塊804)，對被選中存儲單元12執(zhí)行4次累積讀(模塊806)，存儲計數(shù)器值CNT基于2的補碼作為閾值T的負(fù)值(模塊808)，寫邏輯值“0”到被選中的存儲單元12(模塊810)，執(zhí)行兩次累積讀(步驟812)，寫邏輯值“1”到被選中的存儲單元12(模塊814)以及再執(zhí)行兩次累積讀(模塊816)。
然后計數(shù)器值CNT的符號被檢查以確定被存儲的值是“1”還是“0”(模塊818)。在此破壞性讀被執(zhí)行完成后，如果需要，被選中的存儲單元12的值被恢復(fù)(模塊820)。
每種操作模式提供不同的好處。非破壞性讀模式執(zhí)行最快，因為寫操作不被執(zhí)行。測量參考邏輯值可以比估計邏輯值更準(zhǔn)確但更消耗時間。執(zhí)行多次讀提供最慢的讀時間和最高的可靠性。多次讀被執(zhí)行以在許多讀操作中平均化樣本噪音。在計數(shù)差別較小的條件下，增加樣本數(shù)將平均掉樣本噪音。
圖5和圖6顯示了N位可預(yù)置計數(shù)器200的實施例，它結(jié)合了計數(shù)器38和預(yù)置寄存器44的功能。圖5顯示了可預(yù)置計數(shù)器200的寄存器202。寄存器202包括用于存儲一位計數(shù)器值的T型觸發(fā)器204。觸發(fā)器204具有時鐘輸入CLK和Q輸出206。作為觸發(fā)器204輸入的時鐘輸入CLK從“0”到“1”的躍遷導(dǎo)致觸發(fā)器204的內(nèi)容從“1”切換到“0”或從“0”切換到“1”。如果時鐘輸入CLK從“1”躍遷到“0”，觸發(fā)器內(nèi)容不切換。
寄存器202包括第一電路208。該電路208包括鎖存器210，它與預(yù)置寄存器44的一位相對應(yīng)。計數(shù)器值的一位通過向晶體管214的移位／倒置輸入212(即柵)發(fā)送一脈沖被從觸發(fā)器204傳送到鎖存器210。鎖存器210具有一pre-set_out輸出216。該pre-set_out輸出216提供Q輸出206的補數(shù)。
寄存器202還包含第二電路218用于復(fù)位觸發(fā)器204或?qū)⒂|發(fā)器204設(shè)置為一預(yù)置值。觸發(fā)器204可以被復(fù)位為“0”或“1”或一外部提供的值，該值通過向復(fù)位輸入221施加一脈沖來提供。向觸發(fā)器204復(fù)位的值依賴復(fù)位晶體管220是被拉到地GND，電源VDD，還是通過外部電路提供給reset_in輸入222的值。
觸發(fā)器204可以通過向第一預(yù)置輸入224發(fā)送一個脈沖被設(shè)置為第一預(yù)置值，從而將pre-set_out輸出216連接到一內(nèi)部結(jié)點226。觸發(fā)器204可以通過向第二預(yù)置輸入228發(fā)送一個脈沖被設(shè)置為第二預(yù)置值，并將pre-set2_in輸入230上的值賦給內(nèi)部結(jié)點226。
與非門232及反向器234為觸發(fā)器204提供時鐘CLKA和CLKB。
現(xiàn)在參考圖6，總共N個寄存器202被成組排列在一起以組成N位可預(yù)置計數(shù)器200。最低有效位LSB的時鐘輸入CLK接收來自時鐘40的脈沖。除最高有效位MSB外，每個寄存器202的Q輸出被連接到下一寄存器的時鐘輸入CLK，最高有效位MSB的Q輸出提供計數(shù)值信號DOUT。如果計數(shù)器38被復(fù)位為0，LSB的時鐘輸入的第一個脈沖將產(chǎn)生計數(shù)值CNT=00…012；LSB的時鐘輸入的第二個脈沖將產(chǎn)生計數(shù)值CNT=00…102；LSB的時鐘輸入的第三個脈沖將產(chǎn)生計數(shù)值CNT=00…112；等等。
向寄存器202的復(fù)位輸入221施加一脈沖導(dǎo)致計數(shù)器值CNT被復(fù)位為施加在MRAM設(shè)備8的I／O端口上的數(shù)字值。這允許計數(shù)器值CNT被設(shè)置為諸如-1(11…112)，D／2，等的值。這也允許計數(shù)器38由于預(yù)期的積分電路偏移而被調(diào)整。
MSB的pre-set2_in輸入230被連接到電源VDD。除了最低有效位LSB外，每個寄存器202的pre-set_out輸出216被連接到下一低位寄存器的pre-set2_in輸入230。LSB的pre-set_out輸出216被保持開路。
向每個寄存器202的移位／倒置及第一預(yù)置輸入212和224施加一脈沖將導(dǎo)致計數(shù)器內(nèi)容被倒置。向每個寄存器202的移位／倒置及第二預(yù)置輸入212和228施加一脈沖將導(dǎo)致計數(shù)器內(nèi)容被倒置并左移一位。
現(xiàn)在參考圖7，該圖演示了一個多層MRAM芯片100。該MRAM芯片100包含Z個存儲單元層或平面102，沿z方向疊在基片104上。數(shù)字Z是正整數(shù)，Z≥1。存儲單元層102可以用絕緣材料(未被顯示)，諸如二氧化硅，隔離。讀和寫電路可以在基片104上制造。讀和寫電路可以包含額外的多路復(fù)用器用于選擇讀和寫的層。
這里公開的是包含能夠可靠地讀取數(shù)據(jù)的MRAM設(shè)備。讀電路減少了寄生電流，因此在讀操作過程中檢測電流不被淹沒。此外，MRAM設(shè)備對使用年限，制造及運行溫度偏差的敏感度被降低。
由于積分時間可以根據(jù)直流電流的級別調(diào)整，數(shù)字檢測放大器可以在很寬的直流電流范圍下工作。如果參考電壓Vref改變，電容電壓Vintg達(dá)到參考電壓Vref的時間也將改變。
數(shù)字檢測放大器的邏輯運算通過可預(yù)置計數(shù)器被有效率地實現(xiàn)。單個N位計數(shù)器可以執(zhí)行諸如計數(shù)，倒置，移位和預(yù)置的運算。從而，硅的面積得到更有效的利用，其中數(shù)字檢測放大器可以占用較少的列間距。
根據(jù)本發(fā)明的MRAM設(shè)備可被用于廣泛的應(yīng)用。圖8顯示了示例的一個或多個MRAM芯片100的一般應(yīng)用。該一般應(yīng)用通過包含MRAM存儲模塊152，接口模塊154，以及一處理器156的機器150實施。MRAM存儲模塊152包含一個或多個MRAM芯片100用于長期存儲。接口模塊154提供處理器156與MRAM存儲模塊152之間的接口。機器150還可以包含快速易失性存儲器(例如SRAM)用于短期存儲。
對于諸如筆記本電腦或個人計算機的機器150，MRAM存儲模塊152可能包含一定數(shù)量的MRAM芯片100，而接口模塊154可能包含EIDE或SCSI接口。對于諸如服務(wù)器的機器150，MRAM存儲模塊152可能包含更多數(shù)量的MRAM芯片100，而接口模塊154可能包含光纖通道或SCSI接口。這樣的存儲模塊152可以代替或補充傳統(tǒng)的長期存儲設(shè)備諸如硬盤。
對于諸如數(shù)字相機的機器150，MRAM存儲模塊152可能包含較少數(shù)目的MRAM芯片100，而接口模塊154可能包含相機接口。這樣一個MRAM存儲模塊152將允許在數(shù)字相機上長期存儲數(shù)字圖象。
根據(jù)本發(fā)明的MRAM設(shè)備提供許多優(yōu)于傳統(tǒng)長期數(shù)據(jù)存儲設(shè)備，諸如硬盤的特點。從MRAM設(shè)備訪問數(shù)據(jù)比從傳統(tǒng)長期數(shù)據(jù)存儲設(shè)備，諸如硬盤，快若干數(shù)量級。此外，MRAM設(shè)備比硬盤密度更大。
本發(fā)明不限于前面描述和演示的特定的實施例。舉例來說，本發(fā)明不限于使用依賴自旋的隧道設(shè)備?？梢允褂玫钠渌愋偷脑O(shè)備包括但不限于巨型磁阻(GMR)設(shè)備。
本發(fā)明已經(jīng)被描述為行被定向為沿easy軸方向。但是，行和列可以被調(diào)換。
因此，本發(fā)明不限于前面描述和演示的特定的實施例。相反地，本發(fā)明根據(jù)后面的權(quán)利要求被解釋。
權(quán)利要求
1．用于檢測在MRAM設(shè)備(8)中的存儲單元(12)的阻抗?fàn)顟B(tài)的電路(20)，該電路(20)包括積分電路(24)；以及檢測放大器(26)，連接到積分電路(24)和存儲單元(12)，用于測量積分電路(24)上電壓(Vintg)達(dá)到參考電壓(Vref)的時間，并用于將測量到的時間與閾值進(jìn)行比較；如果該時間小于閾值，存儲單元(12)處于第一阻抗?fàn)顟B(tài)；以及如果該時間大于閾值，該存儲單元處于第二阻抗?fàn)顟B(tài)。
2．權(quán)利要求1的電路，其中檢測放大器(26)包括計數(shù)器(38)用于保存計數(shù)值；以及時鐘，用于使計數(shù)器(38)以時鐘頻率增加計數(shù)值，直到積分電路上的電壓(Vintg)等于參考電壓(Vref)，計數(shù)器(38)的最高有效位(MSB)顯示存儲單元(12)的是處于第一還是第二阻抗?fàn)顟B(tài)。
3．權(quán)利要求2的電路，進(jìn)一步包括預(yù)置寄存器(44)，用于保存計數(shù)器(38)的內(nèi)容及向計數(shù)器(38)賦值，該預(yù)置寄存器(44)被集成在計數(shù)器(38)中。
4．權(quán)利要求3的電路，進(jìn)一步包括控制器(46)，用于控制計數(shù)器(38)和預(yù)置寄存器(44)執(zhí)行非破壞性讀，該控制器(46)使計數(shù)器(38)通過使參考單元和參考電壓向積分電路(24)充電來確定閾值，并使計數(shù)器(38)測量積分電路(24)上的電壓達(dá)到參考電壓的時間。
5．權(quán)利要求3的電路，進(jìn)一步包含用于控制計數(shù)器(38)，預(yù)置寄存器(44)及寫電路(19)以執(zhí)行破壞性讀的控制器(46)，該控制器(46)使存儲單元(12)及參考電壓給積分電路(24)充電至少一次；使計數(shù)器(38)至少第一次測量積分電路(24)上的電壓達(dá)到參考電壓的時間；使寫電路(19)至少寫一個已知邏輯狀態(tài)到存儲單元(12)；使存儲單元(12)及參考電壓給積分電路(24)充電；使計數(shù)器(38)第二次測量積分電路(24)上的電壓達(dá)到參考電壓的時間；使預(yù)置寄存器(44)及計數(shù)器(38)比較第一次和第二次測到的時間以確定阻抗，并因此確定存儲單元(12)的邏輯狀態(tài)；以及如果需要，使寫電路(19)回寫存儲單元(12)。
6．權(quán)利要求2的電路，其中計數(shù)器(38)包括一組寄存器(202)，每個寄存器包括一個T-型觸發(fā)器(204)，每個觸發(fā)器(204)具有一個時鐘輸入和一個Q輸出(206)，其中一個寄存器(LSB)提供最低有效位，另一個寄存器(MSB)提供最高有效位；最低有效位(LSB)的觸發(fā)器(204)的時鐘輸入被連接到時鐘(40)的輸出，除最高有效位(MSB)外每個觸發(fā)器(204)的Q輸出(206)被連接到下一個高位觸發(fā)器的時鐘輸入；最高有效位(MSB)的觸發(fā)器(204)的Q輸出(206)被連接到一個I／O端口。
7．權(quán)利要求6的電路，其中每個寄存器(202)進(jìn)一步包括連接到其觸發(fā)器(204)的鎖存器(210)，每個鎖存器(210)的輸出(216)提供相應(yīng)觸發(fā)器(204)的Q輸出端(206)的補。
8．權(quán)利要求7的電路，其中每個寄存器(202)進(jìn)一步包含用于向其相應(yīng)的觸發(fā)器(204)輸入預(yù)置值的電路(218)，每個電路(218)具有輸入pre-set_in(230)；并且其中電路(218)的輸入pre-set_in(230)的最高有效位被連接到電源VDD，每個鎖存器(210)的輸出被連接到下一個低位寄存器(202)的電路(218)的輸入pre-set_in(230)，除了最低有效位。
全文摘要
在磁性隨機訪問存儲器(MRAM)(8)設(shè)備中被選中的存儲單元(12)的阻抗被讀電路(20)檢測到,該讀電路包含直流注入電荷放大器(28),積分電路電容器(24)及數(shù)字檢測放大器(26)。直流注入電荷放大器(28)向積分電路電容器(24)提供電流以維持在磁性隨機訪問存儲器(MRAM)(8)設(shè)備中未被選中的存儲單元(12)上的等電位。當(dāng)直流注入電荷放大器(28)向被選中的存儲單元(12)施加固定電壓,檢測放大器測量信號在積分電路上的積分時間。信號積分時間顯示存儲單元MRAM的阻抗是處于第一狀態(tài)(R)還是第二狀態(tài)(R+△R)。
文檔編號H01L21/8246GK1295332SQ0013370
公開日2001年5月16日 申請日期2000年10月30日 優(yōu)先權(quán)日1999年10月29日
發(fā)明者F·A·佩爾納, K·J·埃爾德雷奇, L·T·特蘭 申請人:惠普公司