專利名稱：降低電致遷移現(xiàn)象的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種降低一半導(dǎo)體晶片上的金屬層電致遷移(electromigration)現(xiàn)象的方法，尤其涉及一種利用注入離子來降低金屬層電致遷移現(xiàn)象的方法。
在半導(dǎo)體制作工藝中，由于鋁金屬的電阻率(resistivity)低，蝕刻容易，而且對二氧化硅層的附著性良好，因此目前鋁已普遍用來作為元件的主要導(dǎo)電材料，以降低RC時間延遲(time delay)，并提升元件的開關(guān)(switching)頻率。
然而一般以濺射(sputter)法所沉積的鋁金屬，在經(jīng)適當?shù)耐嘶?anneal)之后，通常是以多晶(poly-crystalline)的結(jié)晶形式存在。因此當鋁金屬線處于傳導(dǎo)電流的狀態(tài)時，會非常容易受到電場的影響，使得鋁原子沿著鋁材質(zhì)本身的晶界(grain boundary)往電子流動的方向移動，縮減鋁金屬線的結(jié)面積，從而導(dǎo)致鋁金屬線斷路(open)，發(fā)生電致遷移(electromigration)或稱電移的現(xiàn)象。
請參考

圖1，圖1為現(xiàn)有技術(shù)中在一半導(dǎo)體晶片10上制作一金屬層14的方法示意圖。半導(dǎo)體晶片10上包括一介電層12，以及一金屬層14設(shè)于介電層12上。一般常使用導(dǎo)電性良好的鋁(aluminum，Al)做為金屬導(dǎo)線的材質(zhì)，以使各元件間形成電連接，然而鋁金屬的電致遷移現(xiàn)象又最為顯著。在制作金屬層14后，接著于金屬層14上形成一內(nèi)金屬介電層(inter metaldielectric，IMD)16。其中介電層16是利用一HDP沉積(high density plasmaenhanced CVD)制作工藝于介電層12及金屬層16表面形成。
由于現(xiàn)有技術(shù)制作的鋁金屬層14本身材質(zhì)的特性，因此較易發(fā)生電致遷移，而且電致遷移現(xiàn)象通常發(fā)生于金屬原子的晶粒邊界以及金屬層與他層間的交界面處，故鋁金屬層14與介電層12或介電層16的界面之間亦可以觀察到此種情形。這種電致遷移的現(xiàn)象將嚴重影響到金屬層14使用壽命的長短以及傳遞電流的效能。也就是說，當導(dǎo)線部分區(qū)域的原子數(shù)量因電致遷移現(xiàn)象遞減，將使導(dǎo)線的截面縮小，而且如果電致遷移現(xiàn)象過于劇烈，終將導(dǎo)致該金屬鋁線發(fā)生斷路，進而影響整個半導(dǎo)體元件的電性能，甚至導(dǎo)致整個產(chǎn)品的功能失效(function fail)。
因此本發(fā)明的主要目的在于提供一種降低一半導(dǎo)體晶片上的金屬層電致遷移現(xiàn)象的方法，以解決上述現(xiàn)有技術(shù)的問題。
在本發(fā)明的優(yōu)選實施例中，首先于該半導(dǎo)體晶片表面以及該金屬層表面形成一由多硅硅氧(SRO)構(gòu)成的緩沖層，緩沖層的厚度大致上為2000埃。然后進行一離子注入制作工藝，使用大致上為30KeV能量以及大致上為1×1014離子/平方厘米的濃度，將硼(boron)離子注入該金屬層上的緩沖層內(nèi)。最后進行一熱制作工藝，將該硼離子趨入于該金屬層內(nèi)的晶界間，以降低該金屬導(dǎo)線的電致遷移現(xiàn)象。
本發(fā)明主要對金屬層進行離子注入，并將離子趨入于晶粒邊界以及金屬層與介電層的界面，可以有效避免金屬導(dǎo)線發(fā)生電致遷移現(xiàn)象，延長金屬導(dǎo)線的使用壽命。
下面結(jié)合附圖描述本發(fā)明的優(yōu)選實施例。附圖中圖1為現(xiàn)有技術(shù)在一半導(dǎo)體晶片上制作一金屬層的方法示意圖；圖2至圖3為本發(fā)明于一半導(dǎo)體晶片上制作一金屬層的方法示意圖。
附圖的符號說明如下10、20半導(dǎo)體晶片 12、22介電層10、24金屬層 16、28介電層26緩沖層請參考圖2至圖3，圖2至圖3為本發(fā)明于一半導(dǎo)體晶片20上制作一金屬層24的方法示意圖。如圖2所示，半導(dǎo)體晶片20上包括一介電層22，一金屬層24設(shè)于介電層22上。半導(dǎo)體晶片20已完成數(shù)道半導(dǎo)體制作工藝，例如MOS晶體管(未顯示)的制作等，然后再于各MOS晶體管上方覆蓋一介電層22，用于各元件間的電隔絕。而位于介電層上方的金屬層24一般常使用導(dǎo)電性良好的鋁(aluminum，Al)做為金屬導(dǎo)線，以使各元件間形成電連接。
本發(fā)明在完成金屬層24的制作工藝之后，接著利用一化學(xué)氣相沉積法(chemical vapor deposition，CVD)于介電層22及金屬層24表面形成一均勻的緩沖層(buffer Iayer)26，用來于后續(xù)的離子注入制作工藝中避免發(fā)生隧穿(channeling)效應(yīng)的情況，而且可以防止該離子注入制作工藝直接對金屬層24表面進行離子注入，以避免損及其他元件的效能或?qū)е碌入x子損害(plasmadamage)的狀況發(fā)生。其中緩沖層26可為一厚度大致上為2000埃(angstrom)的多硅硅氧層(silicon rich oxide，SRO)或一硅氧層。
隨后進行一離子注入(ion implantation)制作工藝，將離子注入金屬層24上方區(qū)域的緩沖層26內(nèi)。圖2中箭頭所示的方向即為進行離子注入的方向。本發(fā)明使用的注入離子為硼(boron，B)離子，而離子注入制作工藝所使用的能量大致上為30KeV，使用的濃度大致上為1×1014離子/平方厘米(ions/cm2)，這個能量恰好可使硼離子停留在大致上為金屬層24與緩沖層26的交界面處的上方。
如圖3所示，接著進行一HDP沉積制作工藝，于緩沖層26表面形成一HDP介電層28。由于HDP沉積制作工藝中涉及高溫，因此可將大部分的硼離子沿圖3中箭頭方向趨入(drive in)于金屬層24內(nèi)的晶界間，并使部分的硼離子停留在金屬層24與緩沖層26的界面(interface)處。此外亦可以另外利用一熱(thermal)制作工藝，例如退火(anneal)制作工藝，來將硼離子趨入金屬層24的晶界中。
趨入的離子會卡在鋁原子的晶界中以及緩沖層26與金屬層24的界面，形成類似析出硬化(precipitate hardness)的效果，使鋁原子不易沿著晶粒邊界流動，造成電致遷移的現(xiàn)象。一般可以選擇晶粒大小適合的離子進行注入，亦可達同樣的效果。本發(fā)明經(jīng)由實驗證明，經(jīng)注入硼離子的鋁金屬導(dǎo)線24的使用壽命(life time)較現(xiàn)有鋁金屬導(dǎo)線的使用壽命延長兩倍以上。
在現(xiàn)行0.25μm的半導(dǎo)體制作工藝中，由于半導(dǎo)體元件制作尺寸縮小，金屬導(dǎo)線中電致遷移現(xiàn)象成為影響金屬導(dǎo)線電性能最主要的因素。相比于現(xiàn)有制作金屬層的方法，本發(fā)明主要對金屬層進行離子注入，并將離子趨入于晶粒邊界以及金屬層與介電層的界面，可以有效避免金屬層發(fā)生電致遷移現(xiàn)象，延長金屬導(dǎo)線的使用壽命。
以上所述僅為本發(fā)明的優(yōu)選實施例，凡依本發(fā)明權(quán)利要求所做的等效變化與修飾，皆應(yīng)屬本發(fā)明專利的保護范圍之內(nèi)。
權(quán)利要求
1.一種降低一半導(dǎo)體晶片上的金屬導(dǎo)線電致遷移(electromigration)現(xiàn)象的方法，該半導(dǎo)體晶片表面包括一金屬層，該方法包括下列步驟于該半導(dǎo)體晶片表面以及該金屬層表面形成一緩沖層(buffer layer)；進行一離子注入(ion implantation)制作工藝，將離子注入該金屬層上的緩沖層內(nèi)；以及進行一熱(thermal)制作工藝，將該離子趨入(drive in)于該金屬層內(nèi)的晶界(grain boundary)間，以降低形成的金屬導(dǎo)線的電致遷移現(xiàn)象。
2.如權(quán)利要求1所述的方法，其中該金屬層為一鋁金屬層(aluminum，Al)。
3.如權(quán)利要求1所述的方法，其中該緩沖層為一多硅硅氧層(silicon richoxide，SRO)或一硅氧層。
4.如權(quán)利要求1所述的方法，其中該緩沖層的厚度大致上為2000埃。
5.如權(quán)利要求3所述的方法，其中該離子注入制作工藝使用的離子包括硼(boron，B)離子。
6.如權(quán)利要求4所述的方法，其中該離子注入制作工藝使用的能量大致上為30KeV，使用的濃度大致上為1×1014離子/平方厘米(ions/cm2)。
7.一種降低一半導(dǎo)體晶片上的金屬導(dǎo)線電致遷移現(xiàn)象的方法，該半導(dǎo)體晶片表面包括一金屬層，該方法包括下列步驟于該半導(dǎo)體晶片表面以及該金屬層表面形成一緩沖層；以及進行一離子注入制作工藝，將硼(boron，B)離子注入該金屬層上的部分緩沖層內(nèi)；其中該硼離子于后續(xù)制作工藝中會擴散進入該金屬層內(nèi)的晶界間，以降低形成的金屬導(dǎo)線的電致遷移現(xiàn)象。
8.如權(quán)利要求7所述的方法，其中該金屬層為一鋁金屬層(aluminum，Al)。
9.如權(quán)利要求7所述的方法，其中該緩沖層為一多硅硅氧層(SRO)或一硅氧層。
10.如權(quán)利要求7所述的方法，其中該緩沖層的厚度大致上為2000埃。
11.如權(quán)利要求10所述的方法，其中該離子注入制作工藝使用的能量大致上為30KeV，使用的濃度大致上為1×1014離子/平方厘米(ions/cm2)。
12.如權(quán)利要求7所述的方法，其中該方法于該離子注入制作工藝后另包括一高溫沉積制作工藝或一退火(anneal)制作工藝，將該離子趨入于該金屬層內(nèi)的晶界間。
全文摘要
本發(fā)明提供一種降低一半導(dǎo)體晶片上的金屬導(dǎo)線電致遷移現(xiàn)象的方法。該方法是首先于該半導(dǎo)體晶片表面以及一金屬層表面形成一緩沖層,然后進行一離子注入制作工藝,將離子注入該金屬層上的緩沖層內(nèi)。最后進行一熱制作工藝,將該離子趨入于該金屬層內(nèi)的晶界間,以降低該金屬導(dǎo)線的電致遷移現(xiàn)象。
文檔編號H01L21/02GK1338772SQ0012277
公開日2002年3月6日 申請日期2000年8月14日 優(yōu)先權(quán)日2000年8月14日
發(fā)明者王學(xué)文, 蔡信成 申請人:聯(lián)華電子股份有限公司