專利名稱：具有內(nèi)在銅離子遷移勢壘的低介電常數(shù)的介電材料的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及到集成電路(IC)，確切地說是涉及到能夠降低或消除IC中的銅(Cu)離子遷移的層間介質(zhì)。本發(fā)明的層間介質(zhì)包含被修正成包括具有高的Cu離子親和力又可溶解在介電母體中的添加劑的低介電常數(shù)介電材料(k為3．0或更小)。
在采用銅(Cu)線和有機低k介質(zhì)作為層間介質(zhì)的現(xiàn)今的IC芯片設(shè)計中，Cu離子遷移勢壘通常由諸如氮化硅或二氧化硅之類的高介電常數(shù)(k大于3．0)無機介質(zhì)制成。通常位于層間介質(zhì)與Cu線之間的這些無機介質(zhì)，被用來降低或消除電偏壓下的Cu離子遷移。在IC芯片長時間工作的典型工作條件下，能夠出現(xiàn)電偏壓下的銅離子遷移。銅離子遷移引起的電路短路決定了芯片的使用壽命。目前，銅離子遷移勢壘具有與之相關(guān)的高的介電常數(shù)。通常，現(xiàn)有技術(shù)的銅離子遷移勢壘的介電常數(shù)大于3．0，最好是7．0或更大。使用這樣高的介電常數(shù)的銅離子遷移勢壘，對于當前這一代的IC芯片是不實際的；其使用增大了IC芯片的總的介電常數(shù)，亦即離子遷移勢壘層的介電常數(shù)加上層間介質(zhì)(ILD)的介電常數(shù)乘以它們的各個厚度。ILD的介電常數(shù)越高，芯片的性能就越低。
如上所述，現(xiàn)有技術(shù)的銅離子遷移勢壘被結(jié)合低k ILD使用。制造分立的介電勢壘層不僅增大了總的介電常數(shù)，損害了芯片性能，而且增加了額外的工藝步驟，增加了復(fù)雜性和芯片制造成本。
迄今尚未實現(xiàn)僅僅由低k ILD作為銅離子遷移勢壘的成功使用，因為這種材料容易使銅離子遷移。盡管有這一問題，但低k介質(zhì)由于其使用不明顯增大整個IC芯片的介電常數(shù)而極具優(yōu)點。因此，在降低或消除含有銅布線的IC芯片中的銅離子遷移方面，有必要開發(fā)能夠用作層間介質(zhì)和銅離子遷移勢壘二者的新的低k介質(zhì)。
本發(fā)明的目的是提供一種能夠用作層間介質(zhì)又能夠降低和／或消除含有銅布線的IC芯片中的銅離子遷移的低k介電材料。
本發(fā)明的另一目的是提供一種提高高速IC芯片的壽命的低k介電材料。
本發(fā)明的又一目的是提供一種容易制造又不增加IC制造中的額外工藝步驟和成本的低k介電材料(用作層間介質(zhì)和銅離子遷移勢壘二者)。
本發(fā)明的再一目的是提供銅離子遷移已經(jīng)被明顯地降低或消除了的IC芯片。
借助于使用其中包括先天地防止銅離子在其中遷移的變性劑的低k介電材料，能夠達到本發(fā)明的這些和其它的目的和優(yōu)點。用這種介電材料作為層間介質(zhì)，免除了對使用分立的無機勢壘層來防止銅離子遷移的需要。無機銅離子遷移勢壘層的免除，減少了工藝步驟和IC加工成本，并且避免了使用會提高IC芯片總介電常數(shù)的高介電材料。具體地說，本發(fā)明的一種情況涉及到包含介電常數(shù)為3．0或更小的一種新的層間介質(zhì)，所述介電材料包括具有鍵合(或絡(luò)合)銅離子的高親和力又可溶解在所述介電材料中的添加劑。此添加劑在介電材料中的存在，使本發(fā)明的層間介質(zhì)能夠被用作防止銅離子遷移的勢壘層而不明顯地提高ILD的介電常數(shù)。
本發(fā)明的另一情況涉及到其中包括上述層間介質(zhì)的半導(dǎo)體結(jié)構(gòu)，確切地說是IC芯片。具體地說，本發(fā)明提供了一種IC結(jié)構(gòu)，它包含襯底、制作在所述襯底上的本發(fā)明的層間介質(zhì)、制作在所述層間介質(zhì)上或所述層間介質(zhì)中的銅區(qū)域、以及制作在所述銅區(qū)域上的鈍化層。最終的IC芯片互連結(jié)構(gòu)可能包含許多層間介質(zhì)層以及信號或參考平面圖形和銅通孔。
本發(fā)明的進一步目的是提供一種制作其中包含本發(fā)明的層間介質(zhì)的IC結(jié)構(gòu)的方法。根據(jù)本發(fā)明的這一情況，此方法包含在襯底表面上制作本發(fā)明的層間介質(zhì)；在所述層間介質(zhì)上或所述層間介質(zhì)中制作銅區(qū)域；以及在所述銅區(qū)域上制作鈍化層。
結(jié)合分立的無機離子遷移勢壘層使用本發(fā)明的層間介質(zhì)，也在本發(fā)明的范圍內(nèi)。在本發(fā)明的這一可選實施例中，可以明顯地減小無機勢壘層的厚度，致使結(jié)構(gòu)的總介電常數(shù)不比層間介質(zhì)的介電常數(shù)明顯增大。雖然分立的無機銅離子遷移勢壘層的使用不是必須的，但可以用來提供對銅離子遷移的額外防止。


圖1a-1b是本發(fā)明的半導(dǎo)體結(jié)構(gòu)的剖面圖，其中層間介質(zhì)12被夾在襯底10與銅區(qū)域14之間。在圖1a中，銅被制作在層間介質(zhì)上；而在圖1b中，銅被制作在層間介質(zhì)之中。
圖2是圖1a結(jié)構(gòu)的剖面圖，它包括可選的無機勢壘層16和可選的鈍化層18。
圖3剖面圖示出了在測量Cu和Al遷移過程中用于本發(fā)明的電容器結(jié)構(gòu)。
圖4a-4b是圖3所述結(jié)構(gòu)的鋸齒電壓掃描(TVS)曲線圖，4a中的金屬是Cu，而4b中的金屬是Al。示出了未改進的層間介質(zhì)(比較例)和改進過的介質(zhì)(本發(fā)明)二者。
圖5是未改進的層間介質(zhì)和根據(jù)本發(fā)明的改進過的層間介質(zhì)的電容(C)對電壓(V)曲線。
現(xiàn)參照本申請的附圖來更詳細地描述本發(fā)明，本發(fā)明提供了一種其中具有用于鍵合銅離子的添加劑的新的層間介質(zhì)。要指出的是，在這些附圖中，相同的參考號被用來表示相同的和／或相應(yīng)的元件。
首先參照圖1a-1b，示出了其中能夠包含本發(fā)明的層間介質(zhì)的基本半導(dǎo)體結(jié)構(gòu)。具體地說，圖1a-1b的半導(dǎo)體結(jié)構(gòu)包含襯底10、制作在襯底10上的本發(fā)明的層間介質(zhì)12、以及制作在所述本發(fā)明的層間介質(zhì)上或所述本發(fā)明的層間介質(zhì)之中的銅區(qū)域14。
襯底10可以是半導(dǎo)體芯片、晶片或其上能夠制作銅布線層的互連結(jié)構(gòu)。襯底可以由諸如Si、Ge、GaAs、InAs、InP或其它Ⅲ／Ⅴ族化合物之類的半導(dǎo)體材料組成，或包含這種半導(dǎo)體材料。襯底中可以包含有源器件區(qū)、布線區(qū)、隔離區(qū)等。為了清晰起見，在附圖中未示出這些區(qū)域，但認為包括在襯底10中。
將層間介質(zhì)12涂敷到襯底10的至少一個表面。用標準的淀積技術(shù)將層間介質(zhì)12涂敷到襯底10的一個表面，這些淀積技術(shù)包括化學汽相淀積、濺射、等離子體輔助化學汽相淀積、旋涂、以及其它類似的淀積工藝。對于本發(fā)明來說，并不苛求層間介質(zhì)的厚度，但通常是涂敷到厚度約為0．1-1．0微米。
層間介質(zhì)12與現(xiàn)有技術(shù)層間介質(zhì)的差別在于，它包含其數(shù)量能夠鍵合銅離子又仍然使添加劑能夠溶解在介質(zhì)母體中的添加劑。具體地說，層間介質(zhì)12包含低介電常數(shù)介質(zhì)和添加劑。此處用術(shù)語“低介電常數(shù)”來表示介電常數(shù)即k值為3．0或更小，最好是小于2．6的介質(zhì)。
可以用于本發(fā)明的適當?shù)牡蚹介質(zhì)，包括k值在上述范圍內(nèi)的任何一種常規(guī)有機介電材料。一些能夠用于本發(fā)明的有機介電材料的示例性例子包括但不局限于聚酰亞胺、聚酰胺、金剛石、類金剛石碳、含硅的聚合物、聚芳基醚(熱凝的或非熱凝的)、paralyene聚合物、以及介電常數(shù)為3．0或更小的其它類似有機介質(zhì)。
結(jié)合低k介電材料使用的添加劑必須滿足下面二個條件(ⅰ)必須能夠與銅離子形成強鍵，亦即，必須對銅離子具有高的親和力，從而與銅離子形成強絡(luò)合物；以及(ⅱ)必須可溶解在低k介電材料中，從而基本上均勻地分布在整個介質(zhì)母體中?？梢越Y(jié)合低k介質(zhì)使用的示例性添加劑包括巰基化合物、硫化合物、硫醚化合物、氰化合物、多齒配位體、聚合物、以及其它對銅具有強鍵合親和力的類似的添加劑。要指出的是，術(shù)語“化合物”包括上述各個添加劑的衍生物。用于本發(fā)明的最佳添加劑是酞菁化合物。
在用能夠提供添加劑被均勻地分布在低k介質(zhì)母體中的預(yù)先混合的層間介質(zhì)組分的常規(guī)溶液化學方法淀積添加劑之前，添加劑被加入到低k介質(zhì)。具體地說，借助于將添加劑溶解在介質(zhì)或介質(zhì)產(chǎn)物母體組成的溶液中，得到預(yù)先混合。也可以使用獲得上述預(yù)先混合的其它可能的方法。
要指出的是，用于本發(fā)明的添加劑的數(shù)量應(yīng)該足以滿足上述的條件(ⅰ)-(ⅱ)。亦即，添加劑的數(shù)量必須提供足夠的銅離子鍵合，同時仍然可溶解在介質(zhì)母體中。若使用的添加劑的數(shù)量不超過10-8克分子，則可以達到這些條件。添加劑的數(shù)量最好使低k介電材料的整個母體中的添加劑為大約10-6-10-8克分子。還要指出的是，用于本發(fā)明的添加劑的數(shù)量基本上不提高低k材料的介電常數(shù)。
然后，如圖1a所示，在層間介質(zhì)上制作銅區(qū)域14，或如圖1b所示，在層間介質(zhì)之中制作銅區(qū)域14。借助于在其上淀積銅層的方法，可以如圖1a所示被圖形化或不被圖形化的銅區(qū)域，被制作在層間介質(zhì)的表面上。利用能夠在層間介質(zhì)的表面上形成銅層的常規(guī)淀積工藝來進行銅淀積。能夠用于銅層制作的適當?shù)牡矸e工藝的例子包括化學汽相淀積、等離子體輔助化學汽相淀積、濺射、蒸發(fā)、電鍍、以及其它類似的淀積工藝。銅區(qū)域的總厚度對于本發(fā)明是不苛求的，但銅區(qū)域14的厚度通常約為0．1-2微米。若希望圖形化的銅區(qū)域，則可以利用常規(guī)的光刻、反應(yīng)離子刻蝕和其它的腐蝕工藝來獲得圖形化。
圖1b示出了本發(fā)明的又一個實施例，其中的銅區(qū)域14制作在層間介質(zhì)12中。利用能夠首先在層間介質(zhì)中制作溝槽(或通孔)、用銅填充此溝槽、以及如有必要則對不是淀積在溝槽中的銅進行拋光的常規(guī)工藝，來制作此結(jié)構(gòu)?？梢杂贸Ｒ?guī)的光刻和腐蝕(例如反應(yīng)離子刻蝕)來制作溝槽和通孔，然后利用上述的銅淀積工藝中的任何一種工藝，用銅填充此溝槽?？梢杂没瘜W機械拋光或研磨方法來進行拋光。
圖2示出了本發(fā)明的另外一些實施例，其中采用了可選的無機勢壘層16和鈍化層18。雖然示出的是采用二者的情況，但僅僅采用鈍化層和無機勢壘層中的一個的情況也在本發(fā)明的范圍內(nèi)。還有可能使用這些元件組成的多層，或結(jié)合圖1b所示的結(jié)構(gòu)使用這些元件組成的多層。
在采用諸如SiO2或Si3N4之類的無機勢壘層(16)的情況下，通常用諸如化學汽相淀積之類的常規(guī)淀積工藝，在層間介質(zhì)12與銅區(qū)域14之間制作無機勢壘層(16)。無機勢壘層16可以被圖形化或不被圖形化。
本發(fā)明的層間介質(zhì)和無機勢壘層二者的存在，提供了對銅離子遷移的雙重防止。要指出的是，由于本發(fā)明的層間介質(zhì)中固有地含有對銅具有強的鍵合親和力的添加劑，故無機勢壘層的厚度能夠從700nm(現(xiàn)有技術(shù)的代表性數(shù)值)減小到350nm或更小。在厚度為350nm或更小時，結(jié)構(gòu)的總介電常數(shù)絲毫不受影響。
當使用鈍化層18時，它被制作來隔離銅區(qū)域14；因此，可以制作在銅區(qū)域14的頂部和／或其任何暴露的側(cè)壁上。能夠用于本發(fā)明的適當?shù)拟g化材料包括聚酰亞胺、多晶硅、SiO2、Si3N4、諸如Ti、Ta、TaN和WN之類的金屬勢壘、以及能夠使銅與其上可能制作的覆蓋層彼此絕緣的其它類似的材料。鈍化層的厚度對本發(fā)明來說是不苛求的，但這種層的厚度通常為大約200埃到大約1微米。
下面的例子被用來說明本發(fā)明并演示由于使用本發(fā)明而能夠得到的一些優(yōu)點。
例子在此例子中，對含有本發(fā)明的層間介質(zhì)的結(jié)構(gòu)，亦即含有酞菁衍生物即2，9，16，23-四-叔丁基-29H，31H酞菁作為添加劑的熱凝聚芳基醚的結(jié)構(gòu)，進行了下列研究，并對含有常規(guī)的未被改進的層間低k介質(zhì)(沒有添加劑的熱凝聚芳基醚)的結(jié)構(gòu)進行了比較。
偏壓熱應(yīng)力(BTS)測試BTS測試被用作上述層間介質(zhì)的退化的加速可靠性測試方法。
為了測量通過上述介電材料的金屬離子遷移，使用了圖3所示的電容器結(jié)構(gòu)。具體地說，圖3所示的結(jié)構(gòu)包含底部W電極50、Si襯底52、層間介質(zhì)54、Cu或Al電極56、以及Si3N4層58。
在測試中，大約2MV／cm的電壓被施加在圖3的結(jié)構(gòu)上。若擊穿電壓低于2MV／cm，則使用更低的電壓。在施加電壓之后，此結(jié)構(gòu)被加熱到大約300℃的溫度，停留大約10分鐘。
柵上的偏壓可以是正的或負的。為了驅(qū)使銅離子進入并通過層間介質(zhì)，偏壓是正的。反偏壓被用來檢查此過程是否可逆。樣品在冷卻過程中通常保持在偏壓下。
在BTS之后，可以用下列電學測試方法來評估離子遷移引起的樣品中可能已經(jīng)發(fā)生的變化。
電容-電壓(CV)測試CV測試也稱為CV偏移測試，提供了一種觀察絕緣體中離子輸運結(jié)果的快速靈敏方法。此測試在室溫下進行。
在CV測試中，器件的ac電容被測量成室溫下dc偏壓改變的函數(shù)。這些測試條件通常不干擾BTS過程中樣品達到的狀態(tài)。將記錄到的電容-電壓(CV)曲線與BTS之前得到的曲線進行比較。平帶電壓曲線中的負的偏移表示多半已經(jīng)發(fā)生了陽離子遷移。
離子之類的可移動電荷可存在于絕緣體中。在BTS之后，這些電荷能夠到達Si／絕緣體界面。這些額外的電荷是外加場電壓的附加物，而且是CV曲線沿電壓軸向更負的電壓偏移的根源。
C-V偏移起源于絕緣體中離子空間電荷分布的變化。亦即，所有的可移動空間電荷導(dǎo)致C-V偏移。于是，絕緣體中明顯數(shù)量的原有電荷(雜質(zhì))的存在就能夠掩沒從電極注入離子到絕緣體中所引起的遷移。
測得的平帶電壓偏移可以被用作漂移進入介質(zhì)的電荷的數(shù)量的量度。這些電荷可以是絕緣體不穩(wěn)定性和／或堿金屬遷移的結(jié)果。利用下面公式有可能計算到達熱氧化物／Si界面的離子濃度[ion+]=-(Cox／q)△VFB其中Cox是單位面積的介質(zhì)疊層電容，而q是電荷。用作為時間和溫度的函數(shù)的下述△VFB，可以獲得介質(zhì)中的離子漂移速率和對應(yīng)的激活能。由于介質(zhì)中大量離子的存在改變了受力過程中介質(zhì)中的電場而必須忽略大的△VFB值(大的定義是任意的)，故在稍后的過程中有一些任意性。在介質(zhì)中存在鈉之類的雜質(zhì)的情況下，曾經(jīng)試圖忽略初始的更迅速的VFB變化，希望隨后的依賴時間的平帶電壓偏移僅僅表示從電極注入的離子。雖然在沒有勢壘層的結(jié)構(gòu)中，只要從電極注入明顯數(shù)量的離子，這一過程可能是可接受的，但對于具有勢壘層的結(jié)構(gòu)，這似乎太不準確了。能夠不任意地分開各個離子的過程顯然是更好的。
若根據(jù)在給定的提高的溫度下暴露于偏壓各種時間長度或在不同的溫度下暴露固定的時間的樣品的C-V偏移，則能夠研究離子遷移過程的動力學。例如，平帶電壓偏移相對于受力時間繪出。從這些曲線的斜率能夠求出銅離子的漂移速率(單位為離子／cm2sec)。
在某些應(yīng)力情況下(例如改變應(yīng)力或界面缺陷的生長)，CV曲線的形狀在BTS之后能夠改變。此時，即使沒有發(fā)生離子遷移，也可能出現(xiàn)明顯的CV偏移。由于介質(zhì)中的損傷的退火，也能夠出現(xiàn)CV偏移。如果在測量第一CV平帶曲線之前，樣品被退火而沒有偏壓，則可以排除后者。在所有的上述情況下，都在BTS前后的曲線的中間電容處測量電壓偏移△V。為了避免這種誤解，報道密度狀態(tài)是有用的。這一數(shù)值給出了CV曲線的定性量度。此時，可以監(jiān)視CV由于受力過程中界面態(tài)產(chǎn)生而引起的拉長。從這種觀察中能夠確保給定的觀察到的CV偏移與電荷遷移有關(guān)，而不是上述的其它現(xiàn)象。
鋸齒電壓掃描(TVS)這一測試是新近才發(fā)展的，目的是避免CV測試的某些缺陷。雖然CV測試是在室溫下進行，但TVS在偏壓溫度，亦即離子可移動的溫度下進行。于是，在外加dc電壓下，離子的運動產(chǎn)生電流，在電壓由正改變到負時，此電流改變。運動的離子依賴于外加電壓。例如，隨著電壓下降，堿性離子引起的電流首先被觀察到。這隨之以銅離子，這隨之以在這些條件下被激活的氫離子運動；這是在先前受力過程中發(fā)生的頂部上的二次質(zhì)子運動。
若BTS測試先于TVS測試，則固有的正電荷(雜質(zhì))的很大一部分已經(jīng)被推到絕緣體／硅界面，致使觀察到的電流由測試時從電極注入到絕緣體的電容器的位移電流頂部的離子造成。由銅離子遷移造成的這一電流本身表現(xiàn)為氫離子運動引起的電流上的肩部。
結(jié)果圖4a示出了對照介質(zhì)與具有銅電極的結(jié)構(gòu)的含有可溶解的酞菁衍生物添加劑的介質(zhì)之間的比較。當電壓從正改變到負時，此對照顯示一個大的尖銳的鈉離子峰，隨之以一個大的寬的銅離子峰。在比較中，被修正的膜在較低的電壓下表現(xiàn)降低了的鈉峰和降低了很多的銅峰。從銅峰下的面積，可以計算出在相同的應(yīng)力條件下，對照顯示的銅擴散率比被修正的PAE高4倍(對照為1．2×1012，修正的膜為3×1011)。對鋁電極測得的同一個TVS曲線(圖4b)再次示出了鈉離子向較低電壓方向的偏移，還表明了鈉的擴散率下降。此實驗表明，圖4a中-40V處的峰起源于銅離子遷移。修正的和對照的介質(zhì)的C-V曲線(圖5)表明被修正的膜更穩(wěn)定，亦即，在烘焙過程中產(chǎn)生更少的電荷。但電容更大，可能是修正的膜的介電常數(shù)微量增大造成的。
雖然根據(jù)其最佳實施例已經(jīng)特別地描述了本發(fā)明，但本技術(shù)領(lǐng)域熟練人員可以理解，可以作出形式和細節(jié)方面的上述和其它改變而不超越本發(fā)明的構(gòu)思與范圍。因此認為本發(fā)明不局限于所述的準確形式而是在所附權(quán)利要求的范圍內(nèi)。
權(quán)利要求
1．一種能夠降低或消除銅離子遷移的層間介質(zhì)，它包含介電常數(shù)為3．0或更小的介電材料以及添加劑，所述添加劑能夠鍵合銅離子，可溶解在所述介電材料中并基本上均勻地分布在整個所述介電材料中。
2．權(quán)利要求1的層間介質(zhì)，其中所述介電材料是有機介電材料。
3．權(quán)利要求2的層間介質(zhì)，其中所述有機介質(zhì)選自聚酰亞胺、聚酰胺、金剛石、類金剛石碳、含硅的聚合物、聚芳基醚和paralyene聚合物構(gòu)成的組。
4．權(quán)利要求1的層間介質(zhì)，其中所述添加劑選自巰基化合物、硫化合物、硫醚化合物、氰化合物、多齒配位體和聚合物構(gòu)成的組。
5．權(quán)利要求4的層間介質(zhì)，其中所述添加劑是酞菁化合物。
6．權(quán)利要求1的層間介質(zhì)，其中所述添加劑的量為10-8克分子或更少。
7．權(quán)利要求6的層間介質(zhì)，其中所述添加劑的量為大約10-6到大約10-8克分子。
8．一種半導(dǎo)體結(jié)構(gòu)，它包含襯底、制作在所述襯底上的權(quán)利要求1的層間介質(zhì)、以及與所述層間介質(zhì)接觸的銅區(qū)域。
9．權(quán)利要求8的半導(dǎo)體結(jié)構(gòu)，還包含制作在所述銅區(qū)域上的鈍化層。
10．權(quán)利要求8的半導(dǎo)體結(jié)構(gòu)，其中所述銅區(qū)域制作在所述層間介質(zhì)上或制作在形成于所述層間介質(zhì)中的溝槽內(nèi)。
11．權(quán)利要求8的半導(dǎo)體結(jié)構(gòu)，其中所述介電材料是有機介電材料。
12．權(quán)利要求11的半導(dǎo)體結(jié)構(gòu)，其中所述有機介質(zhì)選自聚酰亞胺、聚酰胺、金剛石、類金剛石碳、含硅的聚合物、聚芳基醚和paralyene聚合物構(gòu)成的組。
13．權(quán)利要求8的半導(dǎo)體結(jié)構(gòu)，其中所述添加劑選自巰基化合物、硫化合物、硫醚化合物、氰化合物、多齒配位體和聚合物構(gòu)成的組。
14．權(quán)利要求13的半導(dǎo)體結(jié)構(gòu)，其中所述添加劑是酞菁化合物。
15．權(quán)利要求8的半導(dǎo)體結(jié)構(gòu)，其中所述添加劑的量為10-8克分子或更少。
16．權(quán)利要求15的半導(dǎo)體結(jié)構(gòu)，其中所述添加劑的量為大約10-6到大約10-8克分子。
17．權(quán)利要求8的半導(dǎo)體結(jié)構(gòu)，其中所述層間介質(zhì)的厚度約為0．1-1．0微米。
18．權(quán)利要求8的半導(dǎo)體結(jié)構(gòu)，還包含制作在所述層間介質(zhì)與所述銅區(qū)域之間的可選的無機勢壘層。
19．權(quán)利要求18的半導(dǎo)體結(jié)構(gòu)，其中所述可選的無機勢壘層是SiO2或Si3N4。
20．權(quán)利要求18的半導(dǎo)體結(jié)構(gòu)，其中所述可選的無機勢壘層的厚度為大約200埃到大約1微米。
21．權(quán)利要求8的半導(dǎo)體結(jié)構(gòu)，其中所述襯底是半導(dǎo)體芯片、晶片或互連結(jié)構(gòu)。
22．權(quán)利要求8的半導(dǎo)體結(jié)構(gòu)，其中所述襯底包含或含有選自Si、Ge、GaAs、InAs、InP和其它Ⅲ／Ⅴ族化合物的半導(dǎo)體材料。
23．權(quán)利要求8的半導(dǎo)體結(jié)構(gòu)，其中所述銅區(qū)域被圖形化或未被圖形化。
24．一種制作半導(dǎo)體結(jié)構(gòu)的方法。它包含在襯底表面上制作權(quán)利要求1的層間介質(zhì)；以及制作與所述層間介質(zhì)接觸的銅區(qū)域。
25．權(quán)利要求24的方法，還包含在所述銅區(qū)域上制作可選的鈍化層。
26．權(quán)利要求24的方法，其中所述層間介質(zhì)在被制作在所述襯底上之前，用溶液化學方法制作。
27．權(quán)利要求24的方法，其中所述介電材料是有機介電材料。
28．權(quán)利要求27的方法，其中所述有機介質(zhì)選自聚酰亞胺、聚酰胺、金剛石、類金剛石碳、含硅的聚合物、聚芳基醚和paralyene聚合物構(gòu)成的組。
29．權(quán)利要求1的方法，其中所述添加劑選自巰基化合物、硫化合物、硫醚化合物、氰化合物、多齒配位體和聚合物構(gòu)成的組。
30．權(quán)利要求29的方法，其中所述添加劑是酞菁化合物。
31．權(quán)利要求24的方法，其中所述添加劑的量為10-8克分子或更少。
32．權(quán)利要求31的方法，其中所述添加劑的量為大約10-6到大約10-8克分子。
全文摘要
提供了一種用來防止含有銅區(qū)域的半導(dǎo)體結(jié)構(gòu)中的銅離子遷移的層間介質(zhì)。本發(fā)明的層間介質(zhì)包含介電常數(shù)為3.0或更小的介電材料以及能夠高度鍵合銅離子又可溶解在介電材料中的添加劑。低k介質(zhì)中添加劑的存在,使得能夠免去諸如SiO
文檔編號H01L29/51GK1295339SQ0012270
公開日2001年5月16日 申請日期2000年8月8日 優(yōu)先權(quán)日1999年8月10日
發(fā)明者斯第芬·阿蘭·科汗, 克勞迪爾斯·佛格, 杰弗里·克爾提斯·合支克, 簡·瑪格利特·邵 申請人:國際商業(yè)機器公司