描述了各種示例實施方式。然而，本實用新型的概念可以以多種不同的方式實現(xiàn)，并且不應(yīng)被解釋為局限于本文所闡述的實施方式。更確切地，提供這些實施方式以使得本公開更詳盡和完整，并且將本實用新型思想的范圍完全傳達(dá)給本領(lǐng)域的技術(shù)人員。在本說明書通篇中，相似的參考標(biāo)號指的是相似的元件。
[0106]應(yīng)當(dāng)理解，盡管本文中可以使用術(shù)語第1、第2等來于描述不同的元件，但是這些元件并不受這些術(shù)語的限制。這些術(shù)語用于將一個元件與另一個相區(qū)分。例如，在不背離本實用新型的范圍的前提下，第I元件可以被稱為第2元件，類似地，第2元件可被稱為第I元件。如本文中所使用的，術(shù)語“和/或”包括一個或多個相關(guān)所列條目的任意以及全部組合。
[0107]應(yīng)當(dāng)理解，當(dāng)提及一個元件“連接”或“耦接”至另一個元件時，其可以直接連接或耦接至另一個元件或者可以存在中間元件。相比之下，當(dāng)提及一個元件被“直接連接”或“直接耦接”至另一個元件，則不可能存在中間元件。用于描述元件之間的關(guān)系的其他詞匯應(yīng)當(dāng)以類似的方式來做解釋(例如“之間”相對于“直接……之間”、“鄰接”相對于“直接鄰接”，等等)O
[0108]本文中所使用的術(shù)語的目的在于描述特殊的【具體實施方式】，并且不意旨限制本實用新型概念。如本文中所使用的，單數(shù)形式的“一個(a)”、“一(an)”以及“該(the)”意旨還包括復(fù)數(shù)形式，除非上下文明確地指出并非如此。將進(jìn)一步理解到，當(dāng)在本文中使用術(shù)語“包括(comprises) ”、“包含(comprising) ”、“含有(includes) ”和 / 或“具有(including) ”時，其用于指定所闡述的特征、整體、步驟、操作、元件和/或組件的存在，但是不排除還有其他的一個或多個特征的存在或添加。
[0109]除非另外有定義，本文使用的所有術(shù)語(包括技術(shù)術(shù)語和科學(xué)術(shù)語)與本實用新型所屬的相關(guān)領(lǐng)域的普通技術(shù)人員通常所理解的具有同樣的含義。進(jìn)一步應(yīng)當(dāng)理解到，諸如通常使用詞典中所定義的那些術(shù)語應(yīng)當(dāng)解釋為具有與相關(guān)領(lǐng)域的上下文中的意思一致的含義，而不解釋為理想的或過于正式的意思，除非本文中清楚地進(jìn)行了這樣的限定。
[0110]應(yīng)當(dāng)理解，以上所陳述的描述是本公開的示例，并且示例的修改和變化可以認(rèn)為是在所要求保護(hù)的本實用新型的范圍之內(nèi)。盡管根據(jù)使用接口集成電路的具體實施例描述了上述，當(dāng)?shù)刂菲ヅ浔硪约跋嚓P(guān)電路可以位于主機(jī)控制器、存儲器控制器、微處理器或其他集成電路裝置中。因此，所附權(quán)利要求的范圍應(yīng)當(dāng)符合最廣泛的解釋，以涵蓋所有這種變形以及類似配置，包括等同物的所有范圍。
【主權(quán)項】
1.一種存儲器接口裝置，所述存儲器接口裝置包括: 地址輸入端，從主機(jī)控制器的地址流中接收地址信息； 地址輸出端，耦接至多個存儲器裝置和多路復(fù)用器； 地址匹配表，包括與備用存儲器位置相對應(yīng)的至少一個修正地址； 控制模塊，耦接至所述地址匹配表和所述多路復(fù)用器，并且接收地址流中的地址信息和所述地址匹配表中的地址信息，并且將替代所述地址匹配表中的識別的不良地址的修正地址傳輸至所述多路復(fù)用器，其中所述地址輸出端將地址信息驅(qū)動至多個存儲器設(shè)備。2.根據(jù)權(quán)利要求1所述的存儲器接口裝置，其中，所述存儲器接口裝置從寄存器裝置、緩存器裝置、高級存儲緩存器或板載緩存器中選擇。3.根據(jù)權(quán)利要求1所述的存儲器接口裝置，其中，所述多個存儲器裝置包括多個DRAM裝置或多個閃存裝置。4.根據(jù)權(quán)利要求1所述的存儲器接口裝置，其中，所述地址匹配表包括多個不良地址信息以及多個備用存儲器位置，所述多個不良地址信息中的每個與所述多個備用存儲器位置中的一個相關(guān)聯(lián)。5.根據(jù)權(quán)利要求4所述的存儲器接口裝置，其中，所述多個不良地址信息中的每個包括:序列ID、塊ID、芯片ID、行地址以及列地址。6.根據(jù)權(quán)利要求4所述的存儲器接口裝置，其中，所述多個備用存儲器位置中的每個包括第I列、第2列以及第η列。7.根據(jù)權(quán)利要求4所述的存儲器接口裝置，其中，所述地址匹配表包括SRAM單元陣列。8.根據(jù)權(quán)利要求4所述的存儲器接口裝置，其中，所述地址匹配表接收不良地址信息，并且移動所述備用存儲器位置以替換與所述不良地址信息相關(guān)聯(lián)的不良地址。9.根據(jù)權(quán)利要求1所述的存儲器接口裝置，其中，所述控制模塊是命令和地址控制模塊；以及其中所述控制模塊與所述地址匹配表集成在一起。10.根據(jù)權(quán)利要求1所述的存儲器接口裝置，其中，所述控制模塊進(jìn)一步包括輸入接收器模塊或控制和狀態(tài)寄存器模塊。11.根據(jù)權(quán)利要求1所述的存儲器接口裝置，其中，所述控制模塊進(jìn)一步包括輸入命令、輸入地址以及輸入芯片-選擇解碼器模塊。12.根據(jù)權(quán)利要求1所述的存儲器接口裝置，進(jìn)一步包括奇偶校驗?zāi)K、信號反轉(zhuǎn)模塊、信號延遲模塊、PLL、命令和地址控制模塊、輸入緩存終止模塊、時鐘停止休眠模塊以及重置模塊。13.根據(jù)權(quán)利要求1所述的存儲器接口裝置，其中，所述存儲器接口裝置耦接至多個DRAM裝置，所述多個DRAM裝置中的每個包括: 多個地址輸入端； 多個控制輸入端； 多個數(shù)據(jù)輸入/輸出端； 多個存儲器陣列，所述多個存儲器陣列中的每個包括多個存儲單元，所述多個存儲單元中的每個耦接至數(shù)據(jù)輸入/輸出端；以及 備用組，包括多個備用存儲單元，使用所述地址匹配表能夠從外部對所述多個備用存儲單元中的每個進(jìn)行尋址。14.根據(jù)權(quán)利要求13所述的存儲器接口裝置，其中，所述備用組包括備用行、備用列以及備用塊。15.一種集成電路裝置，所述集成電路裝置包括: 地址輸入端，為從地址流接收地址信息； 地址輸出端，耦接至多個存儲器設(shè)備和多路復(fù)用器； 地址匹配表，包括與備用存儲器位置對應(yīng)的至少一個修正地址；以及控制模塊，耦接至所述地址匹配表和所述多路復(fù)用器，并且接收地址流中的地址信息和所述地址匹配表中的地址信息，并且將替代所述地址匹配表中的識別的不良地址的修正地址傳輸至所述多路復(fù)用器，其中所述地址輸出端將地址信息驅(qū)動至多個存儲器設(shè)備。16.一種DRAM集成電路裝置，所述DRAM集成電路裝置包括: 多個常規(guī)地址輸入端； 至少一個備用地址，具有“已選”模式或“未選”模式； 多個控制輸入端； 多個數(shù)據(jù)輸入端； 多個數(shù)據(jù)輸出端； 多個存儲器陣列，所述多個存儲器陣列中的每個包括多個存儲單元，每個存儲單元包括與存取晶體管耦接的存儲電容器，所述多個存儲單元中的每個被耦接至數(shù)據(jù)輸入端/輸出端；以及 存儲單元備用列，包括多個備用存儲單元，多個存儲單元備用列中的每個使用所述地址匹配表是能夠被從外部尋址的并且具有備用地址輸入端，由此所述備用地址輸入端被耦接至所述地址匹配表以存取所述存儲單元備用列。17.根據(jù)權(quán)利要求16所述的DRAM集成電路裝置，其中，所述存儲單元備用列包括:第一備用列、第二備用列、第三備用列、第四備用列、第五備用列、第六備用列以及第七備用列；其中所述至少一個備用地址輸入端包括:第一備用地址輸入端、第二備用地址輸入端以及第三備用地址輸入端；并且所述裝置進(jìn)一步包括: 編碼的命令和地址總線，具有共享的命令信號和地址信號， 內(nèi)部數(shù)據(jù)輸入?yún)⒖茧妷弘娐罚? 命令和地址奇偶校驗電路， 重置輸入信號，或 被讀出的一組多用途狀態(tài)寄存器。
【專利摘要】本實用新型公開了存儲器接口裝置以及集成電路裝置。其中提供一種存儲器接口裝置，該裝置具有地址輸入端，用于從主機(jī)控制器的地址流中接收地址信息。裝置具有地址輸出端，用于驅(qū)動地址信息，并且被耦接至多個存儲器裝置。裝置具有地址匹配表，包括與備用存儲器位置相對應(yīng)的至少一個修正地址。裝置具有控制模塊，用于在運(yùn)行時操作期間，確定來自被耦接至主機(jī)控制器的地址命令總線的地址流中的地址信息。所述控制模塊用于比較該地址流中的每個地址，并且確定每個地址是否與存儲在地址匹配表中的地址匹配從而識別不良地址，以及采用備用存儲器位置的修正地址替代所述不良地址。該裝置具有多路復(fù)用器，耦接至所述地址輸入端和所述地址輸出端。
【IPC分類】G11C11/4063, G11C8/06
【公開號】CN204695788
【申請?zhí)枴緾N201320685722
【發(fā)明人】王大偉
【申請人】穎飛公司
【公開日】2015年10月7日
【申請日】2013年10月31日