可變電阻式存儲器及其寫入方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明有關(guān)于使用可變阻抗元件的可變電阻式存儲器，且特別有關(guān)于可變電阻式存儲器的陣列結(jié)構(gòu)及寫入方法。
【背景技術(shù)】
[0002]作為取代快閃存儲器的一種非易失性存儲器，使用可變阻抗元件的可變電阻式存儲器相當(dāng)受到關(guān)注?？勺冸娮枋酱鎯ζ魇且环N施加脈沖電壓于金屬氧化物等的膜，可逆且非易失地設(shè)定膜的阻抗值，借此存儲數(shù)據(jù)的存儲器。可變電阻式存儲器因為能夠以電壓改寫數(shù)據(jù)(電流微量)，所以消耗電力小，并且因為是I對晶體管加I對阻抗構(gòu)成的相對單純的結(jié)構(gòu)，所以存儲面積小到約6F2 (F為配線徑，約數(shù)1nm)，能夠高密度化。再加上讀出時間為10納秒這種足以與DRAM并駕齊驅(qū)的高速的優(yōu)點。
[0003]圖1顯示現(xiàn)有技術(shù)中的可變電阻式存儲器的存儲器陣列的典型結(jié)構(gòu)的電路圖。I個存儲單元由可變阻抗元件以及與其串聯(lián)的存取用晶體管所構(gòu)成。mXn(m、η是I以上的整數(shù))個存儲單元形成二維矩陣狀，晶體管的柵極連接字線，漏極領(lǐng)域連接可變阻抗元件的一側(cè)的電極，源極領(lǐng)域連接源極線。可變阻抗元件的另一側(cè)的電極連接位線。
[0004]可變組抗元件是氧化鉿(HfOx)等的金屬氧化物的薄膜構(gòu)成，通過被施加的脈沖電壓的大小及極性能夠可逆且非易失地設(shè)定阻抗值于低阻抗狀態(tài)及高阻抗狀態(tài)。將可變阻抗元件設(shè)定(或是寫入)成高阻抗狀態(tài)稱為SET，設(shè)定(寫入)成低阻抗狀態(tài)稱為RESET。
[0005]存儲單元能夠通過位線及源極線以位為單位來選擇。例如，當(dāng)對存儲單元Mll進行寫入的情況下，字線WLl使晶體管導(dǎo)通，對位線BLl、源極線SLl施加對應(yīng)SET或RESET的電壓。借此，可變阻抗元件被設(shè)定為SET或RESET。當(dāng)對存儲單元Mll進行讀出的情況下，字線WLl使晶體管導(dǎo)通，對位線BLl、源極線SLl施加用以讀出的電壓。位線BLl上所出現(xiàn)的對應(yīng)到可變阻抗元件的SET或RESET的電壓或電流會被感測電路所檢測出來。
[0006][現(xiàn)有技術(shù)文獻]
[0007]專利文獻1:特開2012-64286號公報
[0008]專利文獻2:特開2008-41704號公報
[0009]為了提高可變電阻式存儲器的存取速度，有一種使互補的數(shù)據(jù)保持于一對的可變阻抗元件的陣列結(jié)構(gòu)。圖2顯示存儲器陣列的一部分，其具有存儲上述互補的數(shù)據(jù)的存儲單元結(jié)構(gòu)。圖3顯示圖2的I個存儲單元。
[0010]如圖2、圖3所示，I個存儲單元⑶包括串聯(lián)于一對的位線BL、BLb之間的一對的存取用晶體管Tl、T2以及一對的可變阻抗元件Rl、R2，也就是說是由2個晶體管與2個阻抗所構(gòu)成。共通源極線BSL連接到可變阻抗元件R1、R2的連接節(jié)點N，晶體管Tl及可變阻抗元件Rl串聯(lián)連接到位線BL與共通源極線BSL之間，晶體管T2及可變阻抗元件R2串聯(lián)連接到共通源極線BSL與位線BLb之間。晶體管Tl、T2的柵極共通地連接到字線WL。
[0011]互補的存儲單元⑶任一方的可變阻抗元件被設(shè)定為SET時，另一方的可變阻抗元件就被設(shè)定為RESET。因此，一對的位線BL、BLb之間會出現(xiàn)差動信號，利用此差動信號進行讀取。借此，比起單條位線時可靠度更高，并且可高速存取。
[0012]接著，說明存儲單元的動作。使用氧化鉿(HfOx)等的金屬氧化物的薄膜作為可變阻抗元件的材料的情況下，做初期設(shè)定時必須使金屬氧化物成形(forming process)。通常，成形是通過施加比寫入可變阻抗元件時的電壓稍大的電壓Vf來實施，通過電壓施加時流過薄膜的電流的方向來決定SET與RESET的極性。這種成形會在可變電阻式存儲器出貨前進行。
[0013]圖4顯示了成形的一個例子。例如，施加OV于位線BL、BLb，施加成形電壓Vf (例如4V)于共通源極線BSL，施加使晶體管Tl、T2導(dǎo)通所必要的電壓(例如6V)于字線WL。借此，可變阻抗元件Rl流過從共通源極線BSL朝向位線BL的電流，可變阻抗元件R2流過從共通源極線BSL朝向位線BLb的電流。進行成形時，可變阻抗元件R1、R2是高阻抗狀態(tài)，也就是SET的狀態(tài)。要將可變阻抗元件R1、R2設(shè)定為RESET的話，要施加BSL>BL、BSL>BLb的偏壓電壓。要將可變阻抗元件R1、R2設(shè)定為SET的話，要施加BSL〈BL、BSL〈BLb的偏壓電壓。具有這種極性的可變阻抗元件的連接稱為背對背連接。
[0014]接著，說明存儲單元⑶的寫入動作。如上所述，進行成形時，可變阻抗元件R1、R2是高阻抗狀態(tài)，也就是被設(shè)定為SET的狀態(tài)。要將可變阻抗元件Rl設(shè)定為RESET，也就是低阻抗狀態(tài)的話，如圖5A所示，位線BL施加0V，位線BLb施加2V，共通源極線BSL施加2V，字線WL施加4V。借此，可變阻抗元件Rl流過從共通源極線BSL朝向位線BL的電流，可變阻抗元件Rl被設(shè)定為RESET?？勺冏杩乖l被設(shè)定為RESET，可變阻抗元件R2被設(shè)定為SET時，假設(shè)定義為數(shù)據(jù)“O”。
[0015]接著，說明從數(shù)據(jù)“O”改寫為數(shù)據(jù)“I”的動作。首先，如圖5B所示，位線BL施加2V,位線BLb施加0V，共通源極線BSL施加2V，字線WL施加4V。借此，可變阻抗元件R2流過從共通源極線BSL朝向位線BLb的電流，可變阻抗元件R2被設(shè)定為RESET。此時，可變阻抗元件Rl沒有電流流過，因此維持RESET。接著，如圖5C所示，位線BL施加2V，位線BLb施加0V，共通源極線BSL施加0V，字線WL施加4V。借此，可變阻抗元件Rl流過從位線BL朝向共通源極線BSL的電流，可變阻抗元件Rl被設(shè)定為SET。這樣一來，可變阻抗元件R1、R2的SET及RESET狀態(tài)就反轉(zhuǎn)過來了。
[0016]上述的改寫方法中，必須如圖5B、圖5C所示的施加2次的偏壓，但如果在只施加I次偏壓的情況下，可以如圖般施加偏壓電壓。也就是說，位線BL施加4V，位線BLb施加0V,共通源極線BSL施加2V，字線WL施加6V。借此可變阻抗元件Rl流過從位線BL朝向共通源極線BSL的電流，可變阻抗元件Rl被設(shè)定為SET。同時，可變阻抗元件R2流過從共通源極線BSL朝向位線BLb的電流，可變阻抗元件R2被設(shè)定為RESET。
[0017]如上述，現(xiàn)有技術(shù)中的背對背連接的互補的存儲單元CU進行數(shù)據(jù)的改寫的情況下，必須有如圖5B、圖5C所示的施加2次偏壓的動作，而產(chǎn)生了寫入時間耗時的問題。另一方，如圖所示的施加I次偏壓來進行寫入的情況下，設(shè)定至位線BL、BLb的電壓必須增大。結(jié)果要以單一電源使可變電阻式存儲器動作變得困難，需要升壓電路而造成了低成本化、小尺寸的阻礙。

【發(fā)明內(nèi)容】

[0018]本發(fā)明的目的是提出一種可變電阻式存儲器及其寫入方法，以克服現(xiàn)有技術(shù)中的問題，從而獲得高速化、低成本化、小尺寸的可變電阻式存儲器。
[0019]本發(fā)明的技術(shù)方案為提供一種可變電阻式存儲器，通過可逆性且非易失性可變阻抗元件來存儲數(shù)據(jù)，包括:存儲器陣列，其中在一對的位線間串聯(lián)連接一對的晶體管與一對的可變阻抗元件，上述一對的可變阻抗元件之間連接共通源極線，上述一對的可變阻抗元件的極性是同一方向，上述一對的晶體管的柵極連接至共通的字線。
[0020]在一實施例中，上述一對的晶體管及上述一對的可變阻抗元件構(gòu)成用以存儲一數(shù)據(jù)的存儲單元。上述存儲單元的上述一對的可變阻抗元件具有互補的狀態(tài)?？勺冏杩乖峭ㄟ^被施加的電壓而設(shè)定至高阻抗狀態(tài)(SET)或低阻抗狀態(tài)(RESET)。通過將施加于上述共通源極線及上述一對的位線的電壓反轉(zhuǎn)，使上述存儲單元存儲互補的狀態(tài)?？勺冏杩乖臉O性是通過使電流流過上述可變阻抗元件的成形步驟來決定。上述可變電阻式存儲器還包括:列選擇元件，根據(jù)地址信息來選擇列；行選擇元件，根據(jù)地址信息來選擇行；以及寫入元件，進行數(shù)據(jù)的寫入，其中上述寫入元件將因應(yīng)寫入數(shù)據(jù)的電壓施加于上述列選擇元件及上述行選擇元件所選擇的存儲單元的位線及共通源極線。上述可變電阻式存儲器還包括:列選擇元件，根據(jù)地址信息來選擇列；行選擇元件，根據(jù)地址信息來選擇行；以及讀出元件,進行數(shù)據(jù)的讀出，其中上述讀出元件將既定的電壓施加于上述列選擇元