用于雙端口sram的升壓系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及用于雙端口 SRAM的升壓系統(tǒng)、雙端口 SRAM和升壓方法。
【背景技術(shù)】
[0002]雙端口 SRAM (靜態(tài)隨機(jī)存取存儲(chǔ)器)包括若干單元。每個(gè)單元都具有兩個(gè)獨(dú)立的端口，且允許同時(shí)進(jìn)行讀出/寫(xiě)入操作。例如，兩個(gè)端口可以同時(shí)以讀出模式操作或一個(gè)端口以讀出模式操作而另一個(gè)端口同時(shí)以寫(xiě)入模式操作。

【發(fā)明內(nèi)容】

[0003]根據(jù)本發(fā)明的一個(gè)方面，提供了一種升壓系統(tǒng)，包括:比較器，被配置為比較第一端口的第一行地址和第二端口的第二行地址，并且輸出第一使能信號(hào)；以及升壓電路，被配置為根據(jù)所述第一使能信號(hào)提高第一電壓源和第二電壓源之間的電壓差。
[0004]優(yōu)選地，升壓電路被配置為提高所述第一電壓源。
[0005]優(yōu)選地，升壓電路被配置為降低所述第二電壓源。
[0006]優(yōu)選地，比較器包括:被配置為連接所述第一行地址和所述第二行地址的晶體管。
[0007]優(yōu)選地，該升壓系統(tǒng)還包括:陣列寫(xiě)入復(fù)制電路，被配置為模擬雙端口 SARM的寫(xiě)入操作，并且輸出第二使能信號(hào)和第三使能信號(hào)。
[0008]優(yōu)選地，陣列寫(xiě)入復(fù)制電路包括多個(gè)單元、寫(xiě)入復(fù)制電路和延遲電路。
[0009]優(yōu)選地，升壓電路被配置為根據(jù)所述第一使能信號(hào)、所述第二使能信號(hào)和所述第三使能信號(hào)提高所述電壓差。
[0010]優(yōu)選地，升壓電路包括寫(xiě)入驅(qū)動(dòng)升壓電路。
[0011]優(yōu)選地，該升壓系統(tǒng)還包括雙端口 SRAM，所述雙端口 SRAM包括以矩陣形式布置的多個(gè)單元，每個(gè)單元都具有所述第一端口的第一行地址和所述第二端口的第二行地址。
[0012]根據(jù)本發(fā)明的另一方面，提供了一種用于雙端口 SRAM的升壓方法，包括:當(dāng)所述雙端口 SRAM中的所選擇單元的兩個(gè)端口同時(shí)操作時(shí)，產(chǎn)生第一使能信號(hào)；以及根據(jù)所述第一使能信號(hào)提高第一電壓源和第二電壓源之間的電壓差。
[0013]優(yōu)選地，當(dāng)使能所述所選擇單元的兩個(gè)端口的第一端口字線(xiàn)和第二端口字線(xiàn)時(shí)，產(chǎn)生所述第一使能信號(hào)。
[0014]優(yōu)選地，根據(jù)所述第一使能信號(hào)增加所述第一電壓源。
[0015]優(yōu)選地，該升壓方法還包括:模擬寫(xiě)入操作，并且輸出第二使能信號(hào)和第三使能信號(hào)。
[0016]優(yōu)選地，根據(jù)所述第一使能信號(hào)、所述第二使能信號(hào)和所述第三使能信號(hào)提高所述電壓差。
[0017]優(yōu)選地，通過(guò)延遲預(yù)定時(shí)間模擬所述寫(xiě)入操作。
[0018]根據(jù)本發(fā)明的又一方面，提供了一種用于雙端口 SRAM的升壓方法，包括:比較第一端口的第一行地址和第二端口的第二行地址，并且輸出第一使能信號(hào)；以及根據(jù)所述第一使能信號(hào)提高第一電壓源和第二電壓源之間的電壓差。
[0019]優(yōu)選地，根據(jù)所述第一使能信號(hào)增加所述第一電壓源。
[0020]優(yōu)選地，該升壓方法還包括:模擬寫(xiě)入操作，并且輸出第二使能信號(hào)和第三使能信號(hào)。
[0021]優(yōu)選地，根據(jù)所述第一使能信號(hào)、所述第二使能信號(hào)和所述第三使能信號(hào)提高所述電壓差。
[0022]優(yōu)選地，通過(guò)延遲預(yù)定時(shí)間模擬所述寫(xiě)入操作。
【附圖說(shuō)明】
[0023]附圖和下面的說(shuō)明書(shū)中陳述了本發(fā)明的一個(gè)或多個(gè)實(shí)施例的細(xì)節(jié)。根據(jù)說(shuō)明書(shū)、視圖和權(quán)利要求，本發(fā)明的其他特征和優(yōu)勢(shì)將是顯而易見(jiàn)的。
[0024]圖1是根據(jù)一些實(shí)施例的用于雙端口 SRAM的升壓系統(tǒng)的不意框圖。
[0025]圖2是根據(jù)一些實(shí)施例的用于雙端口 SRAM的升壓系統(tǒng)的示意框圖。
[0026]圖3是根據(jù)一些實(shí)施例的雙端口 SRAM的單元的示意電路圖。
[0027]圖4是根據(jù)一些實(shí)施例的具有升壓系統(tǒng)的雙端口 SRAM的示意框圖。
[0028]圖5是根據(jù)一些實(shí)施例的比較器的示意電路圖。
[0029]圖6是根據(jù)一些實(shí)施例的升壓電路的示意電路圖。
[0030]圖7是示出根據(jù)圖4的實(shí)施例的第一端口字線(xiàn)、第二端口字線(xiàn)、升壓使能信號(hào)和第一電壓源的示意時(shí)序圖。
[0031]圖8是根據(jù)一些實(shí)施例的具有升壓系統(tǒng)的雙端口 SRAM的示意電路圖。
[0032]圖9是根據(jù)一些實(shí)施例的具有升壓系統(tǒng)的雙端口 SRAM的示意框圖。
[0033]圖10是根據(jù)圖8的實(shí)施例的具有升壓系統(tǒng)的雙端口 SRAM的示意電路圖。
[0034]圖11是示出根據(jù)圖10的實(shí)施例的第一端口字線(xiàn)、第二端口字線(xiàn)、升壓使能信號(hào)和第一電壓源的示意時(shí)序圖。
[0035]圖12是根據(jù)一些實(shí)施例的陣列寫(xiě)入復(fù)制電路的示意電路圖。
[0036]圖13是根據(jù)一些實(shí)施例的具有升壓系統(tǒng)的雙端口 SRAM的示意電路圖。
[0037]圖14是根據(jù)一些實(shí)施例的用于雙端口 SRAM的升壓方法的流程圖。
[0038]圖15是根據(jù)一些實(shí)施例的用于雙端口 SRAM的升壓方法的流程圖。
[0039]在各個(gè)視圖中，相同的參考符號(hào)表示相同的元件。
【具體實(shí)施方式】
[0040]現(xiàn)在使用特定語(yǔ)言描述視圖中示出的本發(fā)明的實(shí)施例或?qū)嵗?。然而，?yīng)該理解，這些實(shí)施例和實(shí)例不旨在限制本發(fā)明的范圍。描述的實(shí)施例中的任何變化和修改以及本文件中描述的原理的任何進(jìn)一步應(yīng)用均考慮為是本發(fā)明涉及的領(lǐng)域中的普通技術(shù)人員通常能夠想到的。貫穿實(shí)施例，可以重復(fù)參考數(shù)字，但是即使這些實(shí)施例共享相同的參考數(shù)字，也不一定要求一個(gè)實(shí)施例的部件應(yīng)用于另一個(gè)實(shí)施例。應(yīng)該理解，當(dāng)稱(chēng)一個(gè)元件“連接至”或“耦合至”另一個(gè)元件時(shí)，它可以直接連接至或耦合至另一個(gè)元件，或可以存在中間元件。
[0041]圖1是根據(jù)一些實(shí)施例的用于雙端口 SRAM12的升壓系統(tǒng)11的不意框圖。在一個(gè)實(shí)施例中，升壓系統(tǒng)11包括比較器111和升壓電路112。比較器111被配置為比較雙端口SRAMl2的每個(gè)單元中的第一端口的第一行地址和第二端口的第二行地址。在比較第一端口的第一行地址和第二端口的第二行地址之后，比較器111將第一使能信號(hào)輸出至升壓電路112。在所選擇單元中，如果第一端口的第一行地址與第二端口的第二行地址相同，這意味著所選擇單元的兩個(gè)端口同時(shí)操作。
[0042]升壓電路112被配置為根據(jù)第一使能信號(hào)提高雙端口 SRAM12中的所選擇單元的第一電壓源和第二電壓源之間的電壓差。在一個(gè)實(shí)施例中，升壓電路112可以被配置為提高第一電壓源，而第二電壓源不變，從而使得可以提高雙端口 SRAM12中的所選擇單元的第一電壓源和第二電壓源之間的電壓差。在另一實(shí)施例中，升壓電路112可以被配置為降低第二電壓源，而第一電壓源不變，以便提高雙端口 SRAM12中的所選擇單元的第一電壓源和第二電壓源之間的電壓差。
[0043]因此，當(dāng)所選擇單元的兩個(gè)端口同時(shí)操作時(shí)，雙端口 SRAM12中的所選擇單元的第一電壓源和第二電壓源之間的電壓差提高，從而使得在同時(shí)操作期間，所選擇單元的單元電流將不會(huì)降低。此外，可以改進(jìn)雙端口 SRAM的S匪(靜態(tài)噪聲容限)和麗(寫(xiě)入容限)。
[0044]圖2是根據(jù)一些實(shí)施例的用于雙端口 SRAM12的升壓系統(tǒng)13的不意框圖。在一個(gè)實(shí)施例中，升壓系統(tǒng)13包括比較器111、陣列寫(xiě)入復(fù)制電路132和升壓電路133。比較器111被配置為比較雙端口 SRAM12的每個(gè)單元中的第一端口的第一行地址和第二端口的第二行地址。在比較第一端口的第一行地址和第二端口的第二行地址之后，比較器111將第一使能信號(hào)輸出至升壓電路133。陣列寫(xiě)入復(fù)制電路132被配置為模擬雙端口 SRAM12的寫(xiě)入操作以便延遲第一預(yù)定時(shí)間，然后，陣列寫(xiě)入復(fù)制電路132將第二使能信號(hào)和第三使能信號(hào)輸出至升壓電路133。
[0045]升壓電路133被配置為接收第一使能信號(hào)、第二使能信號(hào)和第三使能信號(hào)，并且根據(jù)第一使能信號(hào)、第二使能信號(hào)和第三使能信號(hào)提高雙端口 SRAM12的第一電壓源和第二電壓源之間的電壓差。
[0046]因此，當(dāng)所選擇單元的兩個(gè)端口同時(shí)操作時(shí)，在延遲第一預(yù)定時(shí)間之后，雙端口SRAM12中的所選擇單元的第一電壓源和第二電壓源之間的電壓差提高，從而使得在同時(shí)操作期間，所選擇單元的單元電流將不會(huì)降低。此外，可以改進(jìn)雙端口 SRAM的SNM和WM。
[0047]圖3是根據(jù)一些實(shí)施例的雙端口 SRAM12的單元20的示意電路圖。參考圖1和圖3，雙端口 SRAM12包括以矩陣形式布置的若干單元20。在這個(gè)實(shí)施例中，單元20是標(biāo)準(zhǔn)的八晶體管(8T)雙端口 SRAM單元。單元20包括兩個(gè)反相器21、22和四個(gè)傳輸門(mén)23、24、25、26。第一端口位線(xiàn)271通過(guò)傳輸門(mén)23連接至節(jié)點(diǎn)281，且第二端口位線(xiàn)272通過(guò)傳輸門(mén)24連接至節(jié)點(diǎn)281。第一端口反相位線(xiàn)273通過(guò)傳輸門(mén)25連接至節(jié)點(diǎn)282，且第二端口反相位線(xiàn)274通過(guò)傳輸門(mén)26連接至節(jié)點(diǎn)282。用于任何特定端口的位線(xiàn)和反相位線(xiàn)更通常被稱(chēng)為位信號(hào)線(xiàn)(bit signal lines)。傳輸門(mén)是NMOS晶體管,其漏極連接至位線(xiàn)或反相位線(xiàn)，源極連接至反相器的節(jié)點(diǎn)且柵極連接至字線(xiàn)。
[0048]傳輸門(mén)23包括η型金屬氧化物半導(dǎo)體晶體管(NMOS)。NMOS晶體管的漏極耦合至第一端口位線(xiàn)271。NMOS晶體管的源極耦合至節(jié)點(diǎn)281。NMOS晶體管的柵極耦合至第一端口字線(xiàn)