專利名稱：具有分層位線和/或字線結(jié)構(gòu)的半導(dǎo)體存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及諸如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)之類的半導(dǎo)體存儲(chǔ)器，更詳細(xì)地說，涉及一種具有分層位線和/或字線結(jié)構(gòu)的半導(dǎo)體存儲(chǔ)器。
為了增加存儲(chǔ)器芯片的集成密度，幾年前就已開發(fā)了分層或“分段(segmented)”位線結(jié)構(gòu)。這種結(jié)構(gòu)對(duì)于一給定的存儲(chǔ)單元數(shù)能夠減少讀出放大器的空間消耗數(shù)，因而減小了芯片尺寸或?qū)τ谝唤o定尺寸的芯片增加了存儲(chǔ)容量。


圖1示出了一種常規(guī)的半導(dǎo)體存儲(chǔ)器的分層位線結(jié)構(gòu)。在該存儲(chǔ)器單元陣列的任何給定的列Cj中，一主位線MBLj，被有選擇地連接到若干本地位線中的一條，例如，LBLi到LBLi+3中的一條。每一主位線(MBL)由一高導(dǎo)電性金屬組成并且被安置在比本地位線(LBL)要高的裝配層中，即，它與該本地位線被垂直地相隔，這里所使用的“垂直”是指該方向垂直于存儲(chǔ)單元陣列的主表面。每一本地位線直接連接到典型地幾百個(gè)存儲(chǔ)單元MC，每一個(gè)存儲(chǔ)單元MC包括有一存取晶體管18和一存儲(chǔ)單元16。該存儲(chǔ)單元被安置在比本地位線低的層上。在諸如Ri,Ri+1之類的每一行中的字線(未示出)被連接到在該行中的所有晶體管18的柵極以有選擇的激活存儲(chǔ)器單元來進(jìn)行存取。一控制線17有選擇的將一相關(guān)的LBL連接到該MBL，這樣在任何給定列中，僅僅LBL中的一條被連接到該MBL以存取(讀、寫或更新)與這個(gè)LBL相耦合的存儲(chǔ)器單元。
主位線連接到這列的一讀出放大器的一個(gè)輸入端。在這稱之為折疊分層位線結(jié)構(gòu)中，每一列包括有包含一“真”主位線和一“互補(bǔ)”主位線的主位線對(duì)，這一對(duì)主位線在讀出放大器的相同側(cè)相互平行地運(yùn)行。該讀出放大器放大在該真和互補(bǔ)MBL之間的一差分電壓以提供用于讀出和更新操作的固態(tài)邏輯電平。如圖1所示，這一對(duì)主位線被連接到多個(gè)相關(guān)的本地位線(即，所示的MBL可以是真MBL或互補(bǔ)MBL中的任一條)。為了與該真MBL相連的存儲(chǔ)器單元進(jìn)行存取，二條MBL被預(yù)充電到一參考電壓，并且隨后與該單元相連的字線被提高以根據(jù)在該存儲(chǔ)器單元中存儲(chǔ)的電荷改變?cè)谙鄳?yīng)主位線上的電壓。該讀出放大器隨后放大在該MBL對(duì)之間的差分電壓。為了對(duì)連接到互補(bǔ)MBL的單元進(jìn)行存取也執(zhí)行相類似的過程。
在一“開放”分層位線結(jié)構(gòu)中，除了該真MBL是在讀出放大器的一側(cè)運(yùn)行，而互補(bǔ)MBL延伸在相反側(cè)之外，其操作基本上與折疊式結(jié)構(gòu)相同。
一般來說，位線電容量正比于位線長(zhǎng)度。據(jù)此，位線長(zhǎng)度受限于能夠容忍的最大位線電容。該最大電容通常是由可允許的讀出裕度和功耗來確定的。利用分層位線結(jié)構(gòu)，每單元長(zhǎng)度的主位線電容要小于每單位長(zhǎng)度的本地位線電容，這是因?yàn)長(zhǎng)BL是直接連接到該存儲(chǔ)器單元，所以存儲(chǔ)器單元明顯的成為L(zhǎng)BL電容的一部分，而MBL不直接與該單元相連。因此，對(duì)于一給定的列長(zhǎng)度，其總的電容可明顯的低于一未分層的布圖(即，僅有一位線層的布圖，每一個(gè)均擴(kuò)展為整個(gè)列長(zhǎng)度并且直接連接到存儲(chǔ)器單元)。因此，通過使用一分層結(jié)構(gòu)，對(duì)于一具有規(guī)定存儲(chǔ)器單元數(shù)的芯片而言減小了讀出放大器的空間消耗。也就是，該結(jié)構(gòu)允許每一讀出放大器用于多個(gè)單元、連接到本地位線和一長(zhǎng)的主位線，因而減少了每一芯片的讀出放大器數(shù)。通過減少讀出放大器數(shù)，可使用較小的芯片尺寸，在不超出減少讀出放大器所節(jié)省的面積的情況下可提供安置開關(guān)14和附加控制電路的面積。
近來，研制了一種稱之為“對(duì)角線位線”(DBL)DRAM的高密度DRAM。利用該DBL型DRAM，有效單元尺寸幾乎為6F2，其中F是處理技術(shù)的最小特征尺寸。由T.Sugibayashi等人在ISSC 95/Session 14上發(fā)表的名為“用于文件申請(qǐng)的FA:14.6:AlGb DRAM”的文章中公開了對(duì)角線位線型DRAM的一個(gè)例子。該文章披露了一種使用了一種開放位線結(jié)構(gòu)的DRAM。但是，這種開放位線結(jié)構(gòu)比折疊位線結(jié)構(gòu)更容易受到有關(guān)噪聲問題的影響。
圖2示出了一種折疊位線結(jié)構(gòu)，在這種結(jié)構(gòu)中該折疊位線接續(xù)在另一個(gè)的頂部，由一介質(zhì)層將它們垂直地分隔開來，在該相同的制造層上相對(duì)地并排地并行運(yùn)行。所示的結(jié)構(gòu)特別適用于具有小于8F2的單元。為了易于對(duì)該單元的存取。真位線BL和互補(bǔ)位線BL被接續(xù)在另一個(gè)的頂部，相互交替地上下重疊。在列Cj的不同部分中的存儲(chǔ)器單元MC總是連接到該位線的下部。在如13所指出的周期區(qū)域處，兩條位線受到“垂直纏繞”，即，在垂直方向上兩條位線相互交叉。由相鄰的垂直纏繞分開的每一LBL線段S通常連接到2N個(gè)存儲(chǔ)單元，例如8、16、32、64等。應(yīng)注意的是，在圖2中，這些位線通常表示為直線。但是，對(duì)于某些對(duì)角線設(shè)計(jì)，這些位線呈鋸齒形曲折型狀，每當(dāng)出現(xiàn)垂直纏繞時(shí)改變水平方向。
在1997年6月30日由John DeBross等提出的代理人備審案號(hào)為96 E9190 US和FI 8960449的待批美國(guó)專利申請(qǐng)S/N 08/884853中披露了一種使用位線垂直纏繞的存儲(chǔ)器單元的例子，該申請(qǐng)轉(zhuǎn)讓給受讓人及全體合作人(后面，DeBrosse等申請(qǐng))。
該分層原理被應(yīng)用于半導(dǎo)體存儲(chǔ)器的字線。設(shè)計(jì)成降低存儲(chǔ)器單元存取時(shí)間(字線的RC時(shí)間常數(shù))的字線配置在這里稱之為雙字線配置。
圖3示出了一種稱之為“分段”雙字線結(jié)構(gòu)的雙字線配置的一個(gè)例子。在第i行Ri中的主字線由是該存儲(chǔ)器的行譯碼器對(duì)的一字行驅(qū)動(dòng)器所驅(qū)動(dòng)。覆蓋在一不同的垂直空間層上的行Ri中的相關(guān)本地字線LWLi1-LWLix上面的主字線由一適合的介質(zhì)層分為二層。本地字線被直接連接到在行Ri中的存儲(chǔ)器單元MC之中的存取晶體管的柵極。主字線是由諸如鋁之類的低電阻率金屬所組成而本地字線通常是由其頂部帶有一硅化物層的高摻雜多晶硅所組成。本地字線驅(qū)動(dòng)器15連接在每一本地字線和主字線之間。每一本地字線驅(qū)動(dòng)器工作以驅(qū)動(dòng)相關(guān)的本地字線以允許選擇被連接到該本地字線的單元的存取。
圖4示出了稱之為“縫合(stitched)”結(jié)構(gòu)的雙字線配置的另一種類型。該縫合結(jié)構(gòu)不同于分段結(jié)構(gòu)之處在于該本地字線驅(qū)動(dòng)器是由在主字線MWLi和本地字線LWLli至LWLxi之間的通過孔的電接觸或“縫合”19來替代的。該本地字線如所示的可以均為電連接。利用縫合或分段結(jié)構(gòu)的任一種結(jié)構(gòu)，在該通路到任何給定的存儲(chǔ)器單元的總的電阻均有明顯的降低。利用低的字線電阻，與每一字線相關(guān)的RC時(shí)間常數(shù)降低，因而提高了存儲(chǔ)器單元的存取時(shí)間。該分段結(jié)構(gòu)具有減小字線電容的附加優(yōu)點(diǎn)，但是，缺點(diǎn)是分段方法增大了復(fù)雜性并且需要用于本地字線驅(qū)動(dòng)器的空間。
本發(fā)明披露了一種具有分層位線和/或字線結(jié)構(gòu)的半導(dǎo)體存儲(chǔ)器。在一實(shí)施例中，特別適用于具有小于8F2單元的一種具有一分層位線結(jié)構(gòu)的存儲(chǔ)器包括有在每列中的一主位線對(duì)，該主位線對(duì)包含有相互部分垂直相隔的第一和第二主位線。第一和第二主位線在垂直方向上相對(duì)地相互纏繞，這樣第一主位線與第二主位線交替地上下被覆蓋。在每一列中的多個(gè)本地位線對(duì)與存儲(chǔ)器單元相連，本地位線中的至少一條與一主位線有效地相連，例如，通過開關(guān)有選擇地將該本地位線連接到主位線上。
在另一實(shí)施例中，具有一分層字線的半導(dǎo)體存儲(chǔ)器包括有多條主字線，每一條主字線與至少一行相關(guān)。至少一條子主字線與每一主字線有效地相連，并且多條本地字線有效地與每一子主字線相連。多個(gè)電接點(diǎn)、多個(gè)開關(guān)或多個(gè)電路中的任一個(gè)將本地字線內(nèi)接到子主字線和將子主字線內(nèi)接到相關(guān)的主字線。
本發(fā)明的各個(gè)實(shí)施例將參考附圖預(yù)以說明附圖中的相同標(biāo)號(hào)表示相似或相同的特征。
圖1示出了一種已有技術(shù)的分層位線結(jié)構(gòu)；圖2示出了一種具有周期垂直纏繞的現(xiàn)有技術(shù)折疊結(jié)構(gòu)；圖3示出了一種現(xiàn)有技術(shù)分段型雙字線結(jié)構(gòu)；圖4示出了一種現(xiàn)有技術(shù)縫合型雙字線結(jié)構(gòu)；圖5和6示出了根據(jù)本發(fā)明的一種分層位線結(jié)構(gòu)的實(shí)施例；圖7示出了根據(jù)本發(fā)明的使用一種分段結(jié)構(gòu)的分層字線構(gòu)成的一個(gè)實(shí)施例；圖8示出了一種分段型雙字線結(jié)構(gòu)；圖9示出了根據(jù)本發(fā)明的一種交替分層、分段字線結(jié)構(gòu)；圖10示出了根據(jù)本發(fā)明的一種縫合型分層字線結(jié)構(gòu)；圖11是具有線性位線的一存儲(chǔ)器單元陣列的平面示意圖；圖12是具有對(duì)角線位線的一存儲(chǔ)器單元陣列的平面示意圖。
本發(fā)明披露了用于半導(dǎo)體存儲(chǔ)器的改進(jìn)的分層位線和字線結(jié)構(gòu)。所披露的方式是將分層原理擴(kuò)展到使用周期垂直纏繞的折疊位線和/或擴(kuò)展到實(shí)現(xiàn)用于雙字線的附加層。為了討論的目的，本發(fā)明的示例性實(shí)施例是在一DRAM芯片的范圍內(nèi)預(yù)以描述的。本發(fā)明具有寬廣的應(yīng)用。僅作為例子，本發(fā)明應(yīng)用在諸如EDO-DRAM、SDRAM、RAMBUS-DRAM、SLDRAM、MDRAM、SRAM、閃速RAM、EPROM、EEPROM、或掩模ROM之類的其它存儲(chǔ)器器件中。
參見圖5，在一示意性剖面視圖中示出了本發(fā)明的一第一實(shí)施例。該實(shí)施例是一分層位線結(jié)構(gòu)，這種結(jié)構(gòu)特別適用于諸如一DRAM的單元小于8F2的小型、密集包裝的存儲(chǔ)器單元。位線結(jié)構(gòu)20包括在該存儲(chǔ)器單元陣列的每一列Cj中的在一制造層MO上的多個(gè)諸如LBL1、LBL1、LBL2、LBL2本地位線，和一主位線對(duì)包括較高制造層之間交替的一真主位線MBLj和一互補(bǔ)主位線MBLj。周期地垂直纏繞出現(xiàn)在區(qū)域13M，這樣真MBL交替地上下覆蓋互補(bǔ)MBL。一介質(zhì)層D2分隔該MBL對(duì)。
在較低主位線MBL或MBL的每一線段SM的一區(qū)域中，穿孔電接觸29通過介質(zhì)層D1向下延伸。每一接觸29連接到與一本地位線相連的一FET開關(guān)27xx的源極或漏極。每一開關(guān)27xx的開關(guān)狀態(tài)由在行方向運(yùn)行的一相關(guān)控制線28所控制，每一控制線28最好對(duì)在行方向上排成一線的所有開關(guān)27xx進(jìn)行連接。其主位線MBLj，通過開關(guān)27it有選擇地連接到真本地位線LBLi，而MBLj，通過開關(guān)27ic有選擇地連接到互補(bǔ)本地位線LBLi。為了存取連接到例如LBL1的真LBL的存儲(chǔ)器單元MC，真和互補(bǔ)MBL以常規(guī)的方式通過在該讀出放大器電路中的一均衡電路首先被預(yù)充電到一均衡電壓。在約相同的時(shí)間，分別連接到LBL1和LBL1的開關(guān)271t和271c被接通，同時(shí)在列Cj中的其它開關(guān)27xx通過在控制線28中的適當(dāng)?shù)目刂菩盘?hào)被斷開。一旦LBL1和LBL1被充分地預(yù)充電，則該均衡電路被截止并且連接被選擇的存儲(chǔ)器單元(連接到LBL1)的字線被提高因而改變了在LBL1和MBLj之上的電壓。在MBLj之上提供一最佳參考電壓期間開關(guān)271c最好保持接通。讀出放大器隨后放大主位線對(duì)之間的差分電壓以提供用于讀出或更新操作的固態(tài)邏輯電平。同樣，為了存取連接到LBL1的存儲(chǔ)器單元，本地位線LBL1被用來向該讀出放大器提供參考電壓同時(shí)連接到與LBL1相連的所選擇單元的字線被提高。
在該水平平面(即垂直于圖5中的紙面的該存儲(chǔ)器單元陣列的主表面的平面)中，該本地位線可在如圖11所示的列方向上線性地運(yùn)行。該主位線周期地經(jīng)受在區(qū)域13M處的垂直纏繞。在這個(gè)例子中，該主位線MBL1-MBLN可被看作為越過本地位線而直接運(yùn)行。在相鄰垂直纏繞區(qū)域13M之間運(yùn)行有K個(gè)字線。讀出放大器SA1-SAN有效地連接到各自的主位線MBL1-MBLn和MBL1-MBLn。行和列譯碼器被以一常規(guī)方式提供給相鄰的存儲(chǔ)器單元陣列。如果使用對(duì)角線位線單元，該本地位線在水平平面的一基本為鋸齒形的圖形中運(yùn)行以易于對(duì)該存儲(chǔ)器單元存取晶體管的漏極的存取。在圖12中示出了利用一鋸齒形圖型運(yùn)行的位線的具有對(duì)角線單元的存儲(chǔ)器單元陣列的一個(gè)示例性平面示意圖。
分層位線結(jié)構(gòu)20相對(duì)于現(xiàn)有技術(shù)允許用于較高的集成密度，特別是用使用小于8F2單元的存儲(chǔ)器。但是，還應(yīng)當(dāng)清楚的是這里所披露的位線結(jié)構(gòu)還可以用于具有大于8F2單元的存儲(chǔ)器。另外，該本地位線對(duì)不需要如像在折疊位線結(jié)構(gòu)中那樣是互補(bǔ)的。在任何情況中，因?yàn)槊恳蛔x出放大器可用于更多的存儲(chǔ)器單元，所以與圖2中的現(xiàn)有技術(shù)配置相比利用圖5的結(jié)構(gòu)則改進(jìn)了集成密度。也就是，一個(gè)本地位線和一個(gè)長(zhǎng)的主位線的總位線電容明顯小于在一非分層結(jié)構(gòu)的情況。因此，與每一讀出放大器相關(guān)的存儲(chǔ)器單元的列可以做的較長(zhǎng)，每一芯片需要較少的讀出放大器。
參見圖6A和6B，以一剖面示意圖形式示出了根據(jù)本發(fā)明的一分層位線結(jié)構(gòu)的另一實(shí)施例。圖6A和6B示出了位線結(jié)構(gòu)30的相對(duì)端。位線結(jié)構(gòu)30與前述位線結(jié)構(gòu)20的不同之處是該本地位線對(duì)還在13L所標(biāo)明的區(qū)域經(jīng)受垂直纏繞。垂直纏繞13L可使用與用于主位線制造垂直纏繞13M基本相同的技術(shù)來實(shí)施。每一諸如LBL1和LBL1之類的LBL對(duì)相互交替地上下覆蓋，并且由介質(zhì)層D3垂直地被分割開。因此，與位線結(jié)構(gòu)20相比較位線結(jié)構(gòu)30具有一附加的金屬層。
最靠近該讀出放大器的第一電接觸29將MBLj，連接到第一LBL開關(guān)271c的漏極或源極，而開關(guān)271c的另一側(cè)連接到第一互補(bǔ)本地位線LBL1。本地位線LBL1和LBL1在區(qū)域13L處相互數(shù)次被垂直纏繞。在它的另一側(cè)，LBL1連接到開關(guān)271t。另一電接觸29將開關(guān)271t連接到真主位線MBLj。如此，真主位線被有選擇地僅連接到該真本地位線LBL1至LBLk中的一條，并且MBLj，有選擇地僅連接到LBL1-LBLk中的一條。為了存取連接到LBL1或LBL1的一存儲(chǔ)器單元，例如，開關(guān)271t和271c被接通同時(shí)在列Cj中的另外的開關(guān)27xx將全部被斷開。連接到被選擇單元(連接到LBL1或LBL1)的字線將被升高。對(duì)于一折疊位線結(jié)構(gòu)，如果被選擇單元被連接到LBL1則LBL1將被用來通過MBLj，將該預(yù)充電參考電壓提供給讀出放大器，而對(duì)于連接到LBL1的一單元?jiǎng)t相反。但是，如上所述，在非折疊型結(jié)構(gòu)中在該讀出放大器中的參考單元可以交替地被用于提供該參考電壓。在這種情況中，僅僅該開關(guān)27xx中的一個(gè)開關(guān)在任何給定的時(shí)間將被接通以存取與該開關(guān)相關(guān)的存儲(chǔ)器單元。
圖6A-6B的位線結(jié)構(gòu)30可以通過僅將第一本地位線對(duì)LBL1、LBL1直接連接到該讀出放大器同時(shí)其它的LBL對(duì)通過主位線對(duì)保持有效地連接到該讀出放大器而變化。這可以通過除去將MBLj，連接到開關(guān)271c的第一電接觸29、將開關(guān)271c的一端直接連接到讀出放大器、和將開關(guān)271t移至在讀出放大器和LBL1之間的一被連接位置而實(shí)施的。與這種方法相配合，可以附加另一開關(guān)對(duì)，利用連接在一讀出放大器輸入端和真主位線之間的一開關(guān)和連接在另一讀出放大器輸入端和互補(bǔ)主位線之間的另一開關(guān)。因此，無論什么時(shí)候該第一LBL對(duì)LBL1、LBL1被存取時(shí)，這個(gè)附加的開關(guān)對(duì)將被斷開以切斷來自該讀出放大器的主位線對(duì)。
現(xiàn)在參見圖7，圖7示意性地示出了根據(jù)本發(fā)明的一分段型分層字線結(jié)構(gòu)40。如像這里所披露的另外實(shí)施例的情況一樣，字線結(jié)構(gòu)40可以是一對(duì)DRAM或其它半導(dǎo)體存儲(chǔ)器。在該存儲(chǔ)器單元陣列的每一行Ri中，Y個(gè)多個(gè)本地字線LWLi1-LWL1Y被連接到在該存儲(chǔ)器單元中的存取晶體管的柵極。最好是，每一本地字線(LWL)作為連接在該行中的許多存儲(chǔ)器單元，例如幾百個(gè)存儲(chǔ)單元的柵極的連接?xùn)艠O金屬化而被體現(xiàn)的。如像在常規(guī)分段型雙字線結(jié)構(gòu)中一樣，每一LWL被連接到一本地字線驅(qū)動(dòng)器45。如果希望的話，每一字線驅(qū)動(dòng)器45可以包括用來譯碼的附加的選擇電路。但是，利用字線結(jié)構(gòu)40來替代有選擇地連接到一沿整個(gè)行而延伸的單一主字線(MWL)的每一本地字線LWLxx,LWLs組被選擇地連接到子主字線SMWLi1-SMWLip，它們中的每一個(gè)與另一個(gè)相互分開。該子主字線(子-MWLs)被安置在比本地字線高的一制造層上。在圖7的例子中，四個(gè)LWL被有選擇地連接到每一子-MWL，但是，顯然更多或更少的LWL可被有選擇地連接到每一子-MWL。
每一子主字線SMWLi1-SMWLip有選擇地通過本地字線驅(qū)動(dòng)器47連接到在行Ri中的單個(gè)主字線MWLi，這里的LWL驅(qū)動(dòng)器47的電路基本上與LWL驅(qū)動(dòng)器45，即常規(guī)LWL驅(qū)動(dòng)器是相同的。該LWL驅(qū)動(dòng)器的精確布圖和它的制造方法對(duì)于本發(fā)明并非關(guān)鍵性的，許多對(duì)于本技術(shù)領(lǐng)域普通技術(shù)人員來說是顯而易見的布圖都是可采用的。如將在下面所介紹的，每一本地字線驅(qū)動(dòng)器45或47都可考慮為驅(qū)動(dòng)多行的本地字線驅(qū)動(dòng)器對(duì)。
與常規(guī)分段型雙字線結(jié)構(gòu)相比較，例如和圖3中所示的結(jié)構(gòu)相比較，字線結(jié)構(gòu)40給出了較快的存儲(chǔ)器單元存取時(shí)間。因?yàn)橹苯舆B接到該主字線的本地字線驅(qū)動(dòng)器數(shù)減少了，所以可實(shí)現(xiàn)快速存取時(shí)間。因此，在該MWL上的容性負(fù)載明顯減小，減小了RC時(shí)間常數(shù)。利用這種例子，在圖7的電路中，與現(xiàn)有技術(shù)相比該MWL被直接與四分之一數(shù)量的本地字線驅(qū)動(dòng)器相連。
圖8的示意圖示出了一現(xiàn)有技術(shù)分段型雙字線結(jié)構(gòu)50，在其中每一主字線MWL用來向數(shù)行提供一行觸發(fā)信號(hào)。在所示的例子構(gòu)成中，一主字線MWLi被用于四行Ri至Ri+3。由字線驅(qū)動(dòng)器54所驅(qū)動(dòng)的MWLi與同該存儲(chǔ)器單元陣列一起使用的行譯碼器相關(guān)。在諸如Ri的每一行中，具有p個(gè)本地字線LWLi1至LWLip，每一個(gè)與“與”門52的輸出端相連。每一“與”門52的一輸入端與MWLi相連，同時(shí)另一輸入端與一相關(guān)控制線57xx相連?？刂凭€57xx由在行譯碼器內(nèi)部的一驅(qū)動(dòng)器所驅(qū)動(dòng)。四個(gè)“與”門在列方向上排成一線限定一本地字線驅(qū)動(dòng)器45。為了存取連接到諸如LWLi1的特定本地字線的一存儲(chǔ)器單元，字線驅(qū)動(dòng)器54將主字線MWLi驅(qū)動(dòng)為高，將相關(guān)的控制線57i1驅(qū)動(dòng)為高同時(shí)每一其它的控制線57xx保持為低。因此，通過使用一用于幾行的主字線，可以放寬該主字線的間距(主位線之間的周期間隔)，因而易于實(shí)施該制造過程并且得以改進(jìn)產(chǎn)值。另外，MWL的線寬可以做的較寬，這樣可使MWL電阻減小，因而加快了存儲(chǔ)器單元存取時(shí)間。
圖9的示意圖示出了根據(jù)本發(fā)明的一分段型字線結(jié)構(gòu)40′，該結(jié)構(gòu)是圖7的字線結(jié)構(gòu)40的一種特殊情況。字線結(jié)構(gòu)40′使用了一個(gè)主字線MWLi以向多行提供行觸發(fā)信號(hào)。在該典型配置中所示，主字線MWLi用于16行Ri至Ri+15。每一行包括有p個(gè)門金屬化組成的字線LWi1-LWip。如前所述圖8的字線配置一樣每一本地字線與“與”門52的輸出端相連。每一“與”門52的一個(gè)輸入端與一子主字線例如SMWLi1相連，同時(shí)另一輸入端連接到如57i1之類的一控制線。每一控制線57xx最好與在不同列中的多個(gè)“與”門52相連。因此，控制線57i1可與相隔4行的本地位線，即LWLi1、LWL(i+4)1,LWL(i+8)1等相連的“與”門相連接。四個(gè)在列方向上排成一線的“與”門52構(gòu)成如上所述的一本地字線驅(qū)動(dòng)器45。
每一子主字線(子-MWL)連接到“Z”行，例如在圖9的典型實(shí)施例中的四行的“與”門52的輸入端。每一子-MWL通過“與”門52連接到一公共行，例如，兩條本地字線的“Y”本地字線。在該例子中存在有諸如用于每一Z行組的SMWLi1-SMWLik的k個(gè)子主字線。每一子-MWL連接到“與”門62的輸出端，其中每一“與”門62的一輸入端連接到主字線MWLi和其它的輸入端連接到相關(guān)的控制線671-67k中的一條。在這個(gè)例子中，在列方向上排成一線的四個(gè)“與”門62構(gòu)成一本地字線驅(qū)動(dòng)器47φ，它是圖7的字線驅(qū)動(dòng)器的一實(shí)施例?？刂凭€671-67k根據(jù)行和列地址利用本領(lǐng)域公知的適合的控制電子學(xué)方法被驅(qū)動(dòng)為高或低。因此，為了存取一連接到一諸如LWLi2的特定本地字線的存儲(chǔ)器單元，連接到LWLi2的“與”門52通過控制線57i2和671為高的驅(qū)動(dòng)而將它的輸出驅(qū)動(dòng)為高，同時(shí)所有其它控制線57xx和672-67k保持為低并且MWLi被驅(qū)動(dòng)為高。
因此，利用分層字線結(jié)構(gòu)40φ，每一主字線例如MWLi的主字線能將行驅(qū)動(dòng)信號(hào)提供給比用圖8的雙字線結(jié)構(gòu)要多的行數(shù)。因而，主字線可以做的較寬，從而減小了主位線電阻和降低了RC存取時(shí)間。另外，該主字線間距可以增大以方便該字線制造過程并且改善了芯片的生產(chǎn)能力。
參見圖10，圖10示出了根據(jù)本發(fā)明的一縫合型分層字線結(jié)構(gòu)80。在該存儲(chǔ)器單元陣列的任何行Ri安置有x個(gè)多個(gè)本地字線LWLi1至LWLix。如圖所示，這些本地位線(LWL)相互被分隔開，或者沿整個(gè)行Ri作為一連續(xù)門金屬化而被電連接。穿孔電接觸(針腳)89i1s至89ixs周期地將LWL連接到在一較高制造層上的子-主字線SMWLi1至SMWLip。穿孔電接觸89i1至89ip將各個(gè)子-主字線連接到在一較高層上的一主字線MWLi。相鄰接觸89il至89ip之間的間隔要大于相鄰接觸89i1s至89ixs之間的間隔。上文中介紹了用于半導(dǎo)體存儲(chǔ)器的分層位線和字線結(jié)構(gòu)。同時(shí)上述說明書中包括了許多特定的情況，這些特定的情況并不對(duì)本發(fā)明的范圍構(gòu)成限制，而僅作為其最佳實(shí)施例的例子而已。例如，這里所披露的分層字線結(jié)構(gòu)的實(shí)施例可以和上述任何分層位線結(jié)構(gòu)配合使用。本領(lǐng)域的普通技術(shù)人員在由權(quán)利要求所限定的本發(fā)明的范圍和精神之內(nèi)的前提下可以預(yù)見許多其它可能的變型。
權(quán)利要求
1．一種具有以行和列所安置的存儲(chǔ)器單元的一存儲(chǔ)器單元陣列的半導(dǎo)體存儲(chǔ)器，包括在每列中的一主位線對(duì)，包括有被相互垂直相隔的第一和第二主位線的位置的第一和第二主位線，并且在垂直方向上第一和第二主位線相互纏繞使得第一主位線交替地上下覆蓋第二主位線，所述垂直方向是正交于該存儲(chǔ)器單元陣列的一主平面；和在每一列中連接到存儲(chǔ)器單元的多個(gè)本地位線對(duì)，該本地位線的至少一條有效地連接到一主位線。
2．如權(quán)利要求1的半導(dǎo)體存儲(chǔ)器，其中使用了一折疊位線結(jié)構(gòu)，所述第一和第二主位線分別包括真和互補(bǔ)主位線，在一列中的至少一本地位線對(duì)具有有效地連接到真主位線的真本地位線和有效地連接到該列的互補(bǔ)主位線的互補(bǔ)本地位線。
3．如權(quán)利要求1的半導(dǎo)體存儲(chǔ)器，其中一給定本地位線對(duì)的第一本地位線通過第一開關(guān)有效地和有選擇地連接到所述第一主位線和給定本地位線對(duì)的一第二本地位線通過第二開關(guān)有效地和有選擇地連接到第二主位線。
4．如權(quán)利要求1的半導(dǎo)體存儲(chǔ)器，其中在每一列中的多個(gè)本地位線對(duì)通過各自開關(guān)被有選擇地連接到該列的主位線對(duì)。
5．如權(quán)利要求2的半導(dǎo)體存儲(chǔ)器，其中在列方向的交替位置上安置有真和互補(bǔ)本地位線。
6．如權(quán)利要求2的半導(dǎo)體存儲(chǔ)器，其中所述真和互補(bǔ)本地位線周期地進(jìn)行相互的垂直纏繞從而使所述真和互補(bǔ)本地字線交替地在垂直方向上被上下覆蓋。
7．如權(quán)利要求1的半導(dǎo)體存儲(chǔ)器，其中所述存儲(chǔ)器單元是8F2或較小的存儲(chǔ)器單元。
8．如權(quán)利要求1的半導(dǎo)體存儲(chǔ)器，其中所述存儲(chǔ)器單元是大于8F2的存儲(chǔ)器單元。
9．如權(quán)利要求1的半導(dǎo)體存儲(chǔ)器，進(jìn)一步包括有一分層字線配置，它包括有多個(gè)主字線，其每一個(gè)都與至少一行相關(guān)、有效地連接到每一所述主字線的至少一子-主字線、和連接到所述存儲(chǔ)器單元并有效地連接到該子-主字線的多個(gè)本地字線。
10．一種具有以行和列可設(shè)置的存儲(chǔ)器單元的一存儲(chǔ)器單元陣列的半導(dǎo)體存儲(chǔ)器，包括多個(gè)主字線，每一個(gè)與至少一行相關(guān)；有效地連接到每一主字線的至少一子-主字線；和多個(gè)連接到存儲(chǔ)器單元并有效地連接到每一子-主字線的本地字線；其中從包括多個(gè)電接觸和多個(gè)字線驅(qū)動(dòng)器的組中選擇電連接，將所述本地字線互連到所述子-主字線和將子-主字線互連到相關(guān)的主字線。
11．如權(quán)利要求10的半導(dǎo)體存儲(chǔ)器，其中每一主字線通過開關(guān)有效的連接到多個(gè)子-主字線和在不同行中的多個(gè)本地字線。
12．如權(quán)利要求11的半導(dǎo)體存儲(chǔ)器，其中與每一主字線相關(guān)的所述字線驅(qū)動(dòng)器包括在每一主字線和多個(gè)M不同行的子-主字線之間連接的第一字線驅(qū)動(dòng)器，和在子-主字線和N個(gè)不同行的本地字線之間連接的第二字線驅(qū)動(dòng)器，其中N大于M。
13．如權(quán)利要求12的半導(dǎo)體存儲(chǔ)器，其中N等于16和M等于4，從而每一主字線與16行相關(guān)。
14．如權(quán)利要求11的半導(dǎo)體存儲(chǔ)器，其中每一字線驅(qū)動(dòng)器包括多個(gè)“與”門。
15．一種在N層中實(shí)施的字線結(jié)構(gòu)，這里N至少等于3，其中在層i和i+1之間，以及層i+1和i+2之間的字線通過從包含多個(gè)針腳多個(gè)開關(guān)、和多個(gè)電路的組中所選擇的電連接而被連接。
16．如權(quán)利要求15的字線結(jié)構(gòu)，其中所有的所述電連接包括有針腳。
17．如權(quán)利要求15的字線結(jié)構(gòu)，其中所有的所述電連接包括有電開關(guān)。
18．如權(quán)利要求15的字線結(jié)構(gòu)，其中所有所述電連接包括電子電路。
19．一種具有以行和列安置的存儲(chǔ)器單元的一存儲(chǔ)器單元陣列的半導(dǎo)體存儲(chǔ)器，該存儲(chǔ)器包括在一列中的一主位線對(duì)，該主位線對(duì)包括有被相互相隔的第一和第二主位線的部分的第一和第二主位線，并且在垂直方向上第一和第二主位線相互纏繞使得第一主位線交替地上下覆蓋第二主位線，所述垂直方向是正交于該存儲(chǔ)器單元陣列的一主平面；和在該列中連接到存儲(chǔ)器單元的多個(gè)本地位線對(duì)，該本地位線的至少一條有效地連接到一主位線。
20．如權(quán)利要求19的半導(dǎo)體存儲(chǔ)器，其中使用了一折疊位線結(jié)構(gòu)，所述第一和第二主位線分別包括真和互補(bǔ)主位線，在一列中所述本地位線對(duì)的至少一個(gè)具有有效地連接到真主位線的真本地位線和有效地連接到該列的互補(bǔ)主位線的互補(bǔ)本地位線。
21．如權(quán)利要求19的半導(dǎo)體存儲(chǔ)器，其中給定本地位線對(duì)的一第一本地位線通過第一開關(guān)有效地和有選擇地連接到第一主位線和給定本地位線對(duì)的一第二本地位線通過第二開關(guān)有效地和有選擇地連接到第二主位線。
22．如權(quán)利要求19的半導(dǎo)體存儲(chǔ)器，其中在每一列中的多個(gè)本地位線對(duì)通過各自開關(guān)被有選擇地連接到該列的主位線對(duì)。
23．如權(quán)利要求20的半導(dǎo)體存儲(chǔ)器，其中在列方向的交替位置上安置有真和互補(bǔ)本地位線。
24．如權(quán)利要求20的半導(dǎo)體存儲(chǔ)器，其中真和互補(bǔ)本地位線周期地進(jìn)行相互的垂直纏繞從而使真和互補(bǔ)本地字線交替地在垂直方向上上下覆蓋。
25．如權(quán)利要求19的半導(dǎo)體存儲(chǔ)器，其中所述存儲(chǔ)單元是8F2或較小的存儲(chǔ)器單元。
26．如權(quán)利要求19的半導(dǎo)體存儲(chǔ)器，其中所述存儲(chǔ)單元是大于8F2的存儲(chǔ)器單元。
27．如權(quán)利要求19的半導(dǎo)體存儲(chǔ)器，進(jìn)一步包括有包含多個(gè)主字線的分層字線配置，其中一主字線與至少一行相關(guān)、至少一個(gè)有效地連接到該主字線的子-主字線、和連接到所述存儲(chǔ)器單元和有效地連接到子-主字線的多個(gè)本地字線。
28．一種具有以行和列所安置的存儲(chǔ)器單元的存儲(chǔ)器單元陣列的半導(dǎo)體存儲(chǔ)器，包括多個(gè)主字線，其中一主字線與至少一行相關(guān)；有效地連接到該主字線的至少一個(gè)子-主字線；和連接到存儲(chǔ)器單元和有效地連接到該子-主字線的多個(gè)本地字線；其中從包括多個(gè)電接觸和多個(gè)字線驅(qū)動(dòng)器的組中選擇電連接，將本地字線互連到子-主字線和將子-主字線互連到該主字線。
29．如權(quán)利要求28的半導(dǎo)體存儲(chǔ)器，其中該主字線通過開關(guān)有效地連接到多個(gè)子-主字線和在不同行中的多個(gè)本地字線。
30．如權(quán)利要求29的半導(dǎo)體存儲(chǔ)器，其中所述字線驅(qū)動(dòng)器包括連接在主字線和M個(gè)不同行的多個(gè)子-主字線之間的多個(gè)第一字線驅(qū)動(dòng)器，和連接在子-主字線和N個(gè)不同行的本地字線之間的多個(gè)第二字線驅(qū)動(dòng)器。
31．如權(quán)利要求30的半導(dǎo)體存儲(chǔ)器，其中N等于16和M等于4，從而該主字線與16行相關(guān)。
32．如權(quán)利要求28的半導(dǎo)體存儲(chǔ)器，其中該字線驅(qū)動(dòng)器包括多個(gè)“與”門。
33．一種在N層中實(shí)施的字線結(jié)構(gòu)，這里N至少為3，其中在層i和i+1之間以及在層i+1和i+2之間的字線通過從包含多個(gè)針腳、多個(gè)開關(guān)、和多個(gè)電路的組所選擇的電連接而被連接。
34．如權(quán)利要求33的字線結(jié)構(gòu)，其中所有的所述電連接包括針腳。
35．如權(quán)利要求33的字線結(jié)構(gòu)，其中所有的所述電連接包括電開關(guān)。
36．如權(quán)利要求33的字線結(jié)構(gòu)，其中所有的所述電連接包括電路。
全文摘要
一種分層位線和/或字線結(jié)構(gòu)的半導(dǎo)體存儲(chǔ)器。在一實(shí)施例中,特別適用于少于8F
文檔編號(hào)G11C16/06GK1220466SQ9812284
公開日1999年6月23日 申請(qǐng)日期1998年12月15日 優(yōu)先權(quán)日1997年12月18日
發(fā)明者格哈德·米勒, 桐畑敏明, 王欣 申請(qǐng)人:西門子公司, 國(guó)際商業(yè)機(jī)器公司