專利名稱：相聯(lián)存儲(chǔ)器及對(duì)其運(yùn)行的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種神經(jīng)元相聯(lián)存儲(chǔ)器，該相聯(lián)存儲(chǔ)器在一定的各快速數(shù)據(jù)處理系統(tǒng)中，相對(duì)于常規(guī)可比較的各系統(tǒng)來說，由于高度的平行處理而具有巨大優(yōu)點(diǎn)。尤其在快速分配數(shù)據(jù)作為對(duì)例如在各智能傳感器的圖象處理和數(shù)據(jù)處理中的各傳感器數(shù)據(jù)的應(yīng)答時(shí)，需要具有微小面積和微小能量消耗的，相應(yīng)的VLSI(超大規(guī)模集成)電路。
相聯(lián)存儲(chǔ)器也象常規(guī)存儲(chǔ)器那樣含有一個(gè)矩陣形布置的存儲(chǔ)單元數(shù)量，它們卻擁有一定外加范圍的功能性。在以往可學(xué)習(xí)的神經(jīng)元相聯(lián)存儲(chǔ)器上，這些存儲(chǔ)單元總是表現(xiàn)為一種類型的處理器元素或自動(dòng)裝置，此自動(dòng)裝置各自含有一個(gè)局部存儲(chǔ)器和一個(gè)局部定序控制。
從Biological Cybernetics(生物控制論)36中，1980,19至31頁的，Palm的題目為“關(guān)于相聯(lián)存儲(chǔ)器”的文章中，公開了所謂“相聯(lián)矩陣”的原理。在此涉及一種二進(jìn)制存儲(chǔ)器矩陣，同樣為二進(jìn)制的輸入矢量X以行的方式，而輸出矢量Y以列的方式對(duì)此存儲(chǔ)器矩陣讀入或讀出。在此通過所謂黑布學(xué)習(xí)法(Hebh’sche Lernregel)的一種簡(jiǎn)化形式實(shí)現(xiàn)此相聯(lián)存儲(chǔ)，此學(xué)習(xí)法在將一個(gè)應(yīng)該相聯(lián)的標(biāo)準(zhǔn)副X/Y布設(shè)到矩陣上時(shí)，局部地在每個(gè)矩陣元素mij上決擇，可用何種方式改變此矩陣元素mij的狀態(tài)。具體地這顯得是這樣的，存儲(chǔ)矩陣首先在初始狀態(tài)下完全是用“邏輯零”占用的。在學(xué)習(xí)過程中，然后對(duì)每個(gè)存儲(chǔ)單元mij適用以下情況，當(dāng)適用Xi=Yi=‘邏輯1’時(shí)，則此存儲(chǔ)單元的狀態(tài)準(zhǔn)確地從‘邏輯0’改變到‘邏輯1’上。當(dāng)在有關(guān)的存儲(chǔ)單元中已寫了一個(gè)‘邏輯1’時(shí)，則應(yīng)保持此狀態(tài)。在讀出一個(gè)存入的數(shù)據(jù)字時(shí)，呈獻(xiàn)出矩陣的有關(guān)輸入矢量X，并且形成輸出量Y＇，其辦法是以列的方式疊加各存儲(chǔ)單元的活動(dòng)，并且對(duì)此和值應(yīng)用一種閾值決擇。在此當(dāng)Xi=mij=‘1’時(shí)，一個(gè)存儲(chǔ)單元看作為激活的。
從IEEE(國(guó)際電氣與電子工程師協(xié)會(huì))微神經(jīng)會(huì)議96＇的會(huì)議錄，68-79頁中公開了模擬計(jì)算項(xiàng)(Rechenfelder)的各原理，優(yōu)點(diǎn)和界限。
于是基于本發(fā)明的任務(wù)在于，說明一種相聯(lián)存儲(chǔ)器和對(duì)其運(yùn)行的方法，在此相聯(lián)存儲(chǔ)器上相聯(lián)存儲(chǔ)器的一個(gè)單元具有盡可能少的構(gòu)件，并可實(shí)現(xiàn)一種接近常規(guī)只讀存儲(chǔ)器(EEPROM EPROM)的集成密度，以及該相聯(lián)存儲(chǔ)器具有盡可能小的損耗功率。
有關(guān)相聯(lián)存儲(chǔ)器方面的任務(wù)是如下解決的在帶有大量同類存儲(chǔ)單元的相聯(lián)存儲(chǔ)器中，一個(gè)有關(guān)的存儲(chǔ)單元僅由一個(gè)正規(guī)的第一PMOS晶體管的和一個(gè)帶有一個(gè)浮柵極的第二PMOS晶體管的串聯(lián)電路組成，在此第一PMOS晶體管的一個(gè)第一引線端是與一個(gè)電源電壓相連接的，并且在此，第一PMOS晶體管的一個(gè)第二引線端是經(jīng)第二PMOS晶體管為了相聯(lián)存儲(chǔ)而與用于輸出矢量位信號(hào)的一個(gè)有關(guān)的引線端相連接的，并且為了讀取與一個(gè)電流計(jì)值器相連接，以及在一個(gè)有關(guān)的單元中，用于有關(guān)輸入矢量(X)位信號(hào)的一個(gè)引線端是與當(dāng)時(shí)第一PMOS晶體管的一個(gè)柵極相連接的，并且用于學(xué)習(xí)信號(hào)(LEARN)的一個(gè)引線端是與第二PMOS晶體管的一個(gè)柵極相連接的。
在運(yùn)行方法方面的任務(wù)是如下解決的要么通過紫外線進(jìn)行全局清除，要么通過浮柵極的充正電荷進(jìn)行全局清除，此充電是借助于一種相對(duì)于基片的高正電壓，在用于學(xué)習(xí)信號(hào)的引線端上進(jìn)行的在此所有的第二PMOS晶體管變成常開晶體管，在一個(gè)有關(guān)的單元中如此來進(jìn)行相聯(lián)存儲(chǔ)，當(dāng)用于輸入大量位信號(hào)的和用于輸出矢量位信號(hào)的這些引線端各自用一種用于邏輯1的電平加電壓時(shí)，只有這么久地進(jìn)行著熱電子注入到有關(guān)的第二PMOS晶體管的浮柵極之中，直到第二PMOS晶體管變成常閉晶體管時(shí)為止，并且其中，如此來進(jìn)行一個(gè)有關(guān)單元的讀取，學(xué)習(xí)信號(hào)(LEARN)獲得電源電壓，并且當(dāng)在用于輸入矢量有關(guān)位信號(hào)的引線端加上一個(gè)邏輯1的電平時(shí)和第二PMOS晶體管是一個(gè)常閉晶體管時(shí)，才通過有關(guān)的串聯(lián)電路和通過用于輸出矢量位信號(hào)的一個(gè)引線端10流動(dòng)電流，在此只有準(zhǔn)確地在此情況下，兩個(gè)PMOS晶體管才是導(dǎo)電的。
權(quán)利要求2的各特征涉及本發(fā)明的一種有利的進(jìn)一步發(fā)展。
以下用在圖中表示的一個(gè)實(shí)施例詳細(xì)敘述本發(fā)明。
通過本發(fā)明，借助兩個(gè)串聯(lián)連接的PMOS(P溝道金屬氧化物半導(dǎo)體)晶體管實(shí)現(xiàn)不僅學(xué)習(xí)功能還有存儲(chǔ)功能的功能集成。
在圖中示范地表示了具有一個(gè)相聯(lián)存儲(chǔ)器的六個(gè)相同方式構(gòu)造的單元1…5,E的一個(gè)局部圖。例如此單元E當(dāng)時(shí)具有一種由一個(gè)正規(guī)的PMOS晶體管T1和一個(gè)帶有浮柵極的PMOS晶體管T2組成的串聯(lián)電路，其中，此串聯(lián)電路是經(jīng)晶體管T1與電源電壓Vdd相連接的，并且經(jīng)晶體管T2是與用于一個(gè)輸出矢量Y位信號(hào)的引線端Yj和與電流計(jì)值器Ibj的一個(gè)輸入端相連接的。晶體管T1的柵極G1是與一個(gè)用于輸入矢量X位信號(hào)的引線端Xk接通的。晶體管T2的柵極G2是與用于學(xué)習(xí)信號(hào)的一個(gè)引線端LEARN(學(xué)習(xí))相連接的。存儲(chǔ)單元E的各直接相鄰單元1和4是僅僅替代引線端Xk地與用于輸入矢量各相鄰位信號(hào)的各引線端Xk-1和Xk+1相連接的，并共同與Z形成一個(gè)第一列。相鄰的列包含有單元2，3，和5，它們不是與引線端Yj，而是與用于輸出矢量相鄰位信號(hào)的引線端Yj+1和與一個(gè)其它的電流計(jì)值器IBj+1相連接的。
一個(gè)列由多個(gè)存儲(chǔ)單元組成，晶體管T2的這些存儲(chǔ)單元的漏極節(jié)點(diǎn)是各自經(jīng)一個(gè)共同的漏極導(dǎo)線與引線端Yj相連接的。按在讀取階段導(dǎo)電存儲(chǔ)單元的數(shù)目不同，在此共同的漏極導(dǎo)線中流動(dòng)著一個(gè)一定的電流。連接在各漏極導(dǎo)線上的這些電流計(jì)值器IBj,IBj+1,…則各自求出在一個(gè)列中已激活的存儲(chǔ)單元的數(shù)目，并進(jìn)行一次閾值判斷。
初始化或全局清除在可以開始本身的學(xué)習(xí)過程之前，必須初始化存儲(chǔ)器矩陣，其辦法是將一個(gè)邏輯0寫入所有的存儲(chǔ)單元中，所有帶有浮柵極的晶體管變成常開晶體管，在此“常開”意味著，在柵源極電壓為0V時(shí)晶體管阻斷。這例如可通過應(yīng)用紫外線到制成的電路上(紫外線清除)，或者但是更好地通過加一個(gè)高的、相對(duì)與基片(Bulk)為正的電壓到所有的學(xué)習(xí)輸入端LEARN上來實(shí)現(xiàn)，這通過穿過柵極氧化物的Fowler-Nordheim隧道貫通而導(dǎo)致浮柵充正電荷。
相聯(lián)的存儲(chǔ)在相聯(lián)存儲(chǔ)時(shí)例如適用這些協(xié)議，在引線端Xk上在‘邏輯1’時(shí)加有一個(gè)0V的電平和在‘邏輯0’時(shí)加有一個(gè)Vdd=+5V的電平，并且在引線端Yj上，在‘邏輯1’時(shí)加有一個(gè)負(fù)電位，例如Vprog=-VDD=-5V，并且在‘邏輯0’時(shí)同樣加有一個(gè)后VDD=+5V的電平。對(duì)于所有的存儲(chǔ)單元將學(xué)習(xí)8輸入端LEARN與基體恒定地連接。下表以一種概覽方式展示在相聯(lián)階段各輸入值不同組合的影響。
如所見，僅在Xk=Yj=‘1’時(shí)，由于高的漏源極電壓產(chǎn)生一個(gè)電流，并且由此通過熱電子注入(HE注入)浮柵極而進(jìn)行浮柵極HMOS晶體管的一種熱電子編程。在此，額外的電子到達(dá)浮柵極上，這些電子導(dǎo)致，T2的閾電壓向正值方向改變，直到T2最終是一個(gè)常閉晶體管時(shí)為止，在此“常閉”意味著，在一個(gè)為0V的柵源極電壓時(shí)此晶體管是導(dǎo)電的。
讀取(檢索)在檢索階段例如適用此協(xié)議，在引線端Xk上，一個(gè)為0V的電平相應(yīng)于一個(gè)‘邏輯1’和一個(gè)為VDD的電平相應(yīng)于一個(gè)‘邏輯0’。在此，引線端Yj不導(dǎo)通，或者不加放信號(hào)，并且晶體管T2的漏極節(jié)點(diǎn)在此用作為存儲(chǔ)單元Z的電流輸出端。對(duì)所有的存儲(chǔ)單元將學(xué)習(xí)輸入端LEARN恒定地與VDD連接。T1和T2的串聯(lián)電路在此情況下，象一個(gè)與門起作用；只有當(dāng)X=‘1’和單元狀態(tài)=‘1’時(shí)，才產(chǎn)生電流，由經(jīng)共同漏極導(dǎo)線連接在晶體管T2的漏極節(jié)點(diǎn)上的電流計(jì)值器Ibj,Ibj+1,…可以探測(cè)此電流，因?yàn)橹挥性诖饲闆r下，兩個(gè)晶體管同時(shí)導(dǎo)電。
權(quán)利要求
1．帶有大量同類存儲(chǔ)單元(E)的相聯(lián)存儲(chǔ)器，-其中，相聯(lián)存儲(chǔ)器上，一個(gè)有關(guān)的存儲(chǔ)單元僅由一個(gè)正規(guī)的第一PMOS晶體管(T1)的和一個(gè)帶有一個(gè)浮柵極(FG)的第二PMOS晶體管(T2)的串聯(lián)電路組成，在此第一PMOS晶體管的一個(gè)第一引線端是與一個(gè)電源電壓(Vdd)相連接的，并且在此，第一PMOS晶體管的一個(gè)第二引線端為了相聯(lián)存儲(chǔ)經(jīng)第二PMOS晶體管與用于輸出矢量(Y)位信號(hào)的一個(gè)有關(guān)的引線端(Yj)相連接的，并且為了讀取與一個(gè)電流計(jì)值器(Ibj)相連接，以及-其中，相聯(lián)存儲(chǔ)器上在一個(gè)有關(guān)的單元中，用于有關(guān)輸入矢量(X)位信號(hào)的一個(gè)引線端(Xk)是與當(dāng)時(shí)第一PMOS晶體管的一個(gè)柵極(G1)相連接的，并且用于學(xué)習(xí)信號(hào)(LEARN)的一個(gè)引線端是與第二PMOS晶體管的一個(gè)柵極(G2)相連接的。
2．按權(quán)利要求1的相聯(lián)存儲(chǔ)器，其中，相聯(lián)存儲(chǔ)器上這些存儲(chǔ)單元是矩陣形布置的，在此用于輸入矢量位信號(hào)的一個(gè)有關(guān)的引線端(Xk)是與一個(gè)共同行的存儲(chǔ)單元(3)相連接的，而用于輸出矢量位信號(hào)的一個(gè)有關(guān)的引線端(Yj)是與一個(gè)共同列的各單元(1,4)相連接的。
3．按權(quán)利要求1用于運(yùn)行相聯(lián)存儲(chǔ)器的方法，-其中，要么通過紫外線進(jìn)行全局清除，要么通過浮柵極(FG)的充正電荷進(jìn)行全局清除，此充電是借助于一種相對(duì)于基片的高正電壓，在用于學(xué)習(xí)信號(hào)的引線端上進(jìn)行的在此所有的第二PMOS晶體管(T2)變成常開晶體管，-其中，在一個(gè)有關(guān)的單元中如此來進(jìn)行相聯(lián)存儲(chǔ)，當(dāng)用于輸入矢量位信號(hào)的和用于輸出矢量位信號(hào)的這些引線端各自用一種用于邏輯1的電平加電壓時(shí)，只有這么久地進(jìn)行著熱電子注入到有關(guān)的第二PMOS晶體管的浮柵極之中，直到第二PMOS晶體管變成常閉晶體管時(shí)為止，并且-其中，如此來進(jìn)行一個(gè)有關(guān)單元的讀取，學(xué)習(xí)信號(hào)(LEARN)獲得電源電壓(Vdd)，并且當(dāng)在用于輸入矢量有關(guān)位信號(hào)的引線端加上一個(gè)邏輯1的電平時(shí)，和第二PMOS晶體管是一個(gè)常閉晶體管時(shí)，才通過有關(guān)的串聯(lián)電路和通過用于輸出矢量位信號(hào)的一個(gè)引線端流動(dòng)電流，在此只有準(zhǔn)確地在此情況下，兩個(gè)PMOS晶體管才是導(dǎo)電的。
全文摘要
此相聯(lián)存儲(chǔ)器含有若干單元,這些單元僅僅由一個(gè)常規(guī)PMOS晶體管(T1)的,與一個(gè)帶有浮柵極的PMOS晶體管(T2)的一種串聯(lián)電路組成,在此該常規(guī)PMOS晶體管的柵極獲得輸入矢量的一個(gè)位信號(hào),并且第二PMOS晶體管的柵極是與一個(gè)學(xué)習(xí)輸入端相連接的,并且在此,在用于相聯(lián)存取的第二PMOS晶體管的漏極接口上是可加上一個(gè)第二矢量的,并且在讀出時(shí),由各電流計(jì)值器電路(Ibj,Ibj+1)以列的方式分析流過當(dāng)時(shí)串聯(lián)電路的電流。
文檔編號(hào)G11C15/00GK1213144SQ9812079
公開日1999年4月7日 申請(qǐng)日期1998年9月28日 優(yōu)先權(quán)日1997年9月29日
發(fā)明者S·容, R·特維斯, A·魯克, W·維伯 申請(qǐng)人:西門子公司