專利名稱：半導(dǎo)體存儲器件的冗余電路及其方法
技術(shù)領(lǐng)域：
本發(fā)明涉及到一種半導(dǎo)體存儲器件，更確切地說是一種帶有備用存儲單元的半導(dǎo)體存儲器件的冗余電路及其方法，在備用存儲單元中儲存有用來替換故障存儲單元數(shù)據(jù)的信息。
近來，由于半導(dǎo)體存儲器件采用了高集成度和高容量存儲單元，芯片尺寸正比于此類功能的發(fā)展而增加。芯片尺寸的增大通常引起芯片成品率下降。而且，為了獲得高的芯片集成度而放松了設(shè)計規(guī)則，致使降低了芯片的成品率。
根據(jù)這一趨勢，已采用各種替換有故障的單元的方法來改善作為高集成度存儲器件最重要指標(biāo)之一的芯片成品率。作為一種故障單元替換技術(shù)的糾錯碼(以下稱之為ECC)，采用了通常用于數(shù)字通信的漢明碼(hamming code)，以便使讀自存儲單元的數(shù)據(jù)中產(chǎn)生錯誤的數(shù)據(jù)能夠通過將讀自存儲單元的數(shù)據(jù)同奇偶誤差數(shù)據(jù)進(jìn)行組合而由校正數(shù)據(jù)替換。這樣就可糾正存儲單元的故障和數(shù)據(jù)讀出過程中的錯誤。
但在采用ECC(糾錯碼)的情況下有下列缺點，即芯片面積增大了，且對于為組合而讀出的數(shù)據(jù)中的某些故障數(shù)據(jù)來說，其糾錯變得不可能。
作為另一種故障單元替換技術(shù)的冗余技術(shù)由備用存儲單元和正常存儲單元組成存儲單元，以便當(dāng)正常存儲單元發(fā)現(xiàn)有故障時可用備用存儲單元來替換有故障的存儲單元。冗余技術(shù)主要應(yīng)用于DRAM(動態(tài)RAM)、SRAM(靜態(tài)RAM)和PROM(可編程ROM)中。
但這種冗余技術(shù)尚末普遍地應(yīng)用于掩模型ROM。其理由是掩模型ROM所用存儲單元中的數(shù)據(jù)在處理過程中被儲存，不同于其它存儲器件，從而不可能將測試電學(xué)特性過程中發(fā)現(xiàn)的故障存儲單元的信息在處理完成之后存入備用存儲單元。因而，當(dāng)冗余技術(shù)應(yīng)用于掩模型ROM時，要求采用同正常存儲單元分隔開的備用存儲單元，從而即使處理完成之后也有可能儲存信息。作為存儲單元，提供了帶有浮柵的用于PROM的存儲單元和帶有熔絲的存儲單元。
在采用冗余技術(shù)的情況下，其優(yōu)點是在替換存儲單元故障過程中，冗余技術(shù)比ECC所占面積更小。然而，在地址加于芯片之后，要確定地址是否指出故障存儲單元。于是，在指出故障存儲單元的情況下，就產(chǎn)生下列問題，即對用來輸出數(shù)據(jù)的備用存儲單元地址的存取使存取時間延遲。亦即，存在存取時間變長的問題。
在采用頁面方式(在每次讀出對應(yīng)于若干字的所有數(shù)據(jù)之后，順序輸出數(shù)據(jù)以縮短存取時間)的情況下，為采用冗余技術(shù)，要求同字?jǐn)?shù)相同數(shù)目的備用存儲單元來修復(fù)一個故障存儲單元。特別是在掩模型ROM中，要求采用另一類同正常存儲單元分隔開的備用存儲單元，以致備用存儲單元占據(jù)過大的芯片面積。在同ECC一起使用冗余技術(shù)以改善成品率的情況下，也有出現(xiàn)上述缺點的問題。
因此，本發(fā)明的目的是提供一種半導(dǎo)體存儲器件的冗余電路及其方法，以便借助于固定和采用數(shù)據(jù)輸出緩沖器的輸入而無需備用存儲單元讀出過程的方法來降低存取時間的延遲，更確切地說是防止掩模型ROM中存儲單元存取時間發(fā)生延遲。
本發(fā)明的另一目的是提供一種半導(dǎo)體存儲器件的冗余電路及其方法，以使不管采用頁面方式和同時采用ECC，即使在小面積中也獲得芯片的高成品率。
本發(fā)明的又一目的是提供一種半導(dǎo)體存儲器件的冗余電路及其方法，以便使對應(yīng)于指定故障地址的地址的校正數(shù)據(jù)同數(shù)據(jù)輸出緩沖器連接，而且使讀取儲存在正常存儲單元中的數(shù)據(jù)的讀出放大器同數(shù)據(jù)輸出緩沖器斷開。
本發(fā)明的各個目的用下列方法來達(dá)到提供半導(dǎo)體存儲器件的冗余電路以便在處理過程中儲存信息，它帶有備用存儲單元，儲存著處理完成之后能替換故障存儲單元數(shù)據(jù)的信息，其中若從外部輸入指明故障存儲單元的地址，則冗余電路產(chǎn)生對應(yīng)于指明故障存儲單元的地址的內(nèi)部故障單元替換地址，以致截止儲存在正常存儲單元中的數(shù)據(jù)的讀出，并對應(yīng)于內(nèi)部故障單元替換地址輸出可替換故障數(shù)據(jù)的校正數(shù)據(jù)。
本發(fā)明的各個目的還用下列方法來達(dá)到提供半導(dǎo)體存儲器件的冗余方法以便在處理過程中儲存信息，并帶有備用存儲單元，它儲存著在處理完成之后能替換故障存儲單元數(shù)據(jù)的信息，其中若從外部輸入指明故障存儲單元的地址，則冗余電路產(chǎn)生相應(yīng)于上述指明故障存儲單元的地址的內(nèi)部故障單元替換地址，以致截止儲存在正常存儲單元中的數(shù)據(jù)的讀出，并對應(yīng)于內(nèi)部故障單元替換地址輸出替換故障數(shù)據(jù)的校正數(shù)據(jù)。
根據(jù)本發(fā)明最佳實施例的冗余電路包含一個用來輸入和譯碼從外部施加的地址的正常譯碼器；一個帶有多個正常存儲單元的正常存儲單元陣列(其中一個有關(guān)的正常存儲單元被正常譯碼器輸出的正常譯碼信號所指明)；一個用來在外部地址輸入以記憶指明正常存儲單元中的故障存儲單元的故障指明地址之后，對應(yīng)于故障指明地址而產(chǎn)生內(nèi)部故障單元替換地址的冗余地址存儲電路；一個用來輸入內(nèi)部故障單元替換地址以產(chǎn)生路徑選擇信號的內(nèi)部故障單元替換地址加法器；一個受路徑選擇信號控制的用來輸入從冗余地址儲存電路所輸出的內(nèi)部故障單元替換地址，并相應(yīng)于內(nèi)部故障單元替換地址而輸出可替換故障數(shù)據(jù)的校正數(shù)據(jù)的冗余數(shù)據(jù)儲存電路；一個用來讀取正常存儲單元陣列所輸出的數(shù)據(jù)的讀出放大器；以及一個數(shù)據(jù)輸出路徑選擇電路，其中相應(yīng)于路徑選擇信號而選擇性地將讀出放大器的輸出或者冗余數(shù)據(jù)儲存電路輸出的校正數(shù)據(jù)連接到數(shù)據(jù)輸出緩沖器，從而在輸入了故障地址的情況下，讀出放大器和數(shù)據(jù)輸出緩沖器被斷開，而校正數(shù)據(jù)同數(shù)據(jù)輸出緩沖器彼此被連接。
以下參照附圖來詳細(xì)描述本發(fā)明，其中相似的參考號表示相同或相似的元件。


圖1是根據(jù)本發(fā)明的半導(dǎo)體存儲器件的方框示意圖。
圖2是詳細(xì)的電路圖，示出了圖1的冗余地址儲存電路。
圖3是詳細(xì)的電路圖，示出了圖1的冗余數(shù)據(jù)儲存電路。
圖4是詳細(xì)的電路圖，示出了圖1的內(nèi)部故障單元替換地址加法器。
圖1是根據(jù)本發(fā)明的半導(dǎo)體存儲器件的方框示意圖。
圖1所示半導(dǎo)體存儲器件包含一個用來輸入加自外部的地址的輸入焊盤2；一個用來緩沖輸入焊盤2所輸出的外部地址的輸入緩沖器4；一個用來對輸入緩沖器4輸出的外部地址進(jìn)行譯碼的正常譯碼器10；一個帶有多個正常存儲單元，其中一個有關(guān)的正常存儲單元由正常譯碼器10所輸出的正常譯碼信號所指明的正常存儲單元陣列12；一個在輸入了從輸入緩沖器4輸出的外部地址以記憶指明正常存儲單元中的故障存儲單元的故障指明地址之后，用來產(chǎn)生對應(yīng)于故障指明地址的內(nèi)部故障單元替換地址RR0-RRn的冗余地址儲存電路6；一個當(dāng)內(nèi)部故障單元替換地址RR0-RRn中的一個地址被激活時用來輸入冗余地址儲存電路6所輸出的內(nèi)部故障單元替換地址RR0-RRn以產(chǎn)生路徑選擇信號SD的內(nèi)部故障單元替換地址加法器14；一個被路徑選擇信號SD控制的用來輸入冗余地址儲存電路6所輸出的內(nèi)部故障單元替換地址RR0-RRn，并對應(yīng)于內(nèi)部故障單元替換地址而輸出可用以替換故障數(shù)據(jù)的校正數(shù)據(jù)RDO-RDn的冗余數(shù)據(jù)儲存電路8；一個用來讀取正常存儲單元陣列12所輸出的數(shù)據(jù)的讀出放大器24；一個數(shù)據(jù)輸出路徑選擇電路DES(它由一個反相器I1和第一與第二傳輸門T1與T2組成，且相應(yīng)于內(nèi)部故障單元替換地址加法器的輸出而選擇性地將讀出放大器24的輸出或冗余數(shù)據(jù)儲存電路8所輸出的校正數(shù)據(jù)RD0-RDn連接到數(shù)據(jù)輸出緩沖器26)；以及多個數(shù)據(jù)輸出電路16、18、20、…、22，其中每個都有一個用來將數(shù)據(jù)輸出緩沖器26所輸出的數(shù)據(jù)傳送到外部去的數(shù)據(jù)輸出焊盤28。在上述圖1的半導(dǎo)體存儲器件(帶有在處理過程中用來儲存信息的備用存儲單元，并帶有處理完成之后儲存可替換故障存儲單元的數(shù)據(jù)的信息的備用存儲單元)中，冗余地址儲存電路6產(chǎn)生相應(yīng)于外部輸入的指明故障存儲單元的地址的內(nèi)部故障單元替換地址，以致截止儲存在正常存儲單元中的數(shù)據(jù)的讀出，而且相應(yīng)于內(nèi)部故障單元替換地址能夠替換等同于或整數(shù)倍于存儲器件的輸出數(shù)據(jù)位數(shù)的單元數(shù)據(jù)位數(shù)的故障。
換言之，在圖1所示的半導(dǎo)體存儲器件中，當(dāng)先前記憶的指明故障存儲單元的地址從外部輸入時，冗余地址儲存電路6就產(chǎn)生內(nèi)部故障單元替換地址RR0-RRn，而且從讀出放大器24到數(shù)據(jù)輸出緩沖器26的數(shù)據(jù)傳送路徑借助于控制內(nèi)部故障單元替換地址加法器14輸出的數(shù)據(jù)路徑選擇信號SD而被切斷，而對應(yīng)于加自外部的地址的數(shù)據(jù)從冗余數(shù)據(jù)儲存電路8被選擇出來，致使冗余數(shù)據(jù)儲存電路8同數(shù)據(jù)輸出緩沖器26彼此直接連接，從而輸出正確數(shù)據(jù)。
相反，如果輸入不指明故障存儲單元的地址，則冗余地址儲存電路6就進(jìn)行正常運行。亦即，讀出放大器24讀取儲存在正常存儲單元陣列12中的有關(guān)存儲單元中的數(shù)據(jù)以便將讀出的數(shù)據(jù)傳送到數(shù)據(jù)輸出緩沖器26，而冗余數(shù)據(jù)儲存電路8同數(shù)據(jù)輸出緩沖器26斷開。
在圖1所示的結(jié)構(gòu)中，若從外部加入指明故障地址的地址，則記憶在冗余數(shù)據(jù)儲存電路8中設(shè)定為“高”邏輯態(tài)或“低”邏輯態(tài)的數(shù)據(jù)就從數(shù)據(jù)輸出緩沖器26直接輸出到外部而不讀取備用存儲單元，相比之下，在現(xiàn)有技術(shù)中則讀出放大器24要讀取備用存儲單元以便輸出數(shù)據(jù)，因此可消除備用存儲單元的存取時間延遲。
另一方面，在圖1所示的半導(dǎo)體存儲器件中，由于讀出放大器24設(shè)定數(shù)據(jù)輸出緩沖器26的輸入為邏輯“高”或“低”態(tài)以輸出數(shù)據(jù)，故不管采用頁面方式還是ECC，對于一個故障地址都只提供同輸出管腳數(shù)目相等數(shù)目的備用存儲單元，因此冗余電路的面積可做小。
圖2是一個詳細(xì)的電路圖，示出了圖1的冗余地址儲存電路6。圖2所示的冗余地址儲存電路6包含一個連接在電源電壓VCC和控制節(jié)點N1之間的主熔斷器MF；一個N溝型第一傳輸晶體管30，其漏極連接于控制節(jié)點N1而柵極連接于控制存儲器件的“待用/工作”狀態(tài)的芯片選擇信號CE；一個耗盡型晶體管32，其漏極連接于第一傳輸晶體管30的源極，而其源極和柵極共接于地電壓VSS；一個P溝型第二傳輸晶體管34，其源極連接于電源電壓VCC而柵極連接于芯片選擇信號CE的反相信號CE；一個P溝型第三傳輸晶體管36，其源極連接于第二傳輸晶體管的漏極，漏極連接于導(dǎo)線L1，而柵極連接于控制節(jié)點N1；一個N溝型第四傳輸晶體管38，其漏極連接于導(dǎo)線L1，柵極連接于芯片選擇信號CE的反相信號CE，而源極連接于接地電壓VSS；一個第一熔斷器組f1、f2、…、f6，它們的一端都連接于導(dǎo)線L1；以及N溝型地址輸入晶體管40、42、…、48和50，它們連接在第一熔斷器組的另一端同地電壓VSS之間，并具有分別輸入到其柵極的地址A0、A0、…An、An。
從圖2所示的冗余地址儲存電路可知，當(dāng)存儲器件處于“待用”狀態(tài)時，若指明了指明故障存儲單元的地址，則冗余地址儲存電路的接法是控制存儲器件“待用/工作”狀態(tài)的芯片選擇信號CE被加到內(nèi)部路徑以便防止內(nèi)部故障單元替換地址輸入其上的內(nèi)部路徑處于浮態(tài)。在圖2所示的接法中，可采用電阻元件來代替耗盡型晶體管32。
在圖2所示的冗余地址儲存電路6中，指明故障存儲單元的地址被輸入到分別連接于熔斷器f1、f2、…、f6的地址輸入晶體管40、42、…、50的柵極，故連接于輸入了地址“1”的N溝型晶體管的熔斷器被截斷。此時，由于主熔斷器MF被截斷，第二和第三傳輸晶體管34和36就接通，使邏輯“高”態(tài)信號設(shè)定到導(dǎo)線L1，并通過反相器I2、I3和I4產(chǎn)生處于邏輯“低”態(tài)的內(nèi)部故障單元替換地址RR0。
圖3的詳細(xì)電路圖示出了圖1的冗余數(shù)據(jù)儲存電路8。示于圖3的冗余數(shù)據(jù)儲存電路包含一個用來輸入并反轉(zhuǎn)內(nèi)部故障單元替換地址RR0的反相器I5；一個第一熔斷器組f8、f10、…、f12，它們的一端連接于電源電壓VCC；一個第二熔斷器組f9、f11、…、f13，它們的一端連接于地電壓VSS；以及一個傳輸晶體管組，它由串聯(lián)在第一和第二熔斷器組之間的P溝型傳輸晶體管52、56、…、60和N溝型傳輸晶體管54、58、…、62組成。從而，熔斷器組和傳輸晶體管組以相同于上述的接法在導(dǎo)線L2、L3、…、L4上平行延伸，它們連接于P溝型傳輸晶體管和N溝型傳輸晶體管所連接的公共節(jié)點，而其它的內(nèi)部故障單元替換地址RR1-RRn被輸入到熔斷器組和傳輸晶體管組。結(jié)果就產(chǎn)生了可替換對應(yīng)于內(nèi)部故障單元替換地址RR0-RRn的故障數(shù)據(jù)的校正數(shù)據(jù)RD0-RDn。
下面對圖3所示的冗余數(shù)據(jù)儲存電路8進(jìn)行更詳細(xì)的描述。圖3中的冗余數(shù)據(jù)儲存電路8包含一個帶有各有一端連接于電源電壓VCC的熔斷器f8、f10、…、f12的第一子塊；P溝型晶體管52、56、…60，其源極或漏極連接于熔斷器f8、f10、…、f12的另一端，柵極分別連接于內(nèi)部故障單元替換地址RR0，而漏極或源極分別連接于導(dǎo)線L2、L3、…L4；N溝型晶體管54、58、…、62，其漏極分別連接于導(dǎo)線L2、L3、…、L4，而柵極分別連接于反相器I5的一個輸出端；以及分別連接在N溝型晶體管54、58、…、62的源極同地電壓VSS之間的熔斷器f9、f11、…、f13，第一子塊配備有多個具有同第一子塊相同的結(jié)構(gòu)的子塊，且沿延伸方向彼此并聯(lián)，從而各個內(nèi)部故障單元替換地址RR1-RRn被相應(yīng)地輸入到多個子塊，而且，被路徑選擇信號SD控制的反相器I9、I10、…、I14和放電晶體管100、102、…、104分別提供在各導(dǎo)線L2、L3、…、L4同地電壓VSS之間，從而產(chǎn)生可替換故障數(shù)據(jù)的校正數(shù)據(jù)RD0-RDn。
在圖3所示的冗余數(shù)據(jù)儲存電路6中，若處于邏輯“低”態(tài)的內(nèi)部故障單元替換地址RR0輸入到第一子塊，第一子塊的P溝型晶體管52、56、…、60和N溝型晶體管54、58、…、62全部接通。若熔斷器f9截斷而熔斷器f8不截斷以產(chǎn)生可替換對應(yīng)于內(nèi)部故障單元替換地址RR0的故障數(shù)據(jù)的校正數(shù)據(jù)RD0，則通過反相器I9和I10產(chǎn)生處于邏輯“高”態(tài)的校正數(shù)據(jù)RD0。此時，第一子塊中的其余熔斷器f10、f11、f12和f13不截斷，以致電源電壓VCC被放電到地電壓VSS。
借助于上述熔斷器截斷操作，也可容易地產(chǎn)生對應(yīng)于內(nèi)部故障單元替換地址RR1-RRn的其余的校正數(shù)據(jù)RD1-RDn。
圖4的詳細(xì)電路圖示出了圖1的內(nèi)部故障單元替換地址加法器14。圖4所示的內(nèi)部故障單元替換地址加法器14包含與非門NAND1和NAND2，其上要輸入內(nèi)部故障單元替換地址RR0-RRn；一個或非門NOR1，其上要輸入與非門NAND1和NAND2的輸出信號；一個用來反轉(zhuǎn)或非門NOR1的輸出信號的反相器I15；以及一個用來輸入反相器I15的輸出信號以產(chǎn)生路徑選擇信號SD的反相器I16。如圖1所示，路徑選擇信號SD控制著傳送門T1和T2，從而若輸入指明故障存儲單元的地址，就使讀出放大器24同數(shù)據(jù)輸出緩沖器26斷開并使冗余數(shù)據(jù)儲存電路8同數(shù)據(jù)輸出緩沖器26接通。
參照圖1-圖4將更詳細(xì)地描述根據(jù)本發(fā)明的半導(dǎo)體存儲器件。根據(jù)圖2的冗余地址儲存電路6是一種用來記憶多個輸入故障數(shù)據(jù)的地址(亦即指明正常存儲單元陣列中的故障存儲單元的多個地址)的電路。根據(jù)圖3的冗余數(shù)據(jù)儲存電路8是一種用來記憶故障數(shù)據(jù)的電路。從根據(jù)圖2的冗余地址儲存電路輸出的內(nèi)部故障單元替換地址RR0-RRn在指明故障存儲單元的地址加于芯片的情況下被激活，而校正數(shù)據(jù)RD0-RDn替換故障數(shù)據(jù)。
根據(jù)圖4的內(nèi)部故障單元替換地址加法器14是一種用來選擇性地確定數(shù)據(jù)輸出路徑的電路，其中的冗余數(shù)據(jù)儲存電路8同數(shù)據(jù)輸出緩沖器26相連接，或者是讀出放大器24同數(shù)據(jù)輸出緩沖器26相連接。此時，倘若內(nèi)部故障單元替換地址RR0-RRn處于非激活態(tài)，則內(nèi)部故障單元替換地址加法器14產(chǎn)生的路徑選擇信號SD是非激活的，因此消去了冗余數(shù)據(jù)儲存電路8中的浮置節(jié)點，讀出放大器24的輸出被輸入到數(shù)據(jù)輸出緩沖器26中。換言之，產(chǎn)生了處于邏輯“高”態(tài)的路徑選擇信號SD，使第一傳送門T1關(guān)斷而第二傳送門T2接通，致使讀出放大器24同數(shù)據(jù)輸出緩沖器26彼此連接。
另一方面，當(dāng)任何一個內(nèi)部故障單元替換地址RR0-RRn處于激活態(tài)時，從內(nèi)部故障單元替換地址加法器14產(chǎn)生的路徑選擇信號SD就被激活，致使讀出放大器24同數(shù)據(jù)輸出緩沖器26斷開而冗余數(shù)據(jù)儲存電路8同數(shù)據(jù)輸出緩沖器26彼此連接。換言之，產(chǎn)生了處于邏輯“低”態(tài)的路徑選擇信號SD，致使第一傳送門T1接通而第二傳送門關(guān)閉，從而將冗余數(shù)據(jù)儲存電路8同數(shù)據(jù)輸出緩沖器26連接。
在圖1所示的半導(dǎo)體存儲器件中，若將地址加于芯片，則存儲器件由地址執(zhí)行正常運行，而冗余地址儲存電路6確定此地址是不是記憶在冗余地址儲存電路6之中的地址，亦即指明故障存儲單元的地址。
當(dāng)?shù)刂凡挥洃浽谌哂嗟刂穬Υ骐娐?之中時，則不激活內(nèi)部故障單元替換地址RR0-RRn，致使無法控制芯片的正常運行。換言之，讀出放大器24同數(shù)據(jù)輸出緩沖器26被相互連接，致使讀出數(shù)據(jù)從正常存儲單元陣列12輸出。然而相反，當(dāng)故障數(shù)據(jù)被指明時，內(nèi)部故障單元替換地址RR0-RRn就被激活并輸入到內(nèi)部故障單元替換地址加法器14，以致路徑選擇信號SD被激活，從而對應(yīng)于路徑選擇信號SD而從冗余數(shù)據(jù)儲存電路8輸出數(shù)據(jù)。如果是這樣，則數(shù)據(jù)輸出緩沖器26同讀出放大器24被斷開，而冗余數(shù)據(jù)儲存電路8同數(shù)據(jù)輸出緩沖器26將彼此連接，致使正確數(shù)據(jù)經(jīng)由數(shù)據(jù)輸出緩沖器26從冗余數(shù)據(jù)儲存電路8輸出。
雖然已描述了本發(fā)明的最佳實施例，但本技術(shù)領(lǐng)域的熟練人員都理解可以作出各種改變和修正，其元件可作等效的替換而不超越本發(fā)明的范圍。例如，本領(lǐng)域的熟練人員很易理解，雖然采用了圖2和圖3所示的熔斷器電路，但在冗余地址儲存電路6和冗余數(shù)據(jù)儲存電路8的結(jié)構(gòu)中，也可采用熔斷器以外的其它開關(guān)元件。
如前所述，提供了一種半導(dǎo)體存儲器件的冗余電路和方法，其中借助于固定和使用數(shù)據(jù)輸出緩沖器的輸入，無需讀取備用存儲單元，根據(jù)本發(fā)明就可降低存取時間的延遲時間，特別是可防止掩模型ROM中存儲單元存取時間的延遲，而且不管采用頁面方式和ECC還可改善小面積中的成品率。
權(quán)利要求
1.一種用來在處理過程中儲存信息并帶有在處理完成之后儲存可替換故障存儲單元的數(shù)據(jù)信息的備用存儲單元的半導(dǎo)體存儲器件的冗余電路，其中若從外部輸入指明上述故障存儲單元的地址，則對應(yīng)于指明上述故障存儲單元的上述地址而產(chǎn)生內(nèi)部故障單元替換地址，致使儲存在正常存儲單元中的數(shù)據(jù)的讀出被截止并對應(yīng)于上述內(nèi)部故障單元替換地址而輸出替換上述故障數(shù)據(jù)的校正數(shù)據(jù)。
2.一種用來在處理過程中儲存信息并帶有在處理完成之后儲存可替換故障存儲單元的數(shù)據(jù)的信息的備用存儲單元的半導(dǎo)體存儲器件的冗余電路，上述冗余電路包含用來輸入和譯碼加自外部的地址的正常譯碼裝置；一個帶有多個正常存儲單元的正常存儲單元陣列，上述多個正常存儲單元由從上述正常譯碼裝置輸出的正常譯碼信號來相應(yīng)地指明；用來在輸入上述外部地址并記憶上述指明上述正常存儲單元中的故障存儲單元的故障指明地址之后，產(chǎn)生對應(yīng)于故障指明地址的內(nèi)部故障單元替換地址的冗余地址儲存裝置；用來輸入上述內(nèi)部故障單元替換地址從而產(chǎn)生路徑選擇信號的內(nèi)部故障單元替換地址加法器；用來在上述路徑選擇信號控制下輸入由上述冗余地址儲存裝置所輸出的上述內(nèi)部故障單元替換地址，并對應(yīng)于上述內(nèi)部故障單元替換地址輸出可替換故障數(shù)據(jù)的校正數(shù)據(jù)的冗余數(shù)據(jù)儲存裝置；用來讀取上述正常存儲單元陣列所輸出的數(shù)據(jù)的讀出放大器裝置；以及用來對應(yīng)于上述路徑選擇信號而選擇性地將上述讀出放大器裝置的輸出或上述冗余數(shù)據(jù)儲存裝置輸出的上述校正數(shù)據(jù)連接到數(shù)據(jù)輸出緩沖器的數(shù)據(jù)輸出路徑選擇裝置，從而當(dāng)上述內(nèi)部故障單元替換地址被輸入時，上述讀出放大器裝置同上述數(shù)據(jù)輸出緩沖器就被斷開，而上述校正數(shù)據(jù)同上述數(shù)據(jù)輸出緩沖器彼此連接。
3.權(quán)利要求2所述的冗余電路，其中所述的冗余地址儲存裝置包含一個連接在電源電壓和控制節(jié)點之間的主熔斷器；一個N溝型第一傳輸晶體管，其漏極連接于上述控制節(jié)點，而柵極連接于控制上述存儲器件的“待用/運行”狀態(tài)的芯片選擇信號；一個耗盡型晶體管，其漏極連接于上述第一傳輸晶體管的源極，而源極和柵極共接于地電壓；一個P溝型第二傳輸晶體管，其源極連接于上述電源電壓，而柵極連接于上述芯片選擇信號的反相信號；一個P溝型第三傳輸晶體管，其源極連接于上述第二傳輸晶體管的漏極，漏極連接于導(dǎo)線，而柵極連接于上述控制節(jié)點；一個N溝型第四傳輸晶體管，其漏極連接于上述導(dǎo)線，柵極連接于上述芯片選擇信號的上述反相信號，而源極連接于上述地電壓；一個第一熔斷器組，其一端各連接于上述導(dǎo)線；以及N溝型地址輸入晶體管，它連接在上述第一熔斷器組的另一端同上述地電壓之間，并具有分別輸入到其柵極的地址，從而根據(jù)指明上述故障存儲單元的上述地址而截斷上述熔斷器組，致使當(dāng)上述地址被輸入時，上述冗余地址儲存電路就產(chǎn)生上述內(nèi)部故障單元替換地址。
4.權(quán)利要求2所述的冗余電路，其中所述的冗余數(shù)據(jù)儲存裝置包含一個第一熔斷器組，其一端各連接于上述電源電壓；一個第二熔斷器組，其一端各連接于上述地電壓；以及一個傳輸晶體管組，它由串聯(lián)在上述第一和第二熔斷器組之間的P溝型傳輸晶體管和N溝型傳輸晶體管組成，上述傳輸晶體管組的柵極被上述內(nèi)部故障單元替換地址和上述內(nèi)部故障單元替換地址的反相信號所控制，從而上述熔斷器組和上述傳輸晶體管組以相同的結(jié)構(gòu)在導(dǎo)線上彼此平行地延伸，導(dǎo)線連接于上述P溝型傳輸晶體管和上述N溝型傳輸晶體管所連接到的公共節(jié)點上，而其余的上述內(nèi)部故障單元替換地址被輸入到上述熔斷器組和上述傳輸晶體管組，致使對應(yīng)于上述內(nèi)部故障單元替換地址產(chǎn)生可替換上述故障數(shù)據(jù)的校正數(shù)據(jù)。
5.權(quán)利要求2所述的冗余電路，其中所述的內(nèi)部故障單元替換地址加法器至少包含上述內(nèi)部故障單元替換地址輸入其上的第一和第二與非門裝置以及上述第一和第二與非門裝置的輸出信號分別輸入其上的或非門裝置。
6.一種用來在處理過程中儲存信息并帶有在處理完成之后儲存可替換故障存儲單元的數(shù)據(jù)信息的備用存儲單元的半導(dǎo)體存儲器件的冗余方法，其中若從外部輸入指明上述故障存儲單元的地址，則對應(yīng)于指明上述故障存儲單元的上述地址產(chǎn)生內(nèi)部故障單元替換地址，致使儲存在正常存儲單元中的數(shù)據(jù)的讀取截止，并對應(yīng)于上述內(nèi)部故障單元替換地址輸出替換故障數(shù)據(jù)的校正數(shù)據(jù)。
7.一種用來在處理過程中儲存信息并帶有在處理完成之后儲存可替換故障存儲單元的數(shù)據(jù)的信息的備用存儲單元的半導(dǎo)體存儲器件的冗余方法，它包含下列步驟在輸入并譯碼加自外部的地址之后，用正常譯碼信號為指明正常存儲單元陣列的對應(yīng)正常存儲單元而正常地譯碼；在上述外部地址輸入之后，對應(yīng)于故障指明地址產(chǎn)生內(nèi)部故障單元替換地址，從而記憶指明上述正常存儲單元中的上述故障存儲單元的上述故障指明地址；輸入上述內(nèi)部故障單元替換地址，從而產(chǎn)生路徑選擇信號；在上述路徑選擇信號控制下輸入上述內(nèi)部故障單元替換地址，并對應(yīng)于上述內(nèi)部故障單元替換地址輸出可替換故障數(shù)據(jù)的校正數(shù)據(jù)；讀取上述正常存儲單元陣列輸出的數(shù)據(jù)；以及對應(yīng)于上述路徑選擇信號，選擇性地選擇一個將上述讀出步驟讀出的數(shù)據(jù)或者上述校正數(shù)據(jù)連接到數(shù)據(jù)輸出緩沖器的數(shù)據(jù)輸出路徑；從而當(dāng)輸入上述內(nèi)部故障單元替換地址時，上述讀出放大器同上述數(shù)據(jù)輸出緩沖器就被斷開，而上述校正數(shù)據(jù)同上述數(shù)據(jù)輸出緩沖器互相連接。
全文摘要
此處公開的是一種用來在處理過程中儲存信息并帶有在處理完成之后儲存可替換故障存儲單元的數(shù)據(jù)的信息的備用存儲單元的半導(dǎo)體存儲器件的冗余電路，其中若從外部輸入指明故障存儲單元的地址，則相應(yīng)于此地址產(chǎn)生內(nèi)部故障單元替換地址，致使儲存在正常存儲單元中的數(shù)據(jù)的讀出截止，并對應(yīng)于內(nèi)部故障單元替換地址輸出可替換故障數(shù)據(jù)的校正數(shù)據(jù)。
文檔編號G11C29/04GK1153984SQ9511973
公開日1997年7月9日 申請日期1995年11月17日 優(yōu)先權(quán)日1994年11月17日
發(fā)明者任興洙, 黃相基, 李炯坤 申請人:三星電子株式會社