專利名稱：自舉器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種自舉器件，特別是用于足以自舉一偏流提供給包括在一種半導(dǎo)體存貯器件的譯碼器中一CMOS晶體管柵極的自舉器件，該半導(dǎo)體存貯器件要求高集成度，以便該MOS晶體管能從它的漏極到它的源極傳遞電勢。
通常，自舉器件已經(jīng)用作為譯碼器，用于在半導(dǎo)體存貯器件中譯碼字線，以便于增加這種半導(dǎo)體器件的集成度。這種自舉器件也用作升舉一操作電壓，以便使電平高于該源極電壓，從而使存貯器件的字線被有效譯碼。
包括在半導(dǎo)體存貯器件中的可以是那些適配于譯碼字線的或者是那些包括在數(shù)據(jù)輸出緩沖器中的提升驅(qū)動器中的并耦合于該源極電壓的NMOS晶體管，需要柵極電勢高于漏極電勢和一閥值電壓的和。
在這種連接關(guān)系中，一種已被建議的方案是利用電平移動器去升舉一特殊節(jié)點的電勢，以便使該電平遠大于源極電壓。該方法描述于

圖1，其中的電平移動器由標號10表示。該電平移動器10用于升舉從一地址譯碼器電路20的輸出。來自電平移動器10的被升舉過的信號送到NMOS晶體管Q1的柵極。在此情況下，來自電平移動器10的該被升舉過的電壓Vpp輸出應(yīng)大于該NMOS晶體管Q1的源極或漏極處的最大電勢，即，根據(jù)對應(yīng)于該閥值電壓的一值的源極電壓Vcc。在此情況下無論如何需要使用一單獨的電源，由于在此情況下的高密度區(qū)域必須使用高電平源極電壓，所以，它對存貯器件的作用可能是有害的，例如，存貯器件的穩(wěn)定性可能被降低。
為解決這樣的問題，提出了另一方案，其中利用一種自舉器件。在此情況使用二個NMOS晶體管，其中一個用于完成一信號傳輸。到該信號傳輸NMOS晶體管的柵極，另一個NMOS晶體管被耦合到它的漏極。用這樣的一種結(jié)構(gòu)，該信號傳輸NMOS晶體管具有對應(yīng)于它漏極電壓的一變量而被自舉過的柵極電壓。
這樣的自舉器件示于圖2，在這種自舉器件中，該信號傳輸NMOS晶體管可以是圖1的那個，用另一NMOS晶體管的漏極電壓代替一外部輸入的特定電壓提供在它的柵極處。在圖2中，需要自舉的NMOS晶體管是該晶體管Q2，另一個NMOS晶體管Q3它的源極耦合在該NMOS晶體管Q2柵極處。該NMOS晶體管Q3也被耦合到一地址譯碼器電路20。用于NMOS晶體管Q2的一柵極電容器C1被形成在該NMOS晶體管Q2的源極和柵極之間。一柵極交疊電容C2也被形成在該NMOS晶體管Q2和Q3的柵極之間。因為在NMOS晶體管Q2的柵極和NMOS晶體管Q3的源極這二者分別在P+基片上具有被形成的N+擴散區(qū)域，所以也形成了結(jié)電容器C3。
圖3A示出了在通常自舉器件中使用的自舉晶體管的布局。圖3B是取自圖3A中沿A-A′線的橫截面視圖。該晶體管包括在一半導(dǎo)體基片的所希望的區(qū)域處和彼此間隔一所需求的距離處形成一對n+擴散區(qū)域，和在超過該n+擴散區(qū)域之間基片處形成的一柵極電極。
結(jié)合圖2將所述具有上述結(jié)構(gòu)的自舉器件的操作(運行)。當該地址譯碼器電路20相應(yīng)于其中所提供的一地址輸入信號Ai操作時，它輸出具有對應(yīng)于源極電壓Vcc電平的一信號。其結(jié)果是，該NMOS晶體管Q2在它的柵極被提供對應(yīng)于該源極電壓Vcc和該閥值電壓Vth之間的差數(shù)的一電壓。當NMOS晶體管Q2的漏極電勢增加到小于Vcc和Vth之間該電壓差數(shù)的一隨意電壓Vx時，該NMOS晶體管Q2的柵極電勢由于在晶體管Q2的柵極和源極之間形成的電容C1而被自舉。其結(jié)果是，NMOS晶體管Q2的源極電勢增加。在此時，由于在它柵極和源極之間電勢差變得低于該閥值電壓，該NMOS晶體管被關(guān)斷。
在此情況，該自舉電壓的電平由其中該NMOS晶體管Q2的柵極交疊電容C2，結(jié)電容C3和柵極電容C1的相互關(guān)系所決定。換言之，該自舉電壓電平與C1/(C1＋C2＋C3)的值成比例。
另外，當它被用于高密度集成半導(dǎo)體存貯器件中時，該NMOS晶體管Q2具有一緊湊的的尺寸。在此情況，無論如何由于在制造過程中所包含的種種原因，要使NMOS晶體管Q3與NMOS晶體管Q2的緊湊程度成比例的那樣緊密程度是困難的。其結(jié)果是，與電容C1相比較，該連結(jié)電容C3具有一相對被增加的電容。這種結(jié)果降低了C1/(C1＋C2＋C3)的值，從而使NMOS晶體管Q2的自舉電壓電平的下降。
因而，本發(fā)明的一個目的是提供一種能夠在高密度集成半導(dǎo)體存貯器件中降低結(jié)電容容量的自舉器件，從而增加了用于一信號傳輸?shù)腘MOS晶體管的柵極電勢，使得該電平高于該NMOS晶體管的漏極電勢和閥值電壓的和。
根據(jù)本發(fā)明的一個方面，提供一種自舉器件，該自舉器件包括一第1 NMOS晶體管，用于一信號傳輸，和一第2晶體管，它被連接在第1 NMOS晶體管的柵極和一地址譯碼器電路之間，該第2 NMOS晶體管在它的柵極具有一源極電壓，其中該第2 NMOS晶體管包括在一半導(dǎo)體基片的需要部分形成的一第1擴散區(qū)域；圍繞該第1擴散區(qū)域而又與第1擴散區(qū)域相隔一所希望的距離形成一第2擴散區(qū)域；和在超過該第1和第2擴散區(qū)域之間的半導(dǎo)體基片處形成一柵極電極。
對應(yīng)于本發(fā)明的另一方面，提一種自舉器件，該自舉器件包括，一第1 NMOS晶體管，用于一信號傳輸，和一第2 NMOS晶體管，它被連接在該第1 NMOS晶體管的柵極和一地址譯碼器電路之間，該第2NMOS晶體管在它的柵極處具有一源極電壓，其中該第2 NMOS晶體管包括在一半導(dǎo)體基片中彼此相隔一要求的距離處形成的一對擴散區(qū)域，擴散區(qū)域中的一個攙雜有高濃縮的雜質(zhì)離子，和另一個擴散區(qū)域攙雜有低濃縮的雜質(zhì)離子；和超過該擴散區(qū)域之間的半導(dǎo)體基片形成一柵極電極。
結(jié)合附圖從以下詳細描述將更清楚地了解本發(fā)明的上述的和其它目的、特點和優(yōu)點圖1是一普通自舉的電路圖；圖2是另一普通自舉器件的電路圖；圖3A是用于普通自舉器件中的一自舉晶體管的布局的平面視圖；圖3B是圖3A中沿A-A′線的橫截面視圖；圖4是對應(yīng)于本發(fā)明的第一實施例的一自舉器件中包括的一自舉晶體管的布局的平面視圖；圖5是圖4中沿A-A′線的橫截面視圖；圖6是對應(yīng)于本發(fā)明第2實施例中的一自舉器中包括的一自舉、晶體管的截面圖；和圖7是對應(yīng)于本發(fā)明第3實施例中的一自舉器件包括的一自舉晶體管的截面圖。
圖4示出了對應(yīng)于本發(fā)明第1實施例中的一自舉器件中包含的一自舉晶體管的布局。另外，圖5是圖4中沿A-A′線的橫截視圖。
如圖4和5所示，該自舉晶體管具有由形成在一半導(dǎo)體基片的一要求部分處的一n+擴散區(qū)域所確定的一漏極40。該晶體管還具有圍繞該漏極40而又與該漏極40相隔一要求距離處配置的一源極50。該源極50由在圍繞該漏極40的n+擴散區(qū)域而又與后者的n+擴散區(qū)域相隔離處的半導(dǎo)體基片中形成的另一n+擴散區(qū)域所確定。該晶體管進一步具有在該漏極40和該源極50之間的半導(dǎo)體基片上形成的一柵極電極。為使該漏極40的擴散區(qū)域的尺寸最小化，在該漏極40處設(shè)置了由金屬或polycide制成的具有最小單位尺寸的一單觸點30。該漏極40，源極50和柵極電極60，每一個都有圍繞該觸點30的矩形或環(huán)形結(jié)構(gòu)。
圖6是對應(yīng)于本發(fā)明第2實施例的一自舉器件中包含的一自舉晶體管的截面視圖。
如圖6所示，該自舉晶體管具有由在一半導(dǎo)體基片的所要求的部分處形成的一n-擴散區(qū)域所確定的一漏極40′；圍繞該漏極40′而又與該漏極40′相隔一所要求的距離處配置的一源極50′。該源極50′由在圍繞該漏極40的n-擴散區(qū)域而又與該n-擴散區(qū)域相隔高的該半導(dǎo)體基片中形成的另一n+擴散區(qū)域所確定。該晶體管在該漏極40′和源極50′之間的半導(dǎo)體基片上形成有一柵極電極60′。類似于圖5的結(jié)構(gòu)，具有最小單位尺寸的由金屬或polycide制造的一單觸點30被設(shè)置在該漏極40′處，以便使該漏極40′的擴散區(qū)域的尺寸最小化。該漏極40′，源極50′和柵極電極60′，每一個都具有圍繞該觸點30的一矩形或環(huán)形結(jié)構(gòu)。
根據(jù)該實施例，僅僅該N-擴散區(qū)域利用已知的N-MOS技術(shù)被用于連接，在該技術(shù)中，稍微被攙雜的漏極(LDD)結(jié)構(gòu)的N-區(qū)域被掩膜。相應(yīng)地，從在P+型基片上形成的N-擴散區(qū)域的連接電容量的效果降低了。相應(yīng)地，在高密度集成電路的條件下，對于有效自舉每個MOS晶體管的柵極電勢是可能的。
圖7是相應(yīng)于本發(fā)明第3實施例的自舉器件中包含的一自舉晶體管的截面視圖。
如圖6所示，該自舉晶體管具有形成在一半導(dǎo)體基片上的要求部分處的而又彼此相隔一要求距離的n+擴散區(qū)域和n-擴散區(qū)域這兩者。一柵極電極60被形成在超過該n-和n+擴散區(qū)域之間的半導(dǎo)體基片上。
從上述已知，本發(fā)明提供了一種具有自舉功能的NMOS晶體管。根據(jù)本發(fā)明，這樣的NMOS晶體管能利用已知的加工和制造技術(shù)制造出來。本發(fā)明降低了從在P+基片上形成的N-擴散區(qū)域的連接電容量的效果。相應(yīng)地，在高密度集成電路中，有效自舉每個MOS晶體管的柵極電勢是可能的。
雖然作為描述的目的本發(fā)明已經(jīng)披露本發(fā)明優(yōu)選實施例，但該技術(shù)領(lǐng)域的普通技術(shù)人員可以在不脫離在所附權(quán)利要求中所披露的本發(fā)明的范圍和精神，作出各種修改、增加和減少。
權(quán)利要求
1.一種自舉器件包括用于一信號傳輸?shù)囊坏? NMOS晶體管，和被連接在第1 NMOS晶體管的柵極和一地址譯碼器電路之間的一第2 NMOS晶體管，該第2 NMOS晶體管在它的柵極被提供一源極電壓，其中該第2 NMOS晶體管包括在一半導(dǎo)體基片上的一要求部分形成的一第1擴散區(qū)域；圍繞該第1擴散區(qū)域而又與第1擴散區(qū)域相隔一所要求的距離處形成的一第2擴散區(qū)域；和超過該第1和第2擴散區(qū)域之間的該半導(dǎo)體基片上形成的一柵極電極。
2.根據(jù)權(quán)利1的自舉器件，其中該第2 NMOS晶體管進一步包括形成在第1擴散區(qū)域處的一觸點。
3.根據(jù)權(quán)利1的自舉器件，其中該第2 NMOS晶體管的第1和第2擴散區(qū)域是被用以高濃縮的雜質(zhì)離子所攙雜。
4.根據(jù)權(quán)利2的自舉器件，其中該第2 NMOS晶體管的第1和第2擴散區(qū)域和柵極電極中的每一個都具有圍繞該觸點的一矩形或環(huán)形結(jié)構(gòu)。
5.根據(jù)權(quán)利1的自舉器件，其中該第1擴散區(qū)域是用低濃縮的雜質(zhì)離子所攙雜，和該第2擴散區(qū)域是用高濃縮的雜質(zhì)離子所攙雜。
6.根據(jù)權(quán)利5的自舉器件，其中該第2 NMOS晶體管進一步包括在第1擴散區(qū)域處形成的一觸點。
7.根據(jù)權(quán)利5的自舉器件，其中該第2NMOS晶體管的第1和第2擴散區(qū)域和柵極電極中的每一個都具有圍繞該觸點的矩形或環(huán)形結(jié)構(gòu)。
8.一種自舉器件包括用于一信號傳輸?shù)囊坏? NMOS晶體管，和被連接在該第1 NMOS晶體管的柵極和一地址譯碼器電路之間的一第2 NMOS晶體管，該第2 NMOS晶體管在它的柵極被被提供一源極電壓，其中該第2 NMOS晶體管包括在一半導(dǎo)體基片上在彼此相隔一要求的距離處所形成的一對擴散區(qū)域，擴散區(qū)域中的一個用高濃縮的雜質(zhì)離子攙雜，和另一個擴散區(qū)域是用低濃縮的雜質(zhì)離子攙雜；和在超過該擴散區(qū)域之間的半導(dǎo)體基片上形成的一柵極電極。
全文摘要
一種自舉器件，包括用于一信號傳輸?shù)牡?NMOS晶體管和被連接在第1NMOS晶體管的柵極和一地址譯碼器電路之間的第2NMOS晶體管。該第2NMOS晶體管在它的柵極被提供有一源極電壓，其中該第2NMOS晶體管包括，在一半導(dǎo)體基片的要求部分形成的一第1擴散區(qū)域，圍繞該第1擴散區(qū)域而又與第1擴散區(qū)域上隔一需要距離處形成的一第2擴散區(qū)域，和在第1和第2擴散區(qū)域之間的半導(dǎo)體基片上形成的一柵極電極。
文檔編號G11C11/407GK1135080SQ9511319
公開日1996年11月6日 申請日期1995年12月29日 優(yōu)先權(quán)日1994年12月31日
發(fā)明者鄭昌鎬, 柳會峻, 樸起雨 申請人:現(xiàn)代電子產(chǎn)業(yè)株式會社