專利名稱：半導(dǎo)體存儲(chǔ)器件的字線驅(qū)動(dòng)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及到一種半導(dǎo)體存儲(chǔ)器件，更確切地說(shuō)是一種使用低電壓的半導(dǎo)體存儲(chǔ)器件的字線驅(qū)動(dòng)電路。
隨著對(duì)具有內(nèi)部電池的手提計(jì)算機(jī)或微處理器迅速增長(zhǎng)的需求，必須有一種適用于這種機(jī)器的高集成度半導(dǎo)體存儲(chǔ)器件。如果可能的話，這種高集成度半導(dǎo)體存儲(chǔ)器件應(yīng)具有低的功耗。因此，總的趨勢(shì)是采用低的電源電壓。在諸如動(dòng)態(tài)RAM(隨機(jī)存取存儲(chǔ)器)、偽靜態(tài)RAM之類的半導(dǎo)體存儲(chǔ)器件中，安置了連接于多個(gè)存儲(chǔ)單元的字線，為了用驅(qū)動(dòng)字線的方法來(lái)選取一個(gè)所需的存儲(chǔ)單元，應(yīng)當(dāng)向用來(lái)選取字線的信號(hào)提供足夠的電壓電平。由于在具有高集成度和精細(xì)結(jié)構(gòu)的半導(dǎo)體存儲(chǔ)元件中，字線在存儲(chǔ)單元陣列之中延伸相當(dāng)長(zhǎng)的距離，考慮到線電阻等引起的信號(hào)電壓的壓降，比常用電源電壓更高的電壓是通過(guò)內(nèi)部增壓電路提供給選取的字線的。在IEEE Journal of Solid-State Circuit，Vol.26，No.11，第1557頁(yè)(1991.11)中描述了用于這種工作的一種已知的字線驅(qū)動(dòng)電路，并綜合在作為參考的

圖1中。
參照?qǐng)D1，從行譯碼器發(fā)生的行譯碼信號(hào)XD通過(guò)帶有連接于電源電壓Vcc的柵極的傳送晶體管M1，施加于用來(lái)向字線WL提供字線驅(qū)動(dòng)信號(hào)φXI的上拉晶體管M2的柵極。字線驅(qū)動(dòng)信號(hào)φXI是由半導(dǎo)體存儲(chǔ)電路的內(nèi)部增壓電路產(chǎn)生的一個(gè)高電壓信號(hào)，其電壓為Vcc+VIN(其中VTN是n型MOS晶體管的閾值電壓)。連接在上拉晶體管M2柵極和傳送晶體管M1之間的柵極節(jié)點(diǎn)N1在行譯碼信號(hào)XD被激活時(shí)被預(yù)充電到電壓Vcc-VIN。此預(yù)充電電壓Vcc-VIN具有一個(gè)考慮了傳送晶體管M1的閾值電壓引起的電壓降的電平。用節(jié)點(diǎn)N1的預(yù)充電電壓使上拉晶體管M2接通，而字線驅(qū)動(dòng)信號(hào)φXI經(jīng)由接通的傳送晶體管M2的溝道傳送到字線WL。由于自增壓操作是由上拉晶體管M2的柵極電容來(lái)執(zhí)行的，故約為Vcc+VTN的字線驅(qū)動(dòng)信號(hào)φXI可以提供給字線WL而無(wú)電壓降。
考慮高集成度半導(dǎo)體存儲(chǔ)器件的低電源電壓，為了無(wú)壓降地向字線WL饋送字線驅(qū)動(dòng)信號(hào)φXI，由上拉晶體管M2的柵電容自增壓的上拉晶體管的柵極電壓應(yīng)具有一個(gè)足以向字線WL無(wú)任何壓降地饋送具有電壓Vcc+VTN的字線驅(qū)動(dòng)信號(hào)φXI的電壓。
但由于上拉晶體管M2的柵極節(jié)點(diǎn)N1是在電壓Vcc-VTN下自增壓，故將具有電壓Vcc+VTN的字線驅(qū)動(dòng)信號(hào)φXI無(wú)壓降地傳輸?shù)阶志€WL需要很長(zhǎng)的時(shí)間。若電源電壓變低，則被增壓的字線驅(qū)動(dòng)信號(hào)完全不向字線傳輸。因此，圖1的電路對(duì)于采用低電源電壓并以高速度運(yùn)行的半導(dǎo)體存儲(chǔ)器件的有效功能方面有它的限制。
本發(fā)明的目的是在半導(dǎo)體存儲(chǔ)器件中提供一種具有高運(yùn)行速度的字線驅(qū)動(dòng)電路。
本發(fā)明的另一目的是提供一種可有效地用于采用低電源電壓并執(zhí)行高速度運(yùn)行的半導(dǎo)體存儲(chǔ)器件的字線驅(qū)動(dòng)電路。
本發(fā)明的又一目的是提供一種對(duì)存儲(chǔ)單元執(zhí)行高速數(shù)據(jù)存取操作的半導(dǎo)體存儲(chǔ)器件。
根據(jù)本發(fā)明的一種特性，提供了一種字線驅(qū)動(dòng)電路，它包括一個(gè)帶有通過(guò)隔離柵場(chǎng)效應(yīng)傳送晶體管連接于行譯碼信號(hào)的柵極節(jié)點(diǎn)、且連接在字線和具有規(guī)定電壓的字線驅(qū)動(dòng)信號(hào)之間的隔離柵場(chǎng)效應(yīng)上拉晶體管，以及向傳送晶體管的柵極饋送一個(gè)根據(jù)規(guī)定的控制信號(hào)而發(fā)生的傳輸放大信號(hào)、從而至少在字線驅(qū)動(dòng)信號(hào)被激活的前后將柵極節(jié)點(diǎn)預(yù)充電到至少高于電源電壓的電路。傳輸放大信號(hào)電壓至少等同于字線驅(qū)動(dòng)信號(hào)電壓。
參照附圖進(jìn)行詳細(xì)描述將使本發(fā)明的優(yōu)點(diǎn)和特征變得更清楚。這些附圖中圖1是常規(guī)字線驅(qū)動(dòng)電路的電路圖;
圖2是根據(jù)本發(fā)明的字線驅(qū)動(dòng)電路的電路圖;
圖3是時(shí)序圖，示出了圖2電路的操作;
圖4示出了圖1和圖2電路的輸出特性。
在圖的解釋中，相似的參考號(hào)和符號(hào)用于相似的元件。
參照?qǐng)D2，根據(jù)本發(fā)明的字線驅(qū)動(dòng)電路包括一個(gè)向示于圖1的傳送晶體管M1的柵極饋送電壓Vcc+VTN的傳送放大電路10。傳送放大電路10的輸出即傳送放大信號(hào)φXDI連接到傳送晶體管M1的柵極，其溝道連接于行譯碼信號(hào)Xd(由行譯碼器發(fā)生)和柵節(jié)點(diǎn)N1之間。還提供了如圖1所示用來(lái)接收行譯碼信號(hào)Xd的反相器Io、柵極連接于柵節(jié)點(diǎn)N1而溝道連接在字線驅(qū)動(dòng)信號(hào)φXI和字線WL之間的上拉晶體管M2、以及柵極連接于反相器Io的輸出信號(hào)而溝道連接在字線WL和地電位Vss之間的下拉晶體管M3。
P溝道隔離柵場(chǎng)效應(yīng)晶體管(以下稱之為“P溝道晶體管”)P1和P2的基體和源共接于泵浦電壓(pumping voltage)Vpp，而柵極和漏彼此交叉耦合。n溝道隔離柵場(chǎng)效應(yīng)晶體管(以下稱之為“n溝道晶體管”)M4的溝道連接在P溝道晶體管P1的漏和襯底電壓Vss之間，而柵極連接于增壓激活信號(hào)φXE。反相器I1接受增壓激活信號(hào)φXE。n溝道晶體管M5的柵極連接到反相器I1的輸出端，而溝道連接在P溝道晶體管P2的漏和襯底電壓Vss之間。反相器I2接收控制節(jié)點(diǎn)11處出現(xiàn)的信號(hào)，節(jié)點(diǎn)11是P溝道晶體管P2的漏(或是P溝道晶體管P1的柵)。P溝道晶體管P3的柵極連接于控制節(jié)點(diǎn)11，源和基體連接于泵浦電壓Vpp，而漏連接于發(fā)生傳送放大信號(hào)φXDI的傳送放大端12。P溝道晶體管P4的柵極連接到反相器I2的輸出端，基體連接于Vpp，源連接于電源電壓Vcc，而漏連接到傳送放大端12。本技術(shù)領(lǐng)域的熟練人員都了解將泵浦電壓Vpp加于P溝道晶體管P1、P2、P3和P4是為了抑制體效應(yīng)引起的電流驅(qū)動(dòng)能力的退化。此處所用的泵浦電壓至少高于電壓Vcc+VTN。
參照?qǐng)D3，當(dāng)用來(lái)控制傳送放大電路10的增壓激活信號(hào)φXE處于“低”邏輯態(tài)(即時(shí)間t1之前)，n溝道晶體管M4關(guān)斷，而帶有用來(lái)接收增壓激活信號(hào)φXE的反相信號(hào)的柵極的n溝道晶體管M5接通。連接在接通了的n溝道晶體管M5的漏極的控制節(jié)點(diǎn)11的電壓保持在“低”邏輯態(tài)。柵極連接于控制節(jié)點(diǎn)11的P溝道晶體管P3接通，而從控制節(jié)點(diǎn)11接收反相了的邏輯態(tài)的P溝道晶體管P4關(guān)斷。泵浦電壓Vpp通過(guò)接通了的P溝道晶體管P3的溝道被充電到傳送放大端12，結(jié)果，傳送放大信號(hào)φXDI將泵浦電壓Vpp加于傳送晶體管M1的柵極。
當(dāng)泵浦電壓Vpp電平的傳送放大信號(hào)φXDI加到傳送晶體管M1的柵極時(shí)，若行譯碼信號(hào)Xd在t0時(shí)間被激活到電源電壓Vcc電平的“高”邏輯態(tài)，則電源電壓Vcc電平的電壓經(jīng)由帶有至少高于電壓Vcc+VTN的足夠柵-源電壓的傳送晶體管M1的溝道，充電到柵節(jié)點(diǎn)N1。節(jié)點(diǎn)N1的電壓是用于下一步操作中的“預(yù)充電電壓”。
在柵節(jié)點(diǎn)N1處形成至少高于電源電壓Vcc電平的足夠的預(yù)充電電壓之后，增壓激活信號(hào)φXE在時(shí)間t1升到“高”邏輯態(tài)。n溝道晶體管M4接通而M5關(guān)斷。然后P溝道晶體管P2接通而泵浦電壓Vpp經(jīng)由P溝道晶體管P2的溝道被充電到控制節(jié)點(diǎn)11。由于控制節(jié)點(diǎn)11的電壓處于泵浦電壓Vpp電平，P溝道晶體管P3關(guān)斷而P4接通。加于P溝道晶體管P4源極的電源電壓Vcc經(jīng)由P溝道晶體管P4的溝道，傳送到傳送放大端12，從而使傳送放大信號(hào)φXDI在t2時(shí)間從泵浦電壓Vpp電平降低到電源電壓Vcc電平。
如果電壓電平為Vcc+VTN的字線驅(qū)動(dòng)信號(hào)φXI在傳送放大信號(hào)φXDI被降到電源電壓電平Vcc之后，于t3時(shí)間被激活，則已預(yù)充電到電源電壓Vcc電平的上拉晶體管M2的柵極電壓被柵-漏電容從電源電壓Vcc電平自增壓到電壓電平Vcc+VTN。電壓電平為Vcc+VTN的字線驅(qū)動(dòng)信號(hào)φXI經(jīng)由上拉晶體管M2的溝道被傳送到字線WL。字線WL的電壓為Vcc+VTN。對(duì)連接于被驅(qū)動(dòng)到電壓Vcc+VTN的字線WL的存儲(chǔ)單元就執(zhí)行讀和寫操作。若字線驅(qū)動(dòng)后在時(shí)間t4未被饋以字線驅(qū)動(dòng)信號(hào)φXI，則字線WL的電壓被降為“低邏輯態(tài)”的地電位Vss。
若增壓激活信號(hào)φXE在時(shí)間t5被降到“低”邏輯態(tài)，則傳送放大電路10的P溝道晶體管P3接通而P溝道晶體管P4關(guān)斷。傳送放大信號(hào)φXDI在時(shí)間t6再次從電源電壓Vcc電平被增壓到Vcc+VTN電壓的泵浦電壓Vpp電平，并加于傳送晶體管M1的柵極。由于行譯碼信號(hào)Xd仍處于“高”邏輯，柵節(jié)點(diǎn)N1再次被預(yù)充電到電源電壓Vcc電平。字線驅(qū)動(dòng)信號(hào)φXI和字線WL處于襯底電壓Vss電平，沒(méi)有電流流過(guò)上拉晶體管M2。在柵節(jié)點(diǎn)N1被再次預(yù)充電之后，行譯碼信號(hào)Xd在時(shí)間t7被降為“低”邏輯。
從t0到t7的過(guò)程是驅(qū)動(dòng)一個(gè)字線的流程。由于本發(fā)明電路可在字線驅(qū)動(dòng)之前將上拉晶體管M2的柵節(jié)點(diǎn)N1的預(yù)充電電壓設(shè)置到高于電壓Vcc-VTN的電平，故在字線驅(qū)動(dòng)的自增壓過(guò)程中，可迅速地進(jìn)行所需電壓的充電。
圖4根據(jù)得自計(jì)算機(jī)模擬的字線驅(qū)動(dòng)信號(hào)φXI，示出了本發(fā)明的字線PWL和常規(guī)字線CWL。模擬條件是電源電壓Vcc約為1.8V(考慮到采用低電源電壓的半導(dǎo)體存儲(chǔ)器)，溫度約為83℃(相應(yīng)于半導(dǎo)體存儲(chǔ)器內(nèi)部的真實(shí)運(yùn)行溫度)。示出了此處所用的增壓激活信號(hào)φXE的電壓波形以更好地了解字線驅(qū)動(dòng)的操作。再參照?qǐng)D4，比之常規(guī)字線CWL，本發(fā)明的字線PWL達(dá)到1.8V的電源電壓Vcc所需的時(shí)間縮短了△T。在采用低電源電壓的半導(dǎo)體存儲(chǔ)器件中，在達(dá)到字線驅(qū)動(dòng)信號(hào)φXI的電壓Vcc+VTN電平的過(guò)程中，本發(fā)明字線PWL的電壓波形幾乎與字線驅(qū)動(dòng)信號(hào)φXI完全相同。但常規(guī)字線CWL即使饋以Vcc+VTN電平的字線驅(qū)動(dòng)信號(hào)φXI也達(dá)不到所需的電壓電平這是由于字線CWL相對(duì)于字線驅(qū)動(dòng)信號(hào)φXI有明顯地平緩的上升曲線。
根據(jù)本發(fā)明的字線驅(qū)動(dòng)電路在采用低電壓的半導(dǎo)體存儲(chǔ)器件中可縮短字線驅(qū)動(dòng)時(shí)間并提高字線驅(qū)動(dòng)效率。因此改善半導(dǎo)體存儲(chǔ)器件的數(shù)據(jù)存取操作。
圖2的傳送放大電路10采用一種電流鏡象電路結(jié)構(gòu)來(lái)對(duì)應(yīng)增壓激活信號(hào)φXE的電壓態(tài)。傳送放大電路10可變成具有相同功能的其它結(jié)構(gòu)。本技術(shù)領(lǐng)域的熟練人員都了解傳送放大端12是與熟知的用來(lái)穩(wěn)定傳送放大信號(hào)φXDI的電壓的裝置組合在一起的。
權(quán)利要求
1.一種用于在半導(dǎo)體存儲(chǔ)器件中驅(qū)動(dòng)連接于存儲(chǔ)單元的字線，以對(duì)所述存儲(chǔ)單元的數(shù)據(jù)進(jìn)行存取操作的字線驅(qū)動(dòng)電路，所述的字線驅(qū)動(dòng)電路包含一個(gè)連接在所述字線和帶有規(guī)定電壓的字線驅(qū)動(dòng)信號(hào)之間的隔離柵場(chǎng)效應(yīng)上拉晶體管，所述上拉晶體管有一個(gè)經(jīng)由隔離柵場(chǎng)效應(yīng)傳送晶體管連接于行譯碼信號(hào)的柵節(jié)點(diǎn)；以及向所述隔離柵場(chǎng)效應(yīng)傳送晶體管饋送根據(jù)規(guī)定的控制信號(hào)而發(fā)生的傳送放大信號(hào)，從而使所述柵節(jié)點(diǎn)至少在所述字線驅(qū)動(dòng)信號(hào)被激活的前后預(yù)充電至少高于電源電壓的裝置。
2.根據(jù)權(quán)利要求1所述的字線驅(qū)動(dòng)電路，其中所述的規(guī)定的控制信號(hào)是一個(gè)增壓激活信號(hào)。
3.一種字線驅(qū)動(dòng)電路，它包括一個(gè)連接于存儲(chǔ)單元的字線、一個(gè)溝道連接在所述字線和字線驅(qū)動(dòng)信號(hào)之間的隔離柵場(chǎng)效應(yīng)上拉晶體管、一個(gè)溝道連接在所述字線和地電位之間的隔離柵場(chǎng)效應(yīng)下拉晶體管、一個(gè)溝道連接在行譯碼信號(hào)和所述上拉晶體管的柵極之間的隔離柵場(chǎng)效應(yīng)傳送晶體管、以及一個(gè)用來(lái)使所述行譯碼信號(hào)的邏輯態(tài)反相并將反相的邏輯態(tài)加到所述下拉晶體管的柵極的反相器，所述字線驅(qū)動(dòng)電路包含用來(lái)向所述傳送晶體管柵極饋送響應(yīng)規(guī)定的控制信號(hào)而產(chǎn)生的傳送放大信號(hào)，從而使所述上拉晶體管的柵極至少在所述字線驅(qū)動(dòng)信號(hào)被激活的前后被預(yù)充電到至少高于電源電壓的裝置。
4.根據(jù)權(quán)利要求3所述的字線驅(qū)動(dòng)電路，其中所述的規(guī)定的控制信號(hào)是一個(gè)增壓激活信號(hào)。
5.根據(jù)權(quán)利要求3所述的字線驅(qū)動(dòng)電路，其中所述的傳送放大信號(hào)的電壓至少與上述字線驅(qū)動(dòng)信號(hào)完全相同。
6.一種半導(dǎo)體存儲(chǔ)器件，它包括一個(gè)連接于存儲(chǔ)單元的字線、一個(gè)溝道連接在所述字線和字線驅(qū)動(dòng)信號(hào)之間的隔離柵場(chǎng)效應(yīng)上拉晶體管、一個(gè)溝道連接在所述字線和地電位之間的隔離柵場(chǎng)效應(yīng)下拉晶體管、一個(gè)溝道連接在行譯碼信號(hào)和所述上拉晶體管的柵極之間的隔離柵場(chǎng)效應(yīng)傳送晶體管、以及一個(gè)用來(lái)使所述行譯碼信號(hào)的邏輯態(tài)反相并將反相的邏輯態(tài)加到所述下拉晶體管的柵極的反相器，所述半導(dǎo)體存儲(chǔ)器件包含第一和第二上拉裝置，它們的源共接于泵浦電壓，所述第一和第二上拉裝置的柵極和漏極彼此交叉耦合;分別連接在所述第一和第二上拉裝置同襯底電壓之間的第一和第二電流源裝置，所述第一和第二電流源裝置根據(jù)增壓激活信號(hào)而互補(bǔ)地工作;連接在所述第二上拉裝置和所述第二電流源裝置之間的控制節(jié)點(diǎn);以及用來(lái)向所述傳送晶體管的柵極饋送所述泵浦電壓的第三和第四上拉裝置，所述第三和第四上拉裝置根據(jù)所述控制節(jié)點(diǎn)的電壓而互補(bǔ)地工作。
全文摘要
一種用來(lái)在半導(dǎo)體存儲(chǔ)器件中驅(qū)動(dòng)連接于存儲(chǔ)單元的字線以執(zhí)行存儲(chǔ)單元的數(shù)據(jù)存取操作的字線驅(qū)動(dòng)電路，它包括一個(gè)帶有經(jīng)由隔離柵場(chǎng)效應(yīng)傳送晶體管而連接于行譯碼信號(hào)的柵極節(jié)點(diǎn)且連接在字線和帶有規(guī)定電壓的字線驅(qū)動(dòng)信號(hào)之間的隔離柵場(chǎng)效應(yīng)上拉晶體管，一個(gè)用來(lái)向隔離柵場(chǎng)效應(yīng)傳送晶體管的柵極饋送根據(jù)規(guī)定的控制信號(hào)而產(chǎn)生的傳送放大信號(hào)，使柵極節(jié)點(diǎn)至少在字線驅(qū)動(dòng)信號(hào)被激活的前后預(yù)充電到至少高于電源電壓的電路。
文檔編號(hào)G11C11/407GK1106550SQ9411817
公開(kāi)日1995年8月9日 申請(qǐng)日期1994年11月9日 優(yōu)先權(quán)日1993年11月9日
發(fā)明者李在鎣 申請(qǐng)人:三星電子株式會(huì)社