1.用于可編程邏輯器件配置存儲(chǔ)器的數(shù)據(jù)中繼結(jié)構(gòu)，其特征是，包括多個(gè)分布式數(shù)據(jù)中繼模塊的級(jí)聯(lián)，每級(jí)數(shù)據(jù)中繼模塊包括第一預(yù)充電讀寫模塊(31)、第二預(yù)充電讀寫模塊(32)和鎖存模塊(33)，第一預(yù)充電讀寫模塊(31)的數(shù)據(jù)端包括WBL、PRECHARG、CLEAR_BL和RBL，第二預(yù)充電讀寫模塊(32)的數(shù)據(jù)端包括WBLN、PRECHARG、CLEAR_BLN和RBLN，第一預(yù)充電讀寫模塊(31)的RBL端和第二預(yù)充電讀寫模塊(32)的RBLN端連接到鎖存模塊(33)；每級(jí)數(shù)據(jù)中繼模塊的WBL、WBLN端與前一級(jí)數(shù)據(jù)中繼模塊的RBL、RBLN端相連；
每級(jí)數(shù)據(jù)中繼模塊包含存儲(chǔ)器清零、配置數(shù)據(jù)寫入和配置數(shù)據(jù)讀取三個(gè)功能；配置數(shù)據(jù)寫入時(shí)，數(shù)據(jù)端WBL、WBLN寫入前一級(jí)的數(shù)據(jù)中繼，再驅(qū)動(dòng)輸出端RBL、RBLN與后一級(jí)數(shù)據(jù)中繼輸入相連；配置數(shù)據(jù)讀取時(shí)，后一級(jí)的數(shù)據(jù)中繼模塊的輸出WBL、WBLN與前一級(jí)數(shù)據(jù)中繼模塊的輸入RBL、RBLN相連；在存儲(chǔ)器清零的過程中，信號(hào)RBL在信號(hào)CLEAR_BL的作用下始終為低電平，信號(hào)RBLN在信號(hào)CLEAR_BLN和PRECHARG的作用下始終為高電平。
2.如權(quán)利要求1所述的用于可編程邏輯器件配置存儲(chǔ)器的數(shù)據(jù)中繼結(jié)構(gòu)，其特征是，所述第一預(yù)充電讀寫模塊(31)包括：NMOS管M1漏端與PMOS管P1漏端、NMOS管M2源端相連，還與PMOS管P4的漏端相連，NMOS管M1源端接地，PMOS管P2漏端與PMOS管P1源端、NMOS管M2漏端相連，PMOS管P2源端接高電平，PMOS管P3漏端與PMOS管P4源端相連，PMOS管P3源端接高電平；PMOS管P1柵端受預(yù)充電使能信號(hào)PRECHARGE_OEN控制，NMOS管M2柵端受寫使能信號(hào)WRITE_EN控制；PMOS管P3柵端受偏置電壓OEN控制，清零、讀取時(shí)OEN為高電平，回讀時(shí)，OEN是偏置電壓；其中NMOS管M1的漏端連接到位線RBL，位線RBL和讀使能信號(hào)READ_EN分別連接第一與非門的輸入端，第一與非門的輸出端連接PMOS管P4柵端以及反相器的輸入端，反相器的輸出端和WBL端、PRECHARG端連接或門的輸入端，或門的輸出端和CLEAR_BL端分別連接第二與非門的輸入端，第二與非門的輸出端分別連接NMOS管M1柵端和PMOS管P2柵端；所述第二預(yù)充電讀寫模塊(32)和第一預(yù)充電讀寫模塊(31)電路結(jié)構(gòu)相同，第二預(yù)充電讀寫模塊(32)的RBLN端、WBLN端、CLEAR_BLN端對(duì)應(yīng)第一預(yù)充電讀寫模塊(31)的RBL端、WBL端、CLEAR_BL端；所述鎖存模塊(33)中，NMOS管M5漏端與NMOS管M3源端、M4源端相連接，NMOS管M5源端接地，柵端接使能信號(hào)FRAME_EN，NMOS管M3漏端和NMOS管M4柵端與位線RBLN相連，NMOS管M4漏端和NMOS管M3柵端與位線RBL相連。
3.如權(quán)利要求2所述的用于可編程邏輯器件配置存儲(chǔ)器的數(shù)據(jù)中繼結(jié)構(gòu)，其特征是，在配置數(shù)據(jù)寫入的過程中，可編程邏輯器件中數(shù)據(jù)移位寄存器中的數(shù)據(jù)被寫入存儲(chǔ)單元中，此過程中主要包括預(yù)充電、鎖存和數(shù)據(jù)存入存儲(chǔ)單元三個(gè)階段，預(yù)充電時(shí)RBL、RBLN充電至高電平，鎖存時(shí)RBL、RBLN鎖存，當(dāng)字線WL從低電平變成高電平后，數(shù)據(jù)真正寫入字線WL打開對(duì)應(yīng)的存儲(chǔ)單元中；在配置數(shù)據(jù)讀取的過程中，存儲(chǔ)單元中的數(shù)據(jù)回讀到數(shù)據(jù)移位寄存器中，此過程中反相器控制端OE為高電平，主要包括預(yù)充電、保持、鎖存、回讀四個(gè)階段，預(yù)充電時(shí)RBL、RBLN充電至高電平，保持時(shí)RBL、RBLN保持高電平，鎖存時(shí)RBL、RBLN鎖存，字線WL打開后開始鎖存，回讀時(shí)FRAME_EN變高，尾電流源打開，降低電源電壓的敏感性，切換速度加快。