本發(fā)明涉及存儲(chǔ)器技術(shù)領(lǐng)域，具體涉及一種存儲(chǔ)器讀取電路參考電流的獲取方法及裝置、讀取方法。

背景技術(shù)：

存儲(chǔ)器不僅是數(shù)字集成電路中重要的組成部分，更是構(gòu)建基于微處理器的應(yīng)用系統(tǒng)不可缺少的一部分。近年來，人們將各種存儲(chǔ)器嵌入在微處理器內(nèi)部以提高處理器的集成度與工作效率，存儲(chǔ)器陣列及其外圍電路的性能在很大程度上決定了整個(gè)系統(tǒng)的工作效率。

讀取電路是存儲(chǔ)器的外圍電路的重要組成部分，用于讀取存儲(chǔ)陣列中目標(biāo)存儲(chǔ)單元所存儲(chǔ)的比特?cái)?shù)據(jù)。通常情況下，讀取電路在對目標(biāo)存儲(chǔ)單元執(zhí)行讀操作時(shí)，先獲取目標(biāo)存儲(chǔ)單元所在位線的位線電流以及參考電流，進(jìn)而將位線電流與參考電流進(jìn)行比較，最終根據(jù)比較結(jié)果確定目標(biāo)存儲(chǔ)單元中存儲(chǔ)的數(shù)據(jù)為“0”或“1”。

圖1為現(xiàn)有技術(shù)中存儲(chǔ)陣列的一種部分結(jié)構(gòu)示意圖。參照圖1，所述存儲(chǔ)陣列包括若干呈陣列排布的存儲(chǔ)單元，同一行的存儲(chǔ)單元共用同一字線及控制柵線，同一列的存儲(chǔ)單元共用同一位線。所述存儲(chǔ)陣列包括：第一存儲(chǔ)陣列11以及第二存儲(chǔ)陣列12，其中，第一存儲(chǔ)陣列11通常用于存儲(chǔ)數(shù)據(jù)，對應(yīng)位線B₀～B_r-1。第二存儲(chǔ)陣列12通常用于提供參考電流對應(yīng)位線B_r～B_r+1。

目前，在獲取用于執(zhí)行讀操作的參考電流時(shí)，通常先選中第二存儲(chǔ)陣列12中的一個(gè)或多個(gè)存儲(chǔ)單元，進(jìn)而通過控制所選中的存儲(chǔ)單元上的電壓，使得所選中的存儲(chǔ)單元內(nèi)存儲(chǔ)的數(shù)據(jù)固定為“11”，最后將所選中的存儲(chǔ)單元上的位線電流的平均值作為所述參考電流。然而，在讀取電路執(zhí)行讀操作時(shí)，采用該方法獲取的參考電流值會(huì)直線增加，影響所選中存儲(chǔ)單元的耐久性。

為了提高所選中存儲(chǔ)單元的耐久性，改進(jìn)的方法是：在每次對所選中的存儲(chǔ)單元執(zhí)行擦除操作前，重新對所選中的存儲(chǔ)單元執(zhí)行編程操作，使得所選中的存儲(chǔ)單元內(nèi)存儲(chǔ)的數(shù)據(jù)為“11”，由此可以使得獲取的參考電流值保持相對穩(wěn)定。

但是采用上述方法獲取參考電流，會(huì)導(dǎo)致無法對所讀取的目標(biāo)存儲(chǔ)單元各個(gè)電極的電壓進(jìn)行跟蹤，也就無法確定目標(biāo)存儲(chǔ)單元各個(gè)電極的電壓是否隨著工藝、電壓、溫度等變化一致，最終影響讀取電路的讀取速度及讀取精度。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明解決的技術(shù)問題是如何獲取參考電流，以提高讀取電路的讀取速度和讀取精度，并減少對所選中的存儲(chǔ)單元耐久性的影響。

為解決上述技術(shù)問題，本發(fā)明實(shí)施例提供一種存儲(chǔ)器讀取電路參考電流的獲取方法，所述存儲(chǔ)器包括若干個(gè)呈陣列排布的存儲(chǔ)單元所構(gòu)成的存儲(chǔ)陣列，所述參考電流的獲取方法包括：從存儲(chǔ)陣列中選中與待讀取的存儲(chǔ)單元位于同一行且對應(yīng)不同位線的2n個(gè)存儲(chǔ)單元，n為正整數(shù)；對所述2n個(gè)存儲(chǔ)單元執(zhí)行編程操作，使得所述2n個(gè)存儲(chǔ)單元中的n個(gè)存儲(chǔ)單元被編程為“01”，所述2n個(gè)存儲(chǔ)單元中剩余n個(gè)存儲(chǔ)單元被編程為“10”；將對所述待讀取的存儲(chǔ)單元執(zhí)行讀取操作時(shí)對應(yīng)的所述2n個(gè)存儲(chǔ)單元所在位線的電流的平均值作為所述參考電流。

可選地，所述2n個(gè)存儲(chǔ)單元中同一存儲(chǔ)單元在每次獲取所述參考電流時(shí)所存儲(chǔ)的數(shù)據(jù)均相同。

可選地，所述2n個(gè)存儲(chǔ)單元中同一存儲(chǔ)單元在相鄰兩次被用于獲取所述參考電流時(shí)所存儲(chǔ)的數(shù)據(jù)不同。

本發(fā)明實(shí)施例提供了一種存儲(chǔ)器的讀取方法，所述方法包括：施加相應(yīng)的讀取電壓至待讀取的存儲(chǔ)單元的各個(gè)電極；通過第一輸入端接入所述待讀取的存儲(chǔ)單元對應(yīng)的位線電流；通過第二輸入端接入?yún)⒖茧娏?，所述參考電流是通過上述任一種的存儲(chǔ)器讀取電路參考電流的獲取方法獲得的；將所述位線電流與參考電流進(jìn)行比較獲得所述待讀取的存儲(chǔ)單元的讀取結(jié)果。

本發(fā)明實(shí)施例還提供了一種存儲(chǔ)器讀取電路參考電流的獲取裝置，所述存儲(chǔ)器包括若干個(gè)呈陣列排布的存儲(chǔ)單元所構(gòu)成的存儲(chǔ)陣列，所述裝置包括：選取單元，適于從存儲(chǔ)陣列中選中與待讀取的存儲(chǔ)單元位于同一行且對應(yīng)不同位線的2n個(gè)存儲(chǔ)單元，n為正整數(shù)；編程單元，適于對所述2n個(gè)存儲(chǔ)單元執(zhí)行編程操作，使得所述2n個(gè)存儲(chǔ)單元中的n個(gè)存儲(chǔ)單元被編程為“01”，所述2n個(gè)存儲(chǔ)單元中剩余n個(gè)存儲(chǔ)單元被編程為“10”；獲取單元，適于將對所述待讀取的存儲(chǔ)單元執(zhí)行讀取操作時(shí)對應(yīng)的所述2n個(gè)存儲(chǔ)單元所在位線的電流的平均值作為所述參考電流。

可選地，所述2n個(gè)存儲(chǔ)單元中同一存儲(chǔ)單元在每次獲取所述參考電流時(shí)所存儲(chǔ)的數(shù)據(jù)均相同。

可選地，所述2n個(gè)存儲(chǔ)單元中同一存儲(chǔ)單元在相鄰兩次被用于獲取所述參考電流時(shí)所存儲(chǔ)的數(shù)據(jù)不同。

與現(xiàn)有技術(shù)相比，本發(fā)明實(shí)施例的技術(shù)方案具有以下有益效果：

采用上述方案，由于所選中的2n個(gè)存儲(chǔ)單元中，被編程為“01”的存儲(chǔ)單元的個(gè)數(shù)與被編程為“10”的存儲(chǔ)單元的個(gè)數(shù)相同，因此，將對所述待讀取的存儲(chǔ)單元執(zhí)行讀取操作時(shí)對應(yīng)的所述2n個(gè)存儲(chǔ)單元所在位線的電流的平均值作為所述參考電流，可以保持參考電流值的相對穩(wěn)定，也就減少對所選中的存儲(chǔ)單元耐久性的影響。并且，由于存儲(chǔ)單元被編程為“01”或“10”時(shí)存儲(chǔ)單元各個(gè)電極的電壓的變化更為敏感，因此也就更容易對存儲(chǔ)單元各個(gè)電極的電壓進(jìn)行電壓跟蹤，從而可以提高讀取電路的讀取速度和讀取精度。

通過使得所述2n個(gè)存儲(chǔ)單元中同一存儲(chǔ)單元在相鄰兩次獲取所述參考電流時(shí)所存儲(chǔ)的數(shù)據(jù)不同，可以使得所述2n個(gè)存儲(chǔ)單元中各個(gè)存儲(chǔ)單元所受的電壓應(yīng)力更加均勻，進(jìn)一步提高存儲(chǔ)單元的耐久性和穩(wěn)定性。

附圖說明

圖1是現(xiàn)有技術(shù)中一種存儲(chǔ)陣列的結(jié)構(gòu)示意圖；

圖2是現(xiàn)有技術(shù)中一種存儲(chǔ)器的結(jié)構(gòu)示意圖；

圖3是本發(fā)明實(shí)施例中一種存儲(chǔ)器讀取電路參考電流的獲取方法的流程圖；

圖4是本發(fā)明實(shí)施例提供的一種參考電流獲取過程的示意圖；

圖5是現(xiàn)有技術(shù)中一種存儲(chǔ)單元的剖面結(jié)構(gòu)示意圖；

圖6是圖5中存儲(chǔ)單元的電路示意圖；

圖7是本發(fā)明實(shí)施例提供的一種存儲(chǔ)器的讀取方法流程圖；

圖8是本發(fā)明實(shí)施例中提供的一種存儲(chǔ)器讀取電路參考電流的獲取裝置的結(jié)構(gòu)示意圖。

具體實(shí)施方式

圖2為現(xiàn)有技術(shù)中的一種存儲(chǔ)器的結(jié)構(gòu)示意圖。參照圖2，所述存儲(chǔ)器可以包括：

存儲(chǔ)陣列，包括存儲(chǔ)單元211及存儲(chǔ)單元212；

行譯碼電路22，適于在讀取操作期間將字線電壓加載到存儲(chǔ)單元211及212的字線及控制柵線上；

列譯碼電路，包括列譯碼單元231及列譯碼單元232，適于在讀取操作期間將位線電壓加載到存儲(chǔ)單元的位線上；

讀取電路24，包括：

第一輸入端s1，通過所述列譯碼單元231與存儲(chǔ)單元211的位線連接，適于接入?yún)⒖茧娏鱅_ref；

第二輸入端s2，通過列譯碼單元232與存儲(chǔ)單元212的位線連接，適于接入讀取電流I_cell；

與列譯碼單元231串聯(lián)連接的鉗位電路241，適于對存儲(chǔ)單元211的位線電壓進(jìn)行鉗制；

與列譯碼單元232串聯(lián)連接的鉗位電路242，適于對存儲(chǔ)單元212的位線電壓進(jìn)行鉗制；

比較電路243，適于將參考電流I_ref與讀取電流I_cell進(jìn)行比較，輸出讀取電壓Vbl；

輸出電路244，適于根據(jù)讀取電壓Vbl確定存儲(chǔ)單元212上所存儲(chǔ)的比特?cái)?shù)據(jù)。

通過列譯碼單元231及行譯碼電路22選中存儲(chǔ)單元211，進(jìn)而將存儲(chǔ)單元211所在位線的電路作為參考電流I_ref輸入至讀取電路24的第一輸入端s1。通過列譯碼單元232及行譯碼電路22選中存儲(chǔ)單元212，進(jìn)而將存儲(chǔ)單元212所在位線的電流作為讀取電路I_cell輸入至讀取電路24的第二輸入端s2。在鉗位電路241及鉗位電路242的鉗制下，參考電流I_ref及讀取電路I_cell輸入至比較電路243，由比較電路243對參考電流I_ref及讀取電路I_cell進(jìn)行比較并輸出讀取電壓Vbl，進(jìn)而由輸出電路244根據(jù)讀取電壓Vbl確定存儲(chǔ)單元212上所存儲(chǔ)的比特?cái)?shù)據(jù)。

目前，在獲取用于讀取數(shù)據(jù)的參考電流時(shí)，雖然可以使得獲取的參考電流值保持相對穩(wěn)定，但卻會(huì)導(dǎo)致無法對所讀取的目標(biāo)存儲(chǔ)單元各個(gè)電極的電壓進(jìn)行跟蹤，最終影響讀取電路的讀取速度及讀取精度。

針對上述問題，本發(fā)明實(shí)施例提供了一種存儲(chǔ)器讀取電路參考電流的獲取方法，在所選中的2n個(gè)存儲(chǔ)單元中，通過使得被編程為“01”的存儲(chǔ)單元的個(gè)數(shù)與被編程為“10”的存儲(chǔ)單元的個(gè)數(shù)相同，因此，將對所述待讀取的存儲(chǔ)單元執(zhí)行讀取操作時(shí)對應(yīng)的所述2n個(gè)存儲(chǔ)單元所在位線的電流的平均值作為所述參考電流，可以保持參考電流值的相對穩(wěn)定，也就減少對所選中的存儲(chǔ)單元耐久性的影響。并且，由于存儲(chǔ)單元被編程為“01”或“10”時(shí)存儲(chǔ)單元各個(gè)電極的電壓的變化更為敏感，因此也就更容易對存儲(chǔ)單元各個(gè)電極的電壓進(jìn)行電壓跟蹤，從而可以提高讀取電路的讀取速度和讀取精度。

為使本發(fā)明的上述目的、特征和有益效果能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實(shí)施例做詳細(xì)地說明。

參照圖3，本發(fā)明實(shí)施例提供了一種存儲(chǔ)器讀取電路參考電流的獲取方法，所述存儲(chǔ)器包括若干個(gè)呈陣列排布的存儲(chǔ)單元所構(gòu)成的存儲(chǔ)陣列。所述方法可以包括如下步驟：

步驟31，從存儲(chǔ)陣列中選中與待讀取的存儲(chǔ)單元位于同一行且對應(yīng)不同位線的2n個(gè)存儲(chǔ)單元，n為正整數(shù)。

在具體實(shí)施中，所述2n個(gè)存儲(chǔ)單元中各個(gè)存儲(chǔ)單元所對應(yīng)的位線均不同相同。換言之，所述2n個(gè)存儲(chǔ)單元中任意相鄰兩存儲(chǔ)單元均不共用位線。并且，所選取的2n個(gè)存儲(chǔ)單元為與待讀取的存儲(chǔ)單元位于同一行的存儲(chǔ)單元。

以n＝1為例，參照圖4，所選中的4個(gè)存儲(chǔ)單元可以為存儲(chǔ)單元a及c，也可以為存儲(chǔ)單元b及d，還可以為存儲(chǔ)單元a及c，或者為存儲(chǔ)單元b及c等。

步驟32，對所述2n個(gè)存儲(chǔ)單元執(zhí)行編程操作，使得所述2n個(gè)存儲(chǔ)單元中的n個(gè)存儲(chǔ)單元被編程為“01”，所述2n個(gè)存儲(chǔ)單元中剩余n個(gè)存儲(chǔ)單元被編程為“10”。

在具體實(shí)施中，被編程為“01”的n個(gè)存儲(chǔ)單元可以為所述2n個(gè)存儲(chǔ)單元中相鄰的n個(gè)存儲(chǔ)單元，也可以為所述2n個(gè)存儲(chǔ)單元中不相鄰的n個(gè)存儲(chǔ)單元。同樣地，被編程為“10”的n個(gè)存儲(chǔ)單元可以為相鄰的n個(gè)存儲(chǔ)單元，也可以為不相鄰的n個(gè)存儲(chǔ)單元。

在具體實(shí)施中，可以先將所述2n個(gè)存儲(chǔ)單元中的n個(gè)存儲(chǔ)單元編程為“01”后，再將剩余的n個(gè)存儲(chǔ)單元編程為“10”?；蛘?，先將所述2n個(gè)存儲(chǔ)單元中的n個(gè)存儲(chǔ)單元編程為“10”，再將剩余的n個(gè)存儲(chǔ)單元編程為“01”。或者，交叉執(zhí)行將存儲(chǔ)單元編程為“01”和“10”的操作。當(dāng)然，也可以同時(shí)執(zhí)行將存儲(chǔ)單元編程為“01”和“10”的操作。

圖5為圖4中存儲(chǔ)單元的剖面結(jié)構(gòu)示意圖。參照圖5，所述存儲(chǔ)單元M0包括兩個(gè)對稱分布的存儲(chǔ)位，每個(gè)存儲(chǔ)位存儲(chǔ)一位數(shù)據(jù)。具體地，所述存儲(chǔ)單元M0包括：襯底100；位于所述襯底100上方的中間電極103；對稱分布于所述中間電極103兩側(cè)的第一存儲(chǔ)位和第二存儲(chǔ)位。其中，所述第一存儲(chǔ)位包括第一位線電極101、第一控制柵極104以及第一浮柵105；第二存儲(chǔ)位包括第二位線電極102、第二控制柵極106以及第二浮柵107。所述第一位線電極101和所述第二位線電極102位于所述襯底100內(nèi)部，所述第一控制柵極104、所述第一浮柵105、所述第二控制柵極106以及所述第二浮柵107位于所述襯底100上方。

圖6是所述存儲(chǔ)單元M0的電路圖。參照圖6，所述存儲(chǔ)單元M0的第一位線電極101連接第一位線BL_r，所述存儲(chǔ)單元M0的第一控制柵極104連接第一控制柵線CG1，所述存儲(chǔ)單元M0的中間電極103連接字線WL，所述存儲(chǔ)單元M0的第二位線電極102連接第二位線BL_r+1，所述存儲(chǔ)單元M0的第二控制柵極106連接第二控制柵線CG2。其中，r為整數(shù)。

對所述第一存儲(chǔ)位M01進(jìn)行編程操作時(shí)，通過所述字線WL對所述中間電極103施加第一編程電壓，通過所述第一控制柵線CG1對所述第一控制柵極104施加第二編程電壓，通過所述第二控制柵線CG2對所述第二控制柵極106施加第三編程電壓，通過所述第一位線BL_r對所述第一位線電極101施加第四編程電壓，通過所述第二位線BL_r+1對所述第二位線電極102施加相應(yīng)的編程電流。

對所述第二存儲(chǔ)位M02進(jìn)行編程操作時(shí)，通過所述字線WL對所述中間電極103施加所述第一編程電壓，通過所述第一控制柵線CG1對所述第一控制柵極104施加所述第三編程電壓，通過所述第二控制柵線CG2對所述第二控制柵極106施加所述第二編程電壓，通過所述第二位線BL_r+1對所述第二位線電極102施加所述第四編程電壓，通過所述第一位線BL_r對所述第一位線電極101施加相應(yīng)的編程電流。

步驟33，將對所述待讀取的存儲(chǔ)單元執(zhí)行讀取操作時(shí)對應(yīng)的所述2n個(gè)存儲(chǔ)單元所在位線的電流的平均值作為所述參考電流。

參照圖6，對第一存儲(chǔ)位M01進(jìn)行讀取操作時(shí)，通過所述字線WL對所述中間電極103施加第一讀取電壓，通過所述第一控制柵線CG1對所述第一控制柵極104施加第二讀取電壓，通過所述第二控制柵線CG2對所述第二控制柵極106施加第三讀取電壓，通過將所述第一位線BL_r接地對所述第二位線電極102施加0V電壓，通過所述第二位線BL_r+1將所述第一位線電極101與讀取電路連接。

相應(yīng)地，對所述待讀取的存儲(chǔ)單元執(zhí)行讀取操作時(shí)對應(yīng)的所述2n個(gè)存儲(chǔ)單元所在位線的電流，即所述2n個(gè)存儲(chǔ)單元中各個(gè)存儲(chǔ)單元的第一存儲(chǔ)位所在位線的電流。

比如，參照圖4，當(dāng)n＝1且所選中的存儲(chǔ)單元為存儲(chǔ)單元a及d時(shí)，對所述待讀取的存儲(chǔ)單元執(zhí)行讀取操作時(shí)對應(yīng)的所述2n個(gè)存儲(chǔ)單元所在位線的電流包括：位線BL₁的電流I₁，以及位線BL₅的電流I₅。此時(shí)，所述參考電流I_ref＝(I₁+I₅)/2。

又如，參照圖4，當(dāng)n＝2且所選中的存儲(chǔ)單元為存儲(chǔ)單元a及c時(shí)，對所述待讀取的存儲(chǔ)單元執(zhí)行讀取操作時(shí)對應(yīng)的所述2n個(gè)存儲(chǔ)單元所在位線的電流包括：位線BL₁的電流I₁，以及位線BL₄的電流I₄。此時(shí)，所述參考電流I_ref＝(I₁+I₄)/2。

繼續(xù)參照圖6，對所述第二存儲(chǔ)位M02進(jìn)行讀取操作時(shí)，通過所述字線WL對所述中間電極103施加所述第一讀取電壓，通過所述第一控制柵線CG1對所述第一控制柵極104施加所述第三讀取電壓，通過所述第二控制柵線CG2對所述第二控制柵極106施加所述第二讀取電壓，通過將所述第二位線BL_r+1接地對所述第一位線電極101施加0V電壓，通過所述第一位線BL_r將所述第二位線電極102與讀取電路連接。

比如，參照圖4，當(dāng)n＝2且所選中的存儲(chǔ)單元為存儲(chǔ)單元a及d時(shí)，對所述待讀取的存儲(chǔ)單元執(zhí)行讀取操作時(shí)對應(yīng)的所述2n個(gè)存儲(chǔ)單元所在位線的電流包括：位線BL₀的電流I₀以及位線BL₄的電流I₄。此時(shí)，所述參考電流I_ref＝(I₀+I₄)/2。

又如，參照圖4，當(dāng)n＝2且所選中的存儲(chǔ)單元為存儲(chǔ)單元c及f時(shí)，對所述待讀取的存儲(chǔ)單元執(zhí)行讀取操作時(shí)對應(yīng)的所述2n個(gè)存儲(chǔ)單元所在位線的電流包括：位線BL₃的電流I₃以及位線BL₇的電流I₇。此時(shí)，所述參考電流I_ref＝(I₃+I₇)/2。

在具體實(shí)施中，每次獲取所述參考電流時(shí)所選中的2n個(gè)存儲(chǔ)單元可以相同，也可以不同。比如，在第i次獲取所述參考電流時(shí)，所述2n個(gè)存儲(chǔ)單元包括：存儲(chǔ)單元a、及d。在第i+1次獲取所述參考電流時(shí)，所述2n個(gè)存儲(chǔ)單元包括：存儲(chǔ)單元a及f。

在本發(fā)明的一實(shí)施例中，所述2n個(gè)存儲(chǔ)單元中同一存儲(chǔ)單元在每次獲取所述參考電流時(shí)所存儲(chǔ)的數(shù)據(jù)均相同。也就是說，同一存儲(chǔ)單元在每次用于獲取參考電流時(shí)，均被編程為同一數(shù)據(jù)。比如，在第i+1次獲取所述參考電流時(shí)存儲(chǔ)單元a所存儲(chǔ)的數(shù)據(jù)，與在i次獲取所述參考電流時(shí)存儲(chǔ)單元a所存儲(chǔ)的數(shù)據(jù)相同。在第i+1次獲取所述參考電流時(shí)存儲(chǔ)單元b所存儲(chǔ)的數(shù)據(jù)，與在i次獲取所述參考電流時(shí)存儲(chǔ)單元b所存儲(chǔ)的數(shù)據(jù)相同。

在本發(fā)明的另一實(shí)施例中，為了提高存儲(chǔ)單元的耐久性及穩(wěn)定性，所述2n個(gè)存儲(chǔ)單元中同一存儲(chǔ)單元在相鄰兩次被用于獲取所述參考電流時(shí)所存儲(chǔ)的數(shù)據(jù)不同。

比如，在第i次以及第i+3次獲取所述參考電流時(shí)所選中的2n個(gè)存儲(chǔ)單元中均包括存儲(chǔ)單元a，則在第i+3次獲取所述參考電流時(shí)存儲(chǔ)單元a所存儲(chǔ)的數(shù)據(jù)，與在i次獲取所述參考電流時(shí)存儲(chǔ)單元a所存儲(chǔ)的數(shù)據(jù)不同。當(dāng)在i次獲取所述參考電流時(shí)存儲(chǔ)單元a所存儲(chǔ)的數(shù)據(jù)為“10”時(shí)，在第i+3次獲取所述參考電流時(shí)存儲(chǔ)單元a所存儲(chǔ)的數(shù)據(jù)則為“01”。當(dāng)在i次獲取所述參考電流時(shí)存儲(chǔ)單元a所存儲(chǔ)的數(shù)據(jù)為“01”時(shí)，在第i+3次獲取所述參考電流時(shí)存儲(chǔ)單元a所存儲(chǔ)的數(shù)據(jù)則為“10”。

由上述內(nèi)容可知，采用本發(fā)明實(shí)施例中存儲(chǔ)器讀取電路參考電流的獲取方法，可以在保證對所選中的存儲(chǔ)單元耐久性的情況下，提高讀取電路的讀取速度和讀取精度。

參照圖7，本發(fā)明實(shí)施例還提供了一種存儲(chǔ)器的讀取方法，所述方法可以包括如下步驟：

步驟71，施加相應(yīng)的讀取電壓至待讀取的存儲(chǔ)單元的各個(gè)電極。

比如，參照圖5，對第一存儲(chǔ)位M01進(jìn)行讀取操作時(shí)，通過所述字線WL對所述中間電極103施加第一讀取電壓，通過所述第一控制柵線CG1對所述第一控制柵極104施加第二讀取電壓，通過所述第二控制柵線CG2對所述第二控制柵極106施加第三讀取電壓，通過將所述第二位線BL_r接地對所述第二位線電極102施加0V電壓。

步驟72，通過第一輸入端接入所述待讀取的存儲(chǔ)單元對應(yīng)的位線電流。

比如，參照圖5，通過所述第一位線BL_r將所述第一位線電極101與讀取電路連接，此時(shí)，所述第一位線BL_r的電流值即為所述待讀取的存儲(chǔ)單元對應(yīng)的位線電流。

步驟73，通過第二輸入端接入?yún)⒖茧娏鳌?/p>

在具體實(shí)施中，所述參考電流是通過上述的存儲(chǔ)器讀取電路參考電流的

獲取方法獲得的。

步驟74，將所述位線電流與參考電流進(jìn)行比較獲得所述待讀取的存儲(chǔ)單元的讀取結(jié)果。

在具體實(shí)施中，將所述位線電流與參考電流進(jìn)行比較，可以確定所述待讀取的存儲(chǔ)單元所存儲(chǔ)的比特?cái)?shù)據(jù)。

為了便于理解和實(shí)施上述存儲(chǔ)器讀取電路參考電流的獲取方法，本發(fā)明實(shí)施還提供了一種存儲(chǔ)器讀取電路參考電流的獲取裝置。下面結(jié)合附圖，對所述裝置進(jìn)行詳細(xì)說明：

參照圖8，本發(fā)明實(shí)施提供了存儲(chǔ)器讀取電路參考電流的獲取裝置，所述存儲(chǔ)器包括若干個(gè)呈陣列排布的存儲(chǔ)單元所構(gòu)成的存儲(chǔ)陣列。所述裝置可以包括：選取單元81，編程單元82以及獲取單元83。其中：

所述選取單元81，適于從存儲(chǔ)陣列中選中與待讀取的存儲(chǔ)單元位于同一行且對應(yīng)不同位線的2n個(gè)存儲(chǔ)單元，n為正整數(shù)；

所述編程單元82，適于對所述2n個(gè)存儲(chǔ)單元執(zhí)行編程操作，使得所述2n個(gè)存儲(chǔ)單元中的n個(gè)存儲(chǔ)單元被編程為“01”，所述2n個(gè)存儲(chǔ)單元中剩余n個(gè)存儲(chǔ)單元被編程為“10”；

所述獲取單元83，適于將對所述待讀取的存儲(chǔ)單元執(zhí)行讀取操作時(shí)對應(yīng)的所述2n個(gè)存儲(chǔ)單元所在位線的電流的平均值作為所述參考電流。

在本發(fā)明的一實(shí)施例中，所述2n個(gè)存儲(chǔ)單元中同一存儲(chǔ)單元在每次獲取所述參考電流時(shí)所存儲(chǔ)的數(shù)據(jù)均相同。

在本發(fā)明的另一實(shí)施例中，所述2n個(gè)存儲(chǔ)單元中同一存儲(chǔ)單元在相鄰兩次被用于獲取所述參考電流時(shí)所存儲(chǔ)的數(shù)據(jù)不同。

本領(lǐng)域普通技術(shù)人員可以理解上述實(shí)施例的各種方法中的全部或部分步驟是可以通過程序來指令相關(guān)的硬件來完成，該程序可以存儲(chǔ)于一計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)中，存儲(chǔ)介質(zhì)可以包括：ROM、RAM、磁盤或光盤等。

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。