本申請(qǐng)要求2015年11月3日向韓國(guó)知識(shí)產(chǎn)權(quán)局提交的申請(qǐng)?zhí)枮?0-2015-0153908的韓國(guó)專利申請(qǐng)的優(yōu)先權(quán)，該韓國(guó)申請(qǐng)的全部公開內(nèi)容通過引用合并于此。

技術(shù)領(lǐng)域

各種實(shí)施例總體涉及一種電子設(shè)備，更具體地，涉及一種外圍電路、半導(dǎo)體存儲(chǔ)器件以及該半導(dǎo)體器件和/或外圍電路的操作方法。

背景技術(shù)：

半導(dǎo)體存儲(chǔ)器件由諸如硅(Si)、鍺(Ge)、砷化鎵(GaAs)和磷化銦(Inp)的半導(dǎo)體材料制成。半導(dǎo)體存儲(chǔ)器件被分為易失性存儲(chǔ)器件和非易失性存儲(chǔ)器件。

易失性存儲(chǔ)器件在掉電時(shí)丟失儲(chǔ)存的數(shù)據(jù)。易失性存儲(chǔ)器件的示例包括靜態(tài)RAM(SRAM)、動(dòng)態(tài)RAM(DRAM)和同步DRAM(SDRAM)。非易失性存儲(chǔ)器件不管上電/掉電如何都保持儲(chǔ)存的數(shù)據(jù)。非易失性存儲(chǔ)器的示例包括只讀存儲(chǔ)器(ROM)、掩膜ROM(MROM)、可編程ROM(PROM)、可擦除可編程ROM(EPROM)、電可擦除可編程ROM(EEPROM)、快閃存儲(chǔ)器、相變隨機(jī)存取存儲(chǔ)器(PRAM)、磁性RAM(MRAM)、電阻式RAM(RRAM)和鐵電RAM(FRAM)?？扉W存儲(chǔ)器被分為或非型存儲(chǔ)器和與非型存儲(chǔ)器。

技術(shù)實(shí)現(xiàn)要素：

根據(jù)實(shí)施例，可以提供一種半導(dǎo)體存儲(chǔ)器件。半導(dǎo)體存儲(chǔ)器件可以包括存儲(chǔ)單元陣列，存儲(chǔ)單元陣列包括多個(gè)存儲(chǔ)單元。半導(dǎo)體存儲(chǔ)器件可以包括耦合電路，耦合電路包括耦接在全局線與局部線之間的傳輸晶體管，局部線耦接至多個(gè)存儲(chǔ)單元。半導(dǎo)體存儲(chǔ)器件可以包括地址解碼器，地址解碼器耦接至塊字線和全局線，塊字線耦接至傳輸晶體管的柵極。

根據(jù)實(shí)施例，可以提供一種操作半導(dǎo)體存儲(chǔ)器件的方法。半導(dǎo)體存儲(chǔ)器件可以包括多個(gè)存儲(chǔ)單元。該方法可以包括導(dǎo)通傳輸晶體管。

根據(jù)實(shí)施例，可以提供一種半導(dǎo)體存儲(chǔ)器件。半導(dǎo)體存儲(chǔ)器件可以包括存儲(chǔ)單元陣列，存儲(chǔ)單元陣列包括多個(gè)存儲(chǔ)單元。半導(dǎo)體器件可以包括耦合電路，耦合電路包括耦 接在全局線與局部線之間的傳輸晶體管，局部線耦接至多個(gè)存儲(chǔ)單元。

根據(jù)實(shí)施例，可以提供一種外圍電路。外圍電路可以包括耦接在全局線與局部線之間的傳輸晶體管以及耦接至塊字線和全局線的地址解碼器，塊字線共同耦接至傳輸晶體管的柵極。地址解碼器可以被配置為導(dǎo)通傳輸晶體管。

附圖說明

圖1是圖示包括半導(dǎo)體存儲(chǔ)器件和控制器的存儲(chǔ)系統(tǒng)的示例代表的框圖。

圖2是圖示半導(dǎo)體存儲(chǔ)器件的示例代表的框圖。

圖3是圖示圖2中所示的地址解碼器的結(jié)構(gòu)的示例代表的框圖。

圖4是圖示圖2中所示的存儲(chǔ)單元陣列的實(shí)施例的示例代表的視圖。

圖5是圖示圖2中所示的存儲(chǔ)單元陣列的實(shí)施例的示例代表的視圖。

圖6A是圖示在擦除操作期間被施加至選中存儲(chǔ)塊的電壓的示例代表的視圖。

圖6B是圖示在擦除操作期間被施加至未選中存儲(chǔ)塊的電壓的示例代表的視圖。

圖7A是圖示在擦除操作期間流入選中存儲(chǔ)塊的熱空穴的示例代表的視圖。

圖7B是圖示在擦除操作期間流入未選中存儲(chǔ)塊的熱空穴的示例代表的視圖。

圖8是圖示根據(jù)實(shí)施例的被施加至未選中存儲(chǔ)塊的電壓脈沖的示例代表的視圖。

圖9是圖示被施加至未選中存儲(chǔ)塊的電壓脈沖的實(shí)施例的示例代表的視圖。

圖10是圖示被施加至未選中存儲(chǔ)塊的電壓脈沖的實(shí)施例的示例代表的視圖。

圖11是圖示被施加至未選中存儲(chǔ)塊的電壓脈沖的實(shí)施例的示例代表的視圖。

圖12是圖示根據(jù)實(shí)施例的由半導(dǎo)體存儲(chǔ)器件的操作導(dǎo)致的效果的示例代表的視圖。

圖13是圖示由被施加至未選中存儲(chǔ)塊的電壓脈沖引起的源極選擇線的電勢(shì)改變的示例代表的視圖。

圖14是圖示根據(jù)實(shí)施例的包括半導(dǎo)體存儲(chǔ)器件的存儲(chǔ)系統(tǒng)的應(yīng)用示例的示例代表的框圖。

圖15是圖示包括參照?qǐng)D14所述的存儲(chǔ)系統(tǒng)的計(jì)算系統(tǒng)的示例代表的框圖。

具體實(shí)施方式

各種實(shí)施例可以針對(duì)一種具有改善的可靠性的半導(dǎo)體存儲(chǔ)器件及其操作方法。

僅說明在本說明書中公開的根據(jù)構(gòu)思的實(shí)施例的示例的特定結(jié)構(gòu)或功能描述以描述根據(jù)本構(gòu)思的實(shí)施例的示例，且根據(jù)本構(gòu)思的實(shí)施例的示例可以通過各種形式來實(shí)現(xiàn)，但是該描述不局限于在本說明書中描述的實(shí)施例的示例。

各種變型和改變可以應(yīng)用于根據(jù)本構(gòu)思的實(shí)施例的示例，使得實(shí)施例的示例將在附圖中被圖示以及在說明書中被描述。然而，根據(jù)本構(gòu)思的實(shí)施例的示例不局限于特定實(shí)施例，而是包括被包括在本公開的精神和技術(shù)范圍內(nèi)的所有變化、等同或替換。

諸如第一或第二的術(shù)語可以用于描述各種組件，但所述組件不受到以上術(shù)語的限制。以上術(shù)語用于區(qū)分一個(gè)組件與另一個(gè)組件，例如，在不脫離根據(jù)本公開的構(gòu)思的范圍的情況下，第一組件可以被稱為第二組件，類似地，第二組件可以被稱為第一組件。

應(yīng)當(dāng)理解的是，當(dāng)描述一元件“耦接”或“連接”至另一元件時(shí)，該元件可以直接耦接或直接連接至另一元件，或者通過第三元件而耦接或連接至另一元件。相反，應(yīng)當(dāng)理解的是，當(dāng)一元件被稱為“直接連接至”或“直接耦接至”另一元件時(shí)，另一元件不介于兩者之間。描述組件之間關(guān)系的其他表達(dá)(即，“在...之間”和“直接在...之間”或“相鄰于”和“直接相鄰于”)需要通過相同的方式來解釋。

在本說明書使用的術(shù)語僅用于描述實(shí)施例的特定示例，而非意在限制本公開。如果在上下文中不存在明確相反的含義，則單數(shù)形式可以包括復(fù)數(shù)形式。在本說明書中，應(yīng)當(dāng)理解的是，術(shù)語“包括”或“具有”表示存在在本說明書中描述的特征、數(shù)量、步驟、操作、組件、部分或其組合，但不預(yù)先排除存在或增加一個(gè)或更多個(gè)其他特征、數(shù)量、步驟、操作、組件、部分或其組合的可能性。

如果沒有相反地定義，則在本文中使用的包括技術(shù)術(shù)語或科技術(shù)語的所有術(shù)語具有與本領(lǐng)域技術(shù)人員所通常理解的含義相同的含義。如果在說明書中未明確地定義，則在常用字典中定義的術(shù)語應(yīng)當(dāng)被解釋為具有與相關(guān)領(lǐng)域上下文中的含義相同的含義，而不會(huì)以理想化或過于形式化的含義來解釋。

在下文中，本公開將通過參照附圖解釋實(shí)施例的示例來描述。

圖1是圖示包括半導(dǎo)體存儲(chǔ)器件100和控制器200的存儲(chǔ)系統(tǒng)1000的框圖。

參照?qǐng)D1，存儲(chǔ)系統(tǒng)1000可以包括半導(dǎo)體存儲(chǔ)器件100和控制器200。

半導(dǎo)體存儲(chǔ)器件100可以響應(yīng)于控制器200的控制而操作。半導(dǎo)體存儲(chǔ)器件100可以包括存儲(chǔ)單元陣列110，存儲(chǔ)單元陣列110包括多個(gè)存儲(chǔ)塊。根據(jù)實(shí)施例，半導(dǎo)體存儲(chǔ)器件100可以是快閃存儲(chǔ)器件。

半導(dǎo)體存儲(chǔ)器件100可以被配置為從控制器200接收命令和地址，以及訪問根據(jù)地址而被選中的存儲(chǔ)單元陣列的區(qū)域。換句話說，半導(dǎo)體存儲(chǔ)器件100可以對(duì)由地址選中的區(qū)域執(zhí)行與命令相對(duì)應(yīng)的內(nèi)部操作。半導(dǎo)體存儲(chǔ)器件100可以包括被配置為執(zhí)行內(nèi)部操作的外圍電路120。

半導(dǎo)體存儲(chǔ)器件100可以執(zhí)行編程操作、讀取操作和擦除操作。在編程操作期間，半導(dǎo)體存儲(chǔ)器件100可以利用數(shù)據(jù)對(duì)根據(jù)地址而選中的區(qū)域進(jìn)行編程。在讀取操作期間，半導(dǎo)體存儲(chǔ)器件100可以從由地址選中的區(qū)域讀取數(shù)據(jù)。在擦除操作期間，半導(dǎo)體存儲(chǔ)器件100可以擦除儲(chǔ)存在由地址選中的區(qū)域中的數(shù)據(jù)。

控制器200可以控制半導(dǎo)體存儲(chǔ)器件100來執(zhí)行編程操作、讀取操作或擦除操作。在編程操作期間，控制器200可以將編程命令、地址和數(shù)據(jù)提供至半導(dǎo)體存儲(chǔ)器件100。在讀取操作期間，控制器200可以將讀取命令和地址提供至半導(dǎo)體存儲(chǔ)器件100。在擦除操作期間，控制器200可以將擦除命令和地址提供至半導(dǎo)體存儲(chǔ)器件100。

根據(jù)實(shí)施例，控制器200可以包括諸如隨機(jī)存取存儲(chǔ)器(RAM)、處理單元、主機(jī)接口和存儲(chǔ)器接口的組件(composition)。RAM可以用作處理單元的操作存儲(chǔ)器、半導(dǎo)體存儲(chǔ)器件100與主機(jī)之間的高速緩存以及半導(dǎo)體存儲(chǔ)器件100與主機(jī)之間的緩沖存儲(chǔ)器中的至少一種。處理單元可以控制控制器的常規(guī)操作。

主機(jī)接口可以包括用于主機(jī)與控制器200之間的數(shù)據(jù)交換的程序。根據(jù)實(shí)施例，控制器200可以通過諸如通用串行總線(USB)協(xié)議、多媒體卡(MMC)協(xié)議、外圍組件互連(PCI)協(xié)議、PCI快速(PCI-E)協(xié)議、高級(jí)技術(shù)附件(ATA)協(xié)議、串行ATA協(xié)議、并行ATA協(xié)議、小型計(jì)算機(jī)小接口(SCSI)協(xié)議、增強(qiáng)小型磁盤接口(ESDI)協(xié)議、集成驅(qū)動(dòng)電路(IDE)協(xié)議和私有協(xié)議的各種接口協(xié)議中的至少一種來與主機(jī)通信。

存儲(chǔ)器接口可以與半導(dǎo)體存儲(chǔ)器件100接口。例如，存儲(chǔ)器接口可以包括或非(NOR)接口或與非(NAND)接口。

圖2是圖示半導(dǎo)體存儲(chǔ)器件100的框圖。

參照?qǐng)D2，半導(dǎo)體存儲(chǔ)器件100可以包括存儲(chǔ)單元陣列110和外圍電路120。

存儲(chǔ)單元陣列110可以經(jīng)由行線RL耦接至地址解碼器121。存儲(chǔ)單元陣列110可以經(jīng)由位線BL耦接至讀取和寫入電路123。

存儲(chǔ)單元陣列110可以包括多個(gè)存儲(chǔ)塊。多個(gè)存儲(chǔ)塊中的每個(gè)可以包括多個(gè)存儲(chǔ)單元。根據(jù)實(shí)施例，多個(gè)存儲(chǔ)單元可以是存儲(chǔ)單元。這將在以下參照?qǐng)D4和圖5來描述。

外圍電路120可以包括地址解碼器121、電壓發(fā)生器122、讀取和寫入電路123、輸入/輸出電路124和控制邏輯125。

地址解碼器121可以經(jīng)由行線RL耦接至存儲(chǔ)單元陣列110。地址解碼器121可以被配置為響應(yīng)于控制邏輯125來控制行線RL。地址解碼器121可以接收控制邏輯125經(jīng)由輸入/輸出電路124接收的地址ADDR。

根據(jù)實(shí)施例，可以以頁為單位執(zhí)行半導(dǎo)體存儲(chǔ)器件100的編程操作和讀取操作。在編程操作和讀取操作期間，地址ADDR可以包括塊地址和行地址。地址解碼器121可以被配置為對(duì)來自接收到的地址ADDR的塊地址解碼。地址解碼器121可以根據(jù)解碼的塊地址來選擇一個(gè)存儲(chǔ)塊。地址解碼器121可以被配置為對(duì)來自接收到的地址ADDR的行地址解碼。地址解碼器121可以根據(jù)解碼的行地址來選擇選中存儲(chǔ)塊的一個(gè)頁。可以參照?qǐng)D3來描述地址解碼器121。

根據(jù)實(shí)施例，可以以存儲(chǔ)塊為單位來執(zhí)行半導(dǎo)體存儲(chǔ)器件100的擦除操作。在擦除操作期間，地址ADDR可以包括塊地址。地址解碼器121可以對(duì)塊地址解碼以及根據(jù)解碼的塊地址來選擇一個(gè)存儲(chǔ)塊。

根據(jù)實(shí)施例，地址解碼器121可以包括塊解碼器、行解碼器和地址緩沖器。

電壓發(fā)生器122可以響應(yīng)于控制邏輯125的控制而操作。電壓發(fā)生器122可以通過使用被供應(yīng)至半導(dǎo)體存儲(chǔ)器件100的外部電源電壓來產(chǎn)生內(nèi)部電源電壓。例如，電壓發(fā)生器122可以通過調(diào)節(jié)外部電源電壓來產(chǎn)生內(nèi)部電源電壓。內(nèi)部電源電壓可以被提供至地址解碼器121、讀取和寫入電路123、輸入/輸出電路124和控制邏輯125，并且被用作半導(dǎo)體存儲(chǔ)器件100的操作電壓。

電壓發(fā)生器122可以通過使用外部電源電壓和內(nèi)部電源電壓中的至少一個(gè)來產(chǎn)生多個(gè)電壓。根據(jù)實(shí)施例，電壓發(fā)生器122可以包括接收內(nèi)部電源電壓的多個(gè)泵送電容器。電壓發(fā)生器122可以響應(yīng)于控制邏輯125的控制而通過選擇性地激活多個(gè)泵送電容器來產(chǎn)生多個(gè)電壓。例如，電壓發(fā)生器122可以產(chǎn)生要被施加至行線RL的各種電壓，以及將產(chǎn)生的電壓提供至地址解碼器121。多個(gè)電壓之中的擦除電壓可以被施加至存儲(chǔ)單元陣列110的塊體區(qū)，以及被傳送至選中存儲(chǔ)塊的存儲(chǔ)單元的通道。多個(gè)電壓中的一些可 以被傳送至地址解碼器121。

讀取和寫入電路123可以經(jīng)由位線BL耦接至存儲(chǔ)單元陣列110。讀取和寫入電路123可以響應(yīng)于控制邏輯125的控制來操作。

在編程操作期間，讀取和寫入電路123可以將來自輸入/輸出電路124的數(shù)據(jù)DATA傳送至位線BL。選中頁的存儲(chǔ)單元可以根據(jù)傳送來的數(shù)據(jù)DATA而被編程。在讀取操作期間，讀取和寫入電路123可以經(jīng)由位線BL而從選中頁的存儲(chǔ)單元讀取數(shù)據(jù)DATA，以及將讀取的數(shù)據(jù)DATA輸出至輸入/輸出電路124。在擦除操作期間，讀取和寫入電路123可以浮置位線BL。

根據(jù)實(shí)施例，讀取和寫入電路123可以包括頁緩沖器(或頁寄存器)和列選擇電路。

控制邏輯125可以耦接至地址解碼器121、電壓發(fā)生器122、讀取和寫入電路123以及輸入/輸出電路124?？刂七壿?25可以接收來自輸入/輸出電路124的命令CMD和地址ADDR?？刂七壿?25可以控制半導(dǎo)體存儲(chǔ)器件100來執(zhí)行與命令CMD相對(duì)應(yīng)的內(nèi)部操作?？刂七壿?25可以將地址ADDR傳送至地址解碼器121。

圖3是圖示圖2中所示的地址解碼器的結(jié)構(gòu)的示例代表的視圖。

參照?qǐng)D3，半導(dǎo)體存儲(chǔ)器件的地址解碼器121可以包括行解碼器121_1、耦合電路121_21至121_2m以及塊解碼器121_3。

行解碼器121_1可以被配置為響應(yīng)于信號(hào)CMDv而將操作電壓輸出至全局線(全局源極選擇線GSSL、全局字線0GWL0至全局字線n GWLn、全局管道線GPL和全局漏極選擇線GDSL)。例如，行解碼器121_1可以將對(duì)存儲(chǔ)單元執(zhí)行編程循環(huán)、讀取操作和擦除循環(huán)所必須的操作電壓輸出至全局線GSSL、GWL0至GWLn、GPL和GDSL。

耦合電路121_21至121_2m可以耦接在全局線GSSL、GWL0至GWLn、GPL和GDSL與存儲(chǔ)塊的局部線(源極選擇線SSL、字線0WL0至字線n WLn、管道線PL和漏極選擇線DSL)之間，以及響應(yīng)于塊解碼器121_3的塊選擇信號(hào)Vsel_0至Vsel_m而操作。

換句話說，耦合電路121_21至121_2m可以響應(yīng)于塊解碼器121_3的塊選擇信號(hào)Vsel_0至Vsel_m而將全局線GSSL、GWL0至GWLn、GPL、GDSL選擇性地耦接至選中存儲(chǔ)塊110MB的局部線SSL、WL0至WLn、PL和DSL，使得從行解碼器121_1輸出至全局線GSSL、GWL0至GWLn、GPL和GDSL的操作電壓(例如，編程電壓、擦除電壓、讀取電壓、通過電壓(pass voltage)、管柵電壓、驗(yàn)證電壓)可以被傳送至 選中存儲(chǔ)塊的局部線SSL、WL0至WLn、PL和DSL。

耦合電路121_21至121_2m中的每個(gè)可以包括分別耦接在全局線GSSL、GWL0至GWLn、GPL和GDSL與存儲(chǔ)塊的局部線SSL、WL0至WLn、PL和DSL之間的晶體管(未圖示)。這些晶體管(未圖示)可以是傳輸晶體管。耦合電路121_21至121_2m可以響應(yīng)于塊選擇信號(hào)Vsel_0至Vsel_m而將全局字線GWL0至GWLn與局部字線WL0至WLn耦接。塊選擇信號(hào)Vsel_0至Vsel_m可以經(jīng)由塊字線耦接至傳輸晶體管，并且可以具有比傳輸晶體管的閾值電壓大的電壓電平。

耦合電路121_21至121_2m可以設(shè)置至快閃存儲(chǔ)器件的每個(gè)存儲(chǔ)塊。耦合電路121_21至121_2m可以響應(yīng)于塊解碼器121_3的塊選擇信號(hào)Vsel_0至Vsel_m而選擇性地操作。例如，耦合電路121_21至121_2m之中的由塊解碼器121_3的塊選擇信號(hào)Vsel_0至Vsel_m選中的單個(gè)耦合電路可以被選擇性地操作。塊選擇信號(hào)Vsel_0至Vsel_m可以經(jīng)由耦接至耦合電路121_21至121_2m的塊字線來輸入。

塊解碼器121_3可以響應(yīng)于行地址信號(hào)RADD而分別將塊選擇信號(hào)Vsel_0至Vsel_m輸出至耦合電路121_21至121_2m。塊選擇信號(hào)Vsel_0至Vsel_m中的一個(gè)可以響應(yīng)于行地址信號(hào)RADD而被激活，而其他信號(hào)可以被去激活。輸入有激活的塊選擇信號(hào)Vsel_0的耦合電路121_21可以將被輸出至全局線GSSL、GWL0至GWL15、GPL和GDSL的操作電壓傳送至選中存儲(chǔ)塊，而無電壓降。輸入有去激活的塊選擇信號(hào)Vsel_m的耦合電路121_2m可以阻擋輸出至全局線GSSL、GWL0至GWL15、GPL和GDSL的操作電壓傳送至存儲(chǔ)塊。

在擦除操作期間，塊解碼器121_3可以接收來自電壓發(fā)生器122的電壓，以及將該電壓傳送至塊字線BLKWL。在擦除操作期間，行解碼器122_1可以響應(yīng)于控制邏輯125的控制而接收來自電壓發(fā)生器122的電壓，以及將傳送來的電壓傳送至全局線GSSL、GWL0至GWL15、GPL和GDSL。

圖4是圖示圖2中所示的存儲(chǔ)單元陣列的實(shí)施例的示例代表的示圖。

參照?qǐng)D4,存儲(chǔ)單元陣列110可以包括多個(gè)存儲(chǔ)塊BLK1至BLKz。參照?qǐng)D4，為了方便解釋，僅圖示了第一存儲(chǔ)塊BLK1的內(nèi)部配置，而省略了存儲(chǔ)塊BLK2至BLKz。然而，要理解的是，第二存儲(chǔ)塊BLK2至第z存儲(chǔ)塊BLKz中的每個(gè)可以具有與第一存儲(chǔ)塊BLK1相同的配置或基本上相同的配置。

參照?qǐng)D4，第一存儲(chǔ)塊BLK1可以包括多個(gè)單元串CS11至CS1m和CS21至CS2m。根據(jù)實(shí)施例，單元串CS11至CS1m和CS21至CS2m中的每個(gè)可以具有“U”形。在第 一存儲(chǔ)塊BLK1中，m個(gè)單元串可以沿行方向(即，+X方向)布置。為了方便解釋，圖4圖示沿列方向(即，+Y方向)布置的兩個(gè)單元串。然而，要理解的是，三個(gè)或更多個(gè)單元串可以沿列方向布置。

多個(gè)單元串CS11至CS1m和CS21至CS2m中的每個(gè)可以包括至少一個(gè)源極選擇晶體管SST、第一存儲(chǔ)單元MC1至第n存儲(chǔ)單元MCn、管道晶體管PT和至少一個(gè)漏極選擇晶體管DST。

選擇晶體管SST和DST以及存儲(chǔ)單元MC1至MCn可以具有相似的結(jié)構(gòu)。根據(jù)實(shí)施例，選擇晶體管SST和DST以及存儲(chǔ)單元MC1至MCn中的每個(gè)可以包括溝道層、隧道絕緣層、電荷儲(chǔ)存層和阻擋絕緣層。根據(jù)實(shí)施例，用于提供溝道層的柱體可以形成在每個(gè)單元串中。根據(jù)實(shí)施例，可以給每個(gè)柱體提供用于提供溝道層、隧道絕緣層、電荷儲(chǔ)存層和阻擋絕緣層中的至少一個(gè)的柱體。

每個(gè)單元串的源極選擇晶體管SST可以耦接在公共源極線CSL與存儲(chǔ)單元MC1至MCp之間。

根據(jù)實(shí)施例，布置在同一行中的單元串的源極選擇晶體管可以耦接至沿行方向延伸的源極選擇線，而布置在不同行中的單元串的源極選擇晶體管可以耦接至不同的源極選擇線。圖4圖示了第一行中的單元串CS11至CS1m的源極選擇晶體管可以耦接至第一源極選擇線SSL1。第二行中的單元串CS21至CS2m的源極選擇晶體管可以耦接至第二源極選擇線SSL2。

根據(jù)實(shí)施例，單元串CS11至CS1m和CS21至CS2m的源極選擇晶體管可以共同耦接至單個(gè)源極選擇線。

每個(gè)單元串的第一存儲(chǔ)單元MC1至第n存儲(chǔ)單元MCn可以耦接在源極選擇晶體管SST與漏極選擇晶體管DST之間。

第一存儲(chǔ)單元MC1至第n存儲(chǔ)單元MCn可以被劃分為第一存儲(chǔ)單元MC1至第p存儲(chǔ)單元MCp以及第(p+1)存儲(chǔ)單元MCp+1至第n存儲(chǔ)單元MCn。第一存儲(chǔ)單元MC1至第p存儲(chǔ)單元MCp可以沿與+Z方向相反的方向順序布置，并且串聯(lián)耦接在源極選擇晶體管SST與管道晶體管PT之間。第(p+1)存儲(chǔ)單元MCp+1至第n存儲(chǔ)單元MCn可以沿+Z方向順序布置，并且串聯(lián)耦接在管道晶體管PT與漏極選擇晶體管DST之間。第一存儲(chǔ)單元MC1至第p存儲(chǔ)單元MCp與第(p+1)存儲(chǔ)單元MCp+1至第n存儲(chǔ)單元MCn可以經(jīng)由管道晶體管PT而耦接。每個(gè)單元串的第一存儲(chǔ)單元MC1至第n存儲(chǔ)單元MCn的柵極可以分別耦接至第一字線WL1至第n字線WLn。

根據(jù)實(shí)施例，第一存儲(chǔ)單元MC1至第n存儲(chǔ)單元MCn中的至少一個(gè)可以用作虛設(shè)存儲(chǔ)單元。當(dāng)設(shè)置有虛設(shè)存儲(chǔ)單元時(shí)，可以穩(wěn)定地控制對(duì)應(yīng)單元串的電壓或電流。因此，可以改善儲(chǔ)存在存儲(chǔ)塊BLK1中的數(shù)據(jù)的可靠性。

每個(gè)單元串的管道晶體管PT的柵極可以耦接至管道線PL。

每個(gè)單元串的漏極選擇晶體管DST可以耦接在對(duì)應(yīng)位線與存儲(chǔ)單元MCp+1至MCn之間。沿行方向布置的單元串可以耦接至沿行方向延伸的漏極選擇線。第一行中的單元串CS11至CS1m的漏極選擇晶體管可以耦接至第一漏極選擇線DSL1。第二行中的單元串CS21至CS2m的漏極選擇晶體管可以耦接至第二漏極選擇線DSL2。

沿列方向布置的單元串可以耦接至沿列方向延伸的位線。如圖4中所示，布置在第一列中的單元串CS11和CS21可以耦接至第一位線BL1，以及布置在第m列中的單元串CS1m和CS2m可以耦接至第m位線BLm。

在沿行方向的單元串中，耦接至同一字線的存儲(chǔ)單元可以形成單個(gè)頁。例如，來自第一行中的單元串CS11至CS1m的耦接至第一字線WL1的存儲(chǔ)單元可以形成單個(gè)頁。來自第二行中的單元串CS21至CS2m的耦接至第一字線WL1的存儲(chǔ)單元可以形成另一頁。當(dāng)漏極選擇線DSL1和DSL2中的一個(gè)被選中時(shí)，布置在一個(gè)行方向上的單元串可以被選中。由于字線WL1至WLn中的一個(gè)被選中，因此可以從選中單元串選中一個(gè)頁。

圖5是圖示圖2中所示的存儲(chǔ)單元陣列110的實(shí)施例的框圖。

參照?qǐng)D5，存儲(chǔ)單元陣列110可以包括多個(gè)存儲(chǔ)塊BLK1’至BLKz’。參照?qǐng)D5，圖示了第一存儲(chǔ)塊BLK1’的內(nèi)部配置，而省略了剩余存儲(chǔ)塊BLK2’至BLKz’的內(nèi)部配置。然而，要理解的是，第二存儲(chǔ)塊BLK2’至第z存儲(chǔ)塊BLKz’中的每個(gè)具有與第一存儲(chǔ)塊BLK1’相同的配置或基本上相同的配置。

第一存儲(chǔ)塊BLK1’可以包括多個(gè)單元串CS11’至CS1m’和CS21’至CS2m’。多個(gè)單元串CS11’至CS1m’和CS21’至CS2m’中的每個(gè)可以沿+Z方向延伸。在第一存儲(chǔ)塊BLK1’中，m個(gè)單元串可以沿+X方向布置。為了方便解釋，圖6圖示了沿+Y方向布置的兩個(gè)單元串。然而，要理解的是，三個(gè)或更多個(gè)單元串可以沿列方向(即，+Y方向)布置。

多個(gè)單元串CS11’至CS1m’和CS21’至CS2m’中的每個(gè)可以包括至少一個(gè)源極選擇晶體管SST、第一存儲(chǔ)單元MC1至第n存儲(chǔ)單元MCn以及至少一個(gè)漏極選擇晶體管DST。

每個(gè)單元串的源極選擇晶體管SST可以耦接在公共源極線CSL與存儲(chǔ)單元MC1至MCn之間。布置在同一行中的單元串的源極選擇晶體管可以耦接至同一源極選擇線。布置在第一行中的單元串CS11’至CS1m’的源極選擇晶體管可以耦接至第一源極選擇線SSL1。布置在第二行中的單元串CS21’至CS2m’的源極選擇晶體管可以耦接至第二源極選擇線SSL2。根據(jù)實(shí)施例，單元串CS11’至CS1m’和CS21’至CS2m’的源極選擇晶體管可以共同耦接至另一源極選擇線。

每個(gè)單元串的第一存儲(chǔ)單元MC1至第n存儲(chǔ)單元MCn可以串聯(lián)耦接在源極選擇晶體管SST與漏極選擇晶體管DST之間。第一存儲(chǔ)單元MC1至第n存儲(chǔ)單元MCn的柵極可以分別耦接至第一字線WL1至第n字線WLn。

根據(jù)實(shí)施例，第一存儲(chǔ)單元MC1至第n存儲(chǔ)單元MCn中的至少一個(gè)可以用作虛設(shè)存儲(chǔ)單元。當(dāng)設(shè)置有虛設(shè)存儲(chǔ)單元時(shí)，可以穩(wěn)定地控制單元串的電壓或電流。因此，可以改善儲(chǔ)存在存儲(chǔ)塊BLK1’中的數(shù)據(jù)的可靠性。

每個(gè)單元串的漏極選擇晶體管DST可以耦接在對(duì)應(yīng)位線BL(即，BL1至BLm)與存儲(chǔ)單元MC1至MCn之間。沿行方向布置的單元串的漏極選擇晶體管可以耦接至沿行方向延伸的漏極選擇線。第一行中的單元串CS11’至CS1m’的漏極選擇晶體管可以耦接至第一漏極選擇線DSL1。第二行中的單元串CS21’至CS2m’的漏極選擇晶體管可以耦接至第二漏極選擇線DSL2。

結(jié)果，除管道晶體管PT被從每個(gè)單元串去除以外，圖5中所示的存儲(chǔ)塊BLK1’可以具有與圖4中所示的存儲(chǔ)塊BLK1相似的等效電路。

在下文中，將參照?qǐng)D2至圖5來描述擦除操作。

當(dāng)執(zhí)行擦除操作時(shí)，電壓發(fā)生器122可以響應(yīng)于控制邏輯125的控制而產(chǎn)生擦除電壓Verase，以及地址解碼器121可以響應(yīng)于控制邏輯125的控制而將由電壓發(fā)生器122產(chǎn)生的擦除電壓Verase施加至存儲(chǔ)單元陣列110的公共源極線CSL?？梢钥刂圃礃O選擇晶體管SST和漏極選擇晶體管DST處于浮置狀態(tài)。

隨后，溝道的電勢(shì)電平可以響應(yīng)于公共源極線CSL的電勢(shì)電平而增大。耦接至處于浮置狀態(tài)的多個(gè)源極選擇晶體管和漏極選擇晶體管的源極選擇線和漏極選擇線的電勢(shì)電平可以因耦合現(xiàn)象而響應(yīng)于溝道的電勢(shì)電平來增大。

儲(chǔ)存在第一存儲(chǔ)單元MC1至第n存儲(chǔ)單元MCn中的數(shù)據(jù)可以通過溝道的增大的電勢(shì)電平來擦除。換句話說，儲(chǔ)存在第一存儲(chǔ)單元MC1至第n存儲(chǔ)單元MCn的電荷儲(chǔ)存層中的電子可以因FN隧穿(FN tunneling)而通過溝道的電勢(shì)來脫阱(detrap)。更具 體地，儲(chǔ)存在第一存儲(chǔ)單元MC1至第n存儲(chǔ)單元MCn的電荷儲(chǔ)存層中的電子可以流入溝道并且通過溝道的增大的電勢(shì)電平與具有接地電平的字線WL1至WLn的電勢(shì)電平之間的差來脫阱，或者在溝道中產(chǎn)生的熱空穴可以流入第一存儲(chǔ)單元MC1至第n存儲(chǔ)單元MCn的電荷儲(chǔ)存層，以導(dǎo)致儲(chǔ)存在電荷儲(chǔ)存層中的電子脫阱。第一字線WL1至第n字線WLn可以維持接地電平，或者從浮置狀態(tài)改變至接地電平。

在通過執(zhí)行擦除操作來擦除第一存儲(chǔ)單元MC1至第n存儲(chǔ)單元MCn的數(shù)據(jù)之后，可以阻擋被施加至公共源極線CSL的擦除電壓Verase，以及可以放電公共源極線CSL的電勢(shì)。

圖6A和圖6B是圖示在擦除操作期間被施加至選中存儲(chǔ)塊和未選中存儲(chǔ)塊的電壓的示例代表的視圖。

圖6A是圖示被施加至選中存儲(chǔ)塊的電壓的示圖，圖6B是圖示被施加至未選中存儲(chǔ)塊的電壓的視圖。

參照?qǐng)D6A，當(dāng)對(duì)選中存儲(chǔ)塊執(zhí)行擦除操作時(shí)，可以通過將比傳輸晶體管的閾值電壓Vt大的塊字線電壓Vg施加至塊字線605來導(dǎo)通傳輸晶體管。0V的電壓可以被施加至全局字線601且傳輸晶體管可以被導(dǎo)通，使得0V的電壓可以被傳送至局部字線603。

參照?qǐng)D6B，由于0V的電壓被施加至未選中存儲(chǔ)塊中的耦接至傳輸晶體管的塊字線611以及全局字線607(Vg＝0V)，因此傳輸晶體管可以被關(guān)斷，以及局部字線609可以處于浮置狀態(tài)F。

圖7A和圖7B是圖示在擦除操作期間引入熱空穴的示例代表的視圖。

圖7A是圖示在選中存儲(chǔ)塊的溝道中發(fā)生的現(xiàn)象的視圖。圖7B是圖示在未選中存儲(chǔ)塊的溝道中發(fā)生的現(xiàn)象的視圖。

參照?qǐng)D7A，在選中存儲(chǔ)塊中，具有高電壓電平的擦除偏壓(bias)701可以被施加至源極713。由于源極選擇晶體管703處于浮置狀態(tài)，因此可能因源極713與源極選擇晶體管703之間的電壓差而產(chǎn)生柵極致漏極泄漏(GIDL)電流，以及熱空穴可以沿溝道711的方向而產(chǎn)生和引入以增大溝道的電勢(shì)電平。由于選中存儲(chǔ)塊的字線具有0V的電壓，因此可以發(fā)生熱空穴至存儲(chǔ)單元中的隧穿715以擦除來自存儲(chǔ)單元705、707和709的數(shù)據(jù)。

參照?qǐng)D7B，由于未選中存儲(chǔ)塊與選中存儲(chǔ)塊共享源極729，因此可以將具有高電壓電平的擦除偏壓717施加至源極729。源極選擇晶體管719以及存儲(chǔ)單元721、723和725 的字線可以處于浮置狀態(tài)。因此，可以通過電容耦合而從相鄰端子誘導(dǎo)出電勢(shì)以形成正電勢(shì)，使得熱空穴可以從溝道727流動(dòng)，或者可以防止電子從存儲(chǔ)單元721、723和725的電荷儲(chǔ)存層泄漏。然而，當(dāng)存儲(chǔ)單元721、723和725中的每個(gè)的浮置節(jié)點(diǎn)的電勢(shì)低時(shí)，雖然沒有發(fā)生隧穿，但是熱空穴可以流入溝道727(731)中并且在溝道727的塊體區(qū)被俘獲。然而，該現(xiàn)象可能導(dǎo)致存儲(chǔ)單元721、723和725的閾值電壓在讀取操作期間表現(xiàn)出沿正方向偏移。結(jié)果，可能危害到半導(dǎo)體存儲(chǔ)器件的可靠性。

因此，在本說明書中，描述了在擦除操作期間，能夠通過增大未選中存儲(chǔ)塊的局部字線的電勢(shì)電平來防止在溝道層中引入或俘獲熱空穴的半導(dǎo)體存儲(chǔ)器件及其操作方法。

圖8是圖示在根據(jù)實(shí)施例的被施加至未選中存儲(chǔ)塊的電壓脈沖的示例代表的示圖。

參照?qǐng)D8，對(duì)于選中存儲(chǔ)塊(實(shí)線)，半導(dǎo)體存儲(chǔ)器件可以在整個(gè)時(shí)間段期間將選中存儲(chǔ)塊的傳輸晶體管Pass Tr(其將局部字線Local WL與全局字線Global WL耦接)導(dǎo)通，以將全局字線Global WL的電壓(0V)傳送至局部字線Local WL。例如，半導(dǎo)體存儲(chǔ)器件可以將塊電壓脈沖Vp施加至耦接至傳輸晶體管Pass Tr的柵電極的塊字線，以導(dǎo)通傳輸晶體管Pass Tr。塊電壓脈沖Vp可以具有比與選中存儲(chǔ)塊相對(duì)應(yīng)的傳輸晶體管Pass Tr的閾值電壓大的電平。0V的電壓可以被施加至耦接至選中存儲(chǔ)塊的全局字線Global WL。由于傳輸晶體管Pass Tr被導(dǎo)通，因此0V的電壓可以被傳送至局部字線Local WL。

在時(shí)間點(diǎn)t0與時(shí)間點(diǎn)t1之間的時(shí)間間隔期間，對(duì)于未選中存儲(chǔ)塊(虛線)，半導(dǎo)體存儲(chǔ)器件可以將未選中存儲(chǔ)塊的傳輸晶體管Pass Tr(其將局部字線Local WL與全局字線Global WL)導(dǎo)通，以增大局部字線Local WL的電勢(shì)電平。

例如，半導(dǎo)體存儲(chǔ)器件可以將塊電壓脈沖Vp施加至耦接至傳輸晶體管Pass Tr的柵電極的塊字線，以導(dǎo)通傳輸晶體管Pass Tr。塊電壓脈沖Vp可以具有比與選中存儲(chǔ)塊相對(duì)應(yīng)的傳輸晶體管Pass Tr的閾值電壓大的電平。第一電壓脈沖V2可以被施加至耦接至選中存儲(chǔ)塊的全局字線Global WL。第一電壓脈沖V2的電平可以是比塊電壓脈沖Vp的電平低的任意正電壓電平。由于傳輸晶體管Pass Tr被導(dǎo)通，因此被施加至全局字線Global WL的第一電壓脈沖V2可以被施加至局部字線Local WL。圖8圖示了塊電壓脈沖Vp和第一電壓脈沖V2被同時(shí)分別施加至塊字線和全局字線Global WL。然而，根據(jù)各種實(shí)施例，塊電壓脈沖Vp和第一電壓脈沖V2可以被分別順序地施加至塊字線和全局字線Global WL。

在時(shí)間點(diǎn)t1處，半導(dǎo)體存儲(chǔ)器件可以關(guān)斷未選中存儲(chǔ)塊的傳輸晶體管Pass Tr。全局字線Global WL的電壓可以維持在第一電壓脈沖V2。由于傳輸晶體管Pass Tr被關(guān)斷， 因此局部字線Local WL可以處于浮置狀態(tài)。由于局部字線Local WL與相鄰端子之間的電容耦合，局部字線Local WL的電壓可以被增大參考電壓Vf。因此，局部字線Local WL可以被浮置在高電壓(VH)狀態(tài)，在該高電壓(VH)狀態(tài)中，局部字線Local WL從第一電壓脈沖V2的電平增大參考電壓Vf的電平。

在時(shí)間點(diǎn)t2處，半導(dǎo)體存儲(chǔ)器件可以將被施加至全局字線Global WL的第一電壓脈沖V2放電至0V。通過在晚于時(shí)間點(diǎn)t1的時(shí)間點(diǎn)t2處將全局字線Global WL放電，可以維持被傳送至局部字線Local WL的第一電壓脈沖V2。圖8圖示了在從傳輸晶體管Pass Tr關(guān)斷的時(shí)間點(diǎn)t1延遲的時(shí)間點(diǎn)t2處，將全局字線Global WL放電。然而，根據(jù)各種實(shí)施例，也可以在時(shí)間點(diǎn)t1處對(duì)全局字線Global WL執(zhí)行。

圖9是圖示被施加至未選中存儲(chǔ)塊的電壓脈沖的實(shí)施例的示例代表的示圖。

參照?qǐng)D9，對(duì)于選中存儲(chǔ)塊(實(shí)線)，半導(dǎo)體存儲(chǔ)器件可以在整個(gè)時(shí)間段期間將選中存儲(chǔ)塊的傳輸晶體管Pass Tr(其將局部字線Local WL與全局字線Global WL耦接)導(dǎo)通，以將全局字線Global WL的電壓傳送至局部字線Local WL。例如，半導(dǎo)體存儲(chǔ)器件可以將塊電壓脈沖Vp施加至耦接至傳輸晶體管Pass Tr的柵電極的塊字線，以導(dǎo)通傳輸晶體管Pass Tr。塊電壓脈沖Vp可以具有比與選中存儲(chǔ)塊相對(duì)應(yīng)的傳輸晶體管Pass Tr的閾值電壓大的電平。

根據(jù)圖9中所示的實(shí)施例，可以將第二電壓脈沖V3施加至耦接至選中存儲(chǔ)塊的全局字線Global WL。第二電壓脈沖V3可以大于0V且低于第一電壓脈沖V2，所述第一電壓脈沖V2被施加至耦接至未選中存儲(chǔ)塊的全局字線Global WL。由于傳輸晶體管Pass Tr被導(dǎo)通，因此第二電壓脈沖V3的電壓電平可以被直接傳送至局部字線Local WL。通過施加具有比0V大且比第一電壓脈沖V2低的低電壓電平的第二電壓脈沖V3作為選中存儲(chǔ)塊的全局字線Global WL的電壓，可以防止過度的擦除操作。

在時(shí)間點(diǎn)t0與時(shí)間點(diǎn)t1之間的時(shí)間間隔處，對(duì)于未選中存儲(chǔ)塊(虛線)，半導(dǎo)體存儲(chǔ)器件可以將未選中存儲(chǔ)塊的傳輸晶體管Pass Tr(其將局部字線Local WL與全局字線Global WL耦接)導(dǎo)通，以增大局部字線Local WL的電勢(shì)。

例如，半導(dǎo)體存儲(chǔ)器件可以將塊電壓脈沖Vp施加至耦接至傳輸晶體管Pass Tr的柵電極的塊字線，以導(dǎo)通傳輸晶體管Pass Tr。塊電壓脈沖Vp可以具有比與選中存儲(chǔ)塊相對(duì)應(yīng)的傳輸晶體管Pass Tr的閾值電壓大的電平。第一電壓脈沖V2可以被施加至耦接至選中存儲(chǔ)塊的全局字線Global WL。第一電壓脈沖V2可以具有比塊電壓脈沖Vp的電壓電平低的任意正電壓電平。由于傳輸晶體管Pass Tr被導(dǎo)通，因此被施加至全局字線Global WL的第一電壓脈沖V2可以被施加至局部字線Local WL。圖9圖示了塊電壓 脈沖Vp和第一電壓脈沖V2被同時(shí)分別施加至塊字線和全局字線Global WL。然而，根據(jù)各種實(shí)施例，塊電壓脈沖Vp和第一電壓脈沖V2可以被分別順序地施加至塊字線和全局字線Global WL。

在時(shí)間點(diǎn)t1處，半導(dǎo)體存儲(chǔ)器件可以關(guān)斷未選中存儲(chǔ)塊的傳輸晶體管Pass Tr。全局字線Global WL的電壓可以維持在第一電壓脈沖V2。由于傳輸晶體管Pass Tr關(guān)斷，因此局部字線Local WL可以處于浮置狀態(tài)。由于局部字線Local WL與相鄰端子之間的電容耦合，因此局部字線Local WL的電壓可以被增大參考電壓Vf。因此，局部字線Local WL可以被浮置在高電壓(VH)狀態(tài)，在該高電壓(VH)狀態(tài)中，局部字線Local WL從施加的第一電壓脈沖V2增大參考電壓Vf的電平。

在時(shí)間點(diǎn)t2處，半導(dǎo)體存儲(chǔ)器件可以將被施加至全局字線Global WL的第一電壓脈沖V2放電為0V。通過在晚于時(shí)間點(diǎn)t1的時(shí)間點(diǎn)t2處將全局字線Global WL放電，可以維持被傳送至局部字線Local WL的第一電壓脈沖V2。圖9圖示了在從傳輸晶體管Pass Tr關(guān)斷的時(shí)間點(diǎn)t1延遲的時(shí)間點(diǎn)t2處，將全局字線Global WL放電。然而，根據(jù)各種實(shí)施例，也可以在時(shí)間點(diǎn)t1處對(duì)全局字線Global WL執(zhí)行。

圖10是圖示被施加至未選中存儲(chǔ)塊的電壓脈沖的實(shí)施例的示例代表的示圖。

圖10圖示當(dāng)多個(gè)存儲(chǔ)塊共享包括多個(gè)傳輸晶體管的傳輸晶體管塊時(shí)被施加至未選中存儲(chǔ)塊的電壓脈沖。由于傳輸晶體管Pass Tr通過選中塊而導(dǎo)通，因此高偏壓要被施加至全局字線Global WL，以維持未選中存儲(chǔ)塊的局部字線Local WL的偏壓。

參照?qǐng)D10，半導(dǎo)體存儲(chǔ)器件可以在整個(gè)時(shí)間段期間導(dǎo)通傳輸晶體管Pass Tr，所述傳輸晶體管Pass Tr將局部字線Local WL與全局字線Global WL耦接，所述全局字線Global WL將選中存儲(chǔ)塊與未選中存儲(chǔ)塊耦接。例如，第一塊電壓脈沖Vp1可以被施加至耦接至傳輸晶體管Pass Tr的柵電極的塊字線，以導(dǎo)通傳輸晶體管Pass Tr。第一塊電壓脈沖Vp1可以具有比與選中存儲(chǔ)塊相對(duì)應(yīng)的傳輸晶體管Pass Tr的閾值電壓大的電平。

由于0V的電壓可以在整個(gè)時(shí)間段期間被施加至選中存儲(chǔ)塊的全局字線Global WL且傳輸晶體管Pass Tr被導(dǎo)通，因此0V的電壓可以被傳送至局部字線Local WL。

在時(shí)間點(diǎn)t0至?xí)r間點(diǎn)t1之間的時(shí)間間隔期間，可以將第一電壓脈沖V2施加至耦接至未選中存儲(chǔ)塊的全局字線Global WL。由于傳輸晶體管Pass Tr被導(dǎo)通，因此被施加至全局字線Global WL的第一電壓脈沖V2可以被傳送至局部字線Local WL。圖10圖示了第一塊電壓脈沖Vp1和第一電壓脈沖V2被同時(shí)分別施加至塊字線和全局字線Global WL。然而，根據(jù)各種實(shí)施例，第一塊電壓脈沖Vp1和第一電壓脈沖V2可以被 分別順序地施加至塊字線和全局字線Global WL。

根據(jù)圖10中所示的實(shí)施例，由于選中存儲(chǔ)塊和未選中存儲(chǔ)塊共享傳輸晶體管，因此高偏壓要被施加至未選中存儲(chǔ)塊的全局字線，以保持關(guān)于未選中存儲(chǔ)塊的傳輸晶體管關(guān)斷。

在時(shí)間點(diǎn)t1之后，半導(dǎo)體存儲(chǔ)器件可以將未選中存儲(chǔ)塊的全局字線的偏壓維持在第一電壓脈沖V2。圖10圖示了第一電壓脈沖V2的電勢(shì)不變并且基于時(shí)間點(diǎn)t1來維持。然而，根據(jù)實(shí)施例，在時(shí)間點(diǎn)t1之后施加的第一電壓脈沖V2可以大于或等于第一塊電壓脈沖Vp1。

當(dāng)在時(shí)間點(diǎn)t1之后，由于第一電壓脈沖V2具有大于或等于第一塊電壓脈沖Vp1的電平，因此未選中存儲(chǔ)塊的傳輸晶體管Pass Tr關(guān)斷時(shí)，局部字線Local WL可以處于浮置狀態(tài)。由于局部字線Local WL與相鄰端子之間的電容耦合，局部字線Local WL的電壓可以被增大參考電壓Vf。因此，局部字線Local WL可以被浮置在高電壓(VH)狀態(tài)，在該高電壓(VH)狀態(tài)中，局部線Local WL從第一電壓脈沖V2的電平增大參考電壓Vf的電平。

根據(jù)圖10中所示的實(shí)施例，通過將第一電壓脈沖V2施加至未選中存儲(chǔ)塊的全局字線Global WL，而在時(shí)間點(diǎn)t2處不單獨(dú)改變偏壓，傳輸晶體管Pass Tr可以保持關(guān)斷。

圖11是圖示被施加至未選中存儲(chǔ)塊的電壓脈沖的實(shí)施例的示例代表的示圖。

圖11圖示當(dāng)在傳輸晶體管Pass Tr的源極與漏極之間發(fā)生泄漏時(shí)被施加至未選中存儲(chǔ)塊的電壓脈沖的波形。

參照?qǐng)D11，對(duì)于選中存儲(chǔ)塊(實(shí)線)，半導(dǎo)體存儲(chǔ)器件可以在整個(gè)時(shí)間段期間將選中存儲(chǔ)塊的傳輸晶體管Pass Tr(其將局部字線Local WL與全局字線Global WL耦接)導(dǎo)通，以將全局字線Global WL的電壓(0V)傳送至局部字線Local WL。例如，半導(dǎo)體存儲(chǔ)器件可以將塊電壓脈沖Vp施加至耦接至傳輸晶體管Pass Tr的柵電極的塊字線，以導(dǎo)通傳輸晶體管Pass Tr。塊電壓脈沖Vp可以具有比與選中存儲(chǔ)塊相對(duì)應(yīng)的傳輸晶體管Pass Tr的閾值電壓大的電平。由于0V的電壓可以被施加至耦接至選中存儲(chǔ)塊的全局字線Global WL且傳輸晶體管Pass Tr被導(dǎo)通，因此0V的電壓可以被直接傳送至局部字線Local WL。

在時(shí)間點(diǎn)t0與時(shí)間點(diǎn)t1之間的時(shí)間間隔期間，對(duì)于未選中存儲(chǔ)塊(虛線)，半導(dǎo)體存儲(chǔ)器件可以將未選中存儲(chǔ)塊的傳輸晶體管Pass Tr(其將局部字線Local WL與全局字線Global WL耦接)導(dǎo)通，以增大局部字線Local WL的電勢(shì)電平。

例如，塊電壓脈沖Vp可以被施加至耦接至傳輸晶體管Pass Tr的柵電極的塊字線，以導(dǎo)通傳輸晶體管Pass Tr。塊電壓脈沖Vp可以具有比與選中存儲(chǔ)塊相對(duì)應(yīng)的傳輸晶體管Pass Tr的閾值電壓大的電平。第一電壓脈沖V2可以被施加至耦接至選中存儲(chǔ)塊的全局字線Global WL。第一電壓脈沖V2的電平可以是任意正電壓電平并且低于塊電壓脈沖Vp的電平。由于傳輸晶體管Pass Tr被導(dǎo)通，因此被施加至全局字線Global WL的第一電壓脈沖V2可以被傳送至局部字線Local WL。圖11圖示了塊電壓脈沖Vp和第一電壓脈沖V2被同時(shí)分別施加至塊字線和全局字線Global WL。然而，根據(jù)各種實(shí)施例，塊電壓脈沖Vp和第一電壓脈沖V2可以被分別順序地施加至塊字線和全局字線Global WL。

在時(shí)間點(diǎn)t1處，半導(dǎo)體存儲(chǔ)器件可以關(guān)斷未選中存儲(chǔ)塊的傳輸晶體管Pass Tr。全局字線Global WL的電壓可以維持在第一電壓脈沖V2。由于傳輸晶體管Pass Tr被關(guān)斷，因此局部字線Local WL可以處于浮置狀態(tài)。由于與相鄰端子的電容耦合，局部字線Local WL的電壓可以被增大參考電壓Vf。因此，局部字線Local WL可以被浮置在高電壓(VH)狀態(tài)，在該高電壓(VH)狀態(tài)中，局部字線Local WL從第一電壓脈沖V2的電平增大參考電壓Vf的電平。

在時(shí)間點(diǎn)t2處，半導(dǎo)體存儲(chǔ)器件可以將被施加至全局字線Global WL的第一電壓脈沖V2放電至放電電壓VD。在晚于時(shí)間點(diǎn)t1的時(shí)間點(diǎn)t2處，被傳送至局部字線Local WL的第一電壓脈沖V2可以通過將全局字線Global WL放電來維持。圖11圖示了在從傳輸晶體管Pass Tr被關(guān)斷的時(shí)間點(diǎn)t1延遲的時(shí)間點(diǎn)t2處，將全局字線Global WL放電。然而，根據(jù)各種實(shí)施例，也可以在時(shí)間點(diǎn)t1處對(duì)全局字線Global WL執(zhí)行。也可以在時(shí)間點(diǎn)t1處將全局字線Global WL放電。

參照?qǐng)D11，當(dāng)未選中存儲(chǔ)塊的全局字線Global WL的放電電壓不是0V，而是具有任意正電壓電平的放電電壓VD時(shí)，可以防止由泄漏導(dǎo)致的局部字線Local WL的電勢(shì)降低。

圖12是圖示根據(jù)實(shí)施例的由半導(dǎo)體存儲(chǔ)器件的操作導(dǎo)致的效果的示例代表的示圖。

參照?qǐng)D12，半導(dǎo)體存儲(chǔ)器件可以通過施加關(guān)于未選中存儲(chǔ)塊的塊字線和全局字線的偏壓來維持局部字線的高電勢(shì)，如參照?qǐng)D8至圖11所述。

甚至在高電壓擦除偏壓被施加至源極時(shí)，源極選擇晶體管1005的電勢(shì)可以被增大，使得源極選擇晶體管1005與源極結(jié)之間的電勢(shì)差可以減小(1003)。因此，可以減少重疊區(qū)域中由GIDL電流導(dǎo)致的熱空穴的產(chǎn)生。

當(dāng)局部字線形成高電勢(shì)時(shí)，即使在溝道的電勢(shì)增大時(shí)，沿溝道方向的橫向電場(chǎng)和沿存儲(chǔ)單元的方向的垂直電場(chǎng)也可以減小。結(jié)果，熱空穴可能難以沿溝道方向或存儲(chǔ)單元的方向流動(dòng)。因此，溝道區(qū)中俘獲的電荷數(shù)量可以減少，從而降低讀取操作期間的錯(cuò)誤率。

圖13是圖示由被施加至未選中存儲(chǔ)塊的電壓脈沖導(dǎo)致的源極選擇線的電勢(shì)改變的示圖。

為了抑制由未選中存儲(chǔ)塊的源極與源極選擇晶體管SSL Tr之間的GIDL電流導(dǎo)致的熱空穴的產(chǎn)生，被施加至源極的高電壓擦除電壓與源極選擇晶體管SSL Tr之間的電勢(shì)差要小。因此，可能有必要增大源極選擇晶體管SSL Tr的電勢(shì)。

參照?qǐng)D13，在常規(guī)擦除操作期間，可以將0V的電壓施加(1301)至未選中存儲(chǔ)塊的塊字線以關(guān)斷傳輸晶體管Pass Tr。因此，全局字線Global WL、全局源極選擇線Global SSL和全局漏極選擇線Global DSL的偏壓不會(huì)被傳送至局部字線Local WL、局部源極選擇線Local SSL和局部漏極選擇線Local DSL。當(dāng)傳輸晶體管Pass Tr被關(guān)斷時(shí)，局部字線Local WL、局部源極選擇線Local SSL和局部漏極選擇線Local DSL的電勢(shì)可以通過電容耦合而稍稍增大(1305)。

在時(shí)間點(diǎn)t0與時(shí)間點(diǎn)t1之間的時(shí)間間隔期間(在該時(shí)間間隔中，擦除電壓被施加至公共源極端子Source Bias(1303))，根據(jù)實(shí)施例的半導(dǎo)體存儲(chǔ)器件可以通過將正電壓脈沖(1303)施加至傳輸晶體管Pass Tr的柵電極而導(dǎo)通傳輸晶體管Pass Tr。另外，在同一時(shí)間間隔期間，第三電壓脈沖V4可以被施加至全局字線Global WL、全局源極選擇線Global SSL和全局漏極選擇線Global DSL。由于傳輸晶體管Pass Tr被導(dǎo)通，因此第三電壓脈沖V4可以被傳送至局部字線Local WL、局部源極選擇線Local SSL和局部漏極選擇線Local DSL。

在時(shí)間點(diǎn)t1處，半導(dǎo)體存儲(chǔ)器件可以通過將未選中存儲(chǔ)塊的塊字線放電來關(guān)斷傳輸晶體管Pass Tr。局部字線Local WL、局部源極選擇線Local SSL和局部漏極選擇線Local DSL的電勢(shì)可以增大由全局字線Global WL、全局源極選擇線Global SSL和全局漏極選擇線Global DSL誘導(dǎo)的第三電壓脈沖電平與由電容耦合導(dǎo)致的電勢(shì)的總和。

圖14是圖示圖1中所示的存儲(chǔ)系統(tǒng)1000的應(yīng)用示例2000的框圖。

參照?qǐng)D14，存儲(chǔ)系統(tǒng)2000可以包括半導(dǎo)體存儲(chǔ)器件2100和控制器2200。半導(dǎo)體存儲(chǔ)器件2100可以包括多個(gè)半導(dǎo)體存儲(chǔ)芯片。半導(dǎo)體存儲(chǔ)芯片可以被劃分為多個(gè)組。

圖14圖示了分別經(jīng)由第一通道CH1至第k通道CHk與控制器2200通信的多個(gè)組。 每個(gè)存儲(chǔ)芯片可以以與以上參照?qǐng)D2描述的半導(dǎo)體存儲(chǔ)器件100實(shí)質(zhì)上相同的方式來配置和操作。

每個(gè)組可以經(jīng)由單個(gè)公共通道與控制器2200通信。控制器2200可以以與以上參照?qǐng)D1描述的控制器200基本上相同的方式來配置，并且可以控制半導(dǎo)體存儲(chǔ)器件2100的多個(gè)存儲(chǔ)芯片。

圖14圖示耦接至單個(gè)通道的多個(gè)半導(dǎo)體存儲(chǔ)芯片。然而，可以修改存儲(chǔ)系統(tǒng)2000，使得單個(gè)半導(dǎo)體存儲(chǔ)芯片可以耦接至單個(gè)通道。

控制器2200和半導(dǎo)體存儲(chǔ)器件2100可以被集成至單個(gè)半導(dǎo)體器件中。在實(shí)施例的示例中，控制器2200和半導(dǎo)體存儲(chǔ)器件2100可以被集成至單個(gè)半導(dǎo)體器件中以形成存儲(chǔ)卡。例如，控制器2200和半導(dǎo)體存儲(chǔ)器件2100可以被集成至單個(gè)半導(dǎo)體器件中以形成PC卡(個(gè)人計(jì)算機(jī)存儲(chǔ)卡國(guó)際協(xié)會(huì)(PCMCIA))、緊湊式快閃(CF)卡、智能媒體卡(SM或SMC)、記憶棒、多媒體卡(MMC、RS-MMC或微型MMC)、SD卡(SD、迷你SD、微型SD或SDHC)或通用快閃儲(chǔ)存器(UFS)。

控制器2200和半導(dǎo)體存儲(chǔ)器件2100可以被集成至單個(gè)半導(dǎo)體器件以形成半導(dǎo)體驅(qū)動(dòng)器(固態(tài)驅(qū)動(dòng)器(SSD))。半導(dǎo)體驅(qū)動(dòng)器(SSD)可以包括被配置為儲(chǔ)存半導(dǎo)體存儲(chǔ)器中的數(shù)據(jù)的儲(chǔ)存器件。當(dāng)存儲(chǔ)系統(tǒng)1000用作半導(dǎo)體驅(qū)動(dòng)器(SSD)時(shí)，可以顯著改善耦接至存儲(chǔ)系統(tǒng)1000的主機(jī)的操作速度。

在示例中，存儲(chǔ)系統(tǒng)2000可以用作電子設(shè)備(諸如計(jì)算機(jī)、超移動(dòng)PC(UMPC)、工作站、上網(wǎng)本、個(gè)人數(shù)字助手(PDA)、便攜式計(jì)算機(jī)、網(wǎng)絡(luò)板、無線電話、移動(dòng)電話、智能電話、電子書、便攜式多媒體播放器(PMP)、便攜式游戲機(jī)、導(dǎo)航設(shè)備、黑匣子、數(shù)字相機(jī)、三維(3D)電視、數(shù)字錄音機(jī)、數(shù)字音頻播放器、數(shù)字圖像記錄儀、數(shù)字圖像播放器、數(shù)字錄像機(jī)、數(shù)字視頻播放器、用于在無線環(huán)境中收發(fā)信息的設(shè)備、用于家庭網(wǎng)絡(luò)的各種電子設(shè)備中的一種、用于計(jì)算機(jī)網(wǎng)絡(luò)的各種電子設(shè)備中的一種、用于遠(yuǎn)程信息處理網(wǎng)絡(luò)的各種電子設(shè)備中的一種、RFID設(shè)備和/或用于計(jì)算系統(tǒng)的各種設(shè)備中的一種)的各種部件中的一種。

在實(shí)施例的示例中，半導(dǎo)體存儲(chǔ)器件2100或存儲(chǔ)系統(tǒng)2000可以以各種方式來封裝。例如，半導(dǎo)體存儲(chǔ)器件2100或存儲(chǔ)系統(tǒng)2000可以使用各種方法(諸如層疊式封裝(PoP)、球柵陣列(BGA)、芯片級(jí)封裝(CSP)、塑料引線芯片載體(PLCC)、塑料雙列直插式封裝(PDIP)、華夫包式裸片、晶片形式裸片、板上芯片(COB)、陶瓷雙列直插式封裝(CERDIP)、塑料度量四方扁平封裝(MQFP)、薄型四方扁平封裝(TQFP)、小外形集成電路(SOIC)、收縮型小外形封裝(SSOP)、薄型小外形封裝(TSOP)、薄型四方 扁平封裝(TQFP)、系統(tǒng)內(nèi)封裝(SIP)、多芯片封裝(MCP)、晶片級(jí)制造封裝(WFP)和/或晶片級(jí)處理層疊封裝(WSP)等)來封裝。

圖15是圖示包括圖14中所示的存儲(chǔ)系統(tǒng)2000的計(jì)算系統(tǒng)3000的框圖。

參照?qǐng)D15，計(jì)算系統(tǒng)3000可以包括中央處理單元3100、隨機(jī)存取存儲(chǔ)器(RAM)3200、用戶接口3300、電源3400、系統(tǒng)總線3500和存儲(chǔ)系統(tǒng)2000。

存儲(chǔ)系統(tǒng)2000可以經(jīng)由系統(tǒng)總線3500電耦接至中央處理單元3100、RAM 3200、用戶接口3300和電源3400。經(jīng)由用戶接口3300提供的數(shù)據(jù)或者由中央處理單元3100處理的數(shù)據(jù)可以被儲(chǔ)存在存儲(chǔ)系統(tǒng)2000中。

圖15圖示經(jīng)由控制器2200耦接至系統(tǒng)總線3500的半導(dǎo)體存儲(chǔ)器件2100。然而，半導(dǎo)體存儲(chǔ)器件2100可以直接耦接至系統(tǒng)總線3500。控制器2200的功能可以由中央處理單元3100和RAM 3200來執(zhí)行。

圖15圖示了以上參照?qǐng)D14描述的存儲(chǔ)系統(tǒng)2000。然而，存儲(chǔ)系統(tǒng)2000可以由以上參照?qǐng)D1描述的存儲(chǔ)系統(tǒng)1000來代替。在實(shí)施例的示例中，計(jì)算系統(tǒng)3000可以分別包括以上參照?qǐng)D1和圖14描述的存儲(chǔ)系統(tǒng)1000和2000二者。

根據(jù)實(shí)施例，可以提供一種具有改善可靠性的半導(dǎo)體存儲(chǔ)器件及其操作方法。

雖然已經(jīng)參照本公開實(shí)施例的示例描述了本公開，但是本領(lǐng)域技術(shù)人員將理解的是，在不脫離如所附權(quán)利要求限定的本公開的精神和范圍的情況下，可以做出形式和細(xì)節(jié)上的各種變化。

在實(shí)施例的上述示例中，如本領(lǐng)域技術(shù)人員都理解的那樣，在不脫離本申請(qǐng)的精神的情況下，可以省略本文描述的特征或步驟，可以包括額外步驟或特征，和/或可以以與在文本所陳述的特定組合不同的方式來組合本文所描述的特征或步驟。

雖然已經(jīng)說明了本公開的實(shí)施例的示例并且已經(jīng)使用了附圖和特定術(shù)語，但是以一般含義來使用它們以幫助理解本公開，并且不限制本公開的范圍。對(duì)于本公開所屬領(lǐng)域的本領(lǐng)域技術(shù)人員將明顯的是，除實(shí)施例的以上提及的示例以外，可以基于本公開精神做出其他變型。