本申請要求2015年11月6日向韓國知識產(chǎn)權(quán)局提交的申請?zhí)枮?0-2015-0155926的韓國專利申請的優(yōu)先權(quán)，其全部內(nèi)容通過引用的方式合并于本申請。

技術(shù)領(lǐng)域

本發(fā)明的各個實施例總的來說涉及半導(dǎo)體技術(shù)并且更具體地說涉及用于半導(dǎo)體器件的字線驅(qū)動器。

背景技術(shù)：

例如動態(tài)隨機(jī)存取存儲器(DRAM)的半導(dǎo)體存儲器件包括用于儲存數(shù)據(jù)的多個存儲單元。每一存儲單元具有金屬氧化物半導(dǎo)體(MOS)晶體管和電容器并且耦接到字線和位線。隨著集成度增加，MOS晶體管變得更難以安全穩(wěn)定運(yùn)行。此外，因為由于改進(jìn)制造方法而引起的柵線寬變得更小，在存儲單元中使用的晶體管的尺寸也變得更小。因此，晶體管的閾值電壓、電流驅(qū)動能力以及操作速度以及存儲單元自身的信息存儲時間裕度接近它們的安全操作極限。具體地說，由于在靠近柵電極的漏極區(qū)和源極之間的區(qū)域中出現(xiàn)的柵致漏極泄漏(GIDL)，現(xiàn)在時常難以保護(hù)存儲單元的信息存儲時間。這是因為，隨著晶體管的尺寸降低，GIDL快速地增加。

由于容易受到GIDL影響的存儲單元降低半導(dǎo)體存儲設(shè)備的可靠性，存儲單元需要在制造工藝的最初階段處被掩蔽，以確保半導(dǎo)體存儲設(shè)備的質(zhì)量。因此，在晶片上制造存儲器芯片過程中，對于能夠有效地掩蔽用于易受GIDL影響的存儲單元的存儲器芯片的方法的需求增加。

技術(shù)實現(xiàn)要素：

本發(fā)明的各個實施例涉及能夠掩蔽容易受到GIDL影響的存儲單元的字線驅(qū)動器、以及半導(dǎo)體存儲設(shè)備和使用它們的測試方法。

在本發(fā)明的實施例中，字線驅(qū)動器可以包括：預(yù)充電電壓產(chǎn)生器，配置為提供作為預(yù)充電電壓的第一和/或第二低電壓；以及副字線驅(qū)動器，配置為將字線預(yù)充電到預(yù)充電電壓。字線的預(yù)充電電壓與鄰近于該字線的相鄰字線的預(yù)充電電壓不同。

在本發(fā)明的實施例中，半導(dǎo)體存儲設(shè)備可以包括：存儲單元陣列，包括交替布置的 奇字線和偶字線；以及字線驅(qū)動器，配置為將奇字線預(yù)充電到第一和/或第二低電壓，并且將偶字線預(yù)充電到第一和第二低電壓中的一個。

在本發(fā)明的實施例中，半導(dǎo)體存儲設(shè)備的測試方法可以包括：將第一數(shù)據(jù)儲存在耦接到奇字線的存儲單元中，并且將第二數(shù)據(jù)儲存在耦接到偶字線的存儲單元中；以及將奇字線預(yù)充電到第一低電壓，并且將偶字線預(yù)充電到與第一低電壓不同的第二低電壓。

附圖說明

圖1是示出了根據(jù)本發(fā)明的實施例的半導(dǎo)體存儲設(shè)備的框圖。

圖2是示出了GIDL的框圖。

圖3和圖4是示出了根據(jù)本發(fā)明的實施例的存儲單元陣列的結(jié)構(gòu)的示意圖。

圖5是示出了根據(jù)本發(fā)明的實施例的字線驅(qū)動器的框圖。

圖6是示出了根據(jù)本發(fā)明的實施例的預(yù)充電電壓產(chǎn)生器的框圖。

圖7是示出了根據(jù)本發(fā)明的實施例的半導(dǎo)體存儲設(shè)備的測試方法的流程圖。

具體實施方式

在下文中，以下將參考附圖描述用于掩蔽柵致漏極泄漏(GIDL)的字線驅(qū)動器、半導(dǎo)體存儲設(shè)備以及使用它們的測試方法。

參考圖1，提供根據(jù)本發(fā)明的實施例的半導(dǎo)體存儲設(shè)備1。

半導(dǎo)體存儲設(shè)備1可以包括多個存儲單元陣列11和12、讀出放大器陣列13以及多個字線驅(qū)動器110至140。多個存儲單元陣列11和12可以包括在一個存儲體內(nèi)。存儲單元陣列11可以包括布置在其中的多個字線WL0至WL3和多個位線BL0至BL2。多個字線WL0至WL3可以包括奇字線和偶字線。位線BL0至BL2可以與多個字線垂直地布置。位線BL0至BL2可以包括奇位線和偶位線。在多個字線WL0至WL3和多個位線BL0至BL2之間的相應(yīng)的交點可以耦接到存儲單元MC。存儲單元陣列12可以與存儲單元陣列11同樣的方式配置。

讀出放大器陣列13可以共同耦接到兩個相鄰存儲單元陣列11和12的位線。半導(dǎo)體存儲設(shè)備1可以具有開口位線架構(gòu)，其中，相鄰存儲單元陣列11和12的位線通過讀出放大器陣列13耦接。

字線驅(qū)動器110和120可以選擇多個字線WL0至WL3中的一個或更多個。字線驅(qū)動器110和120可以基于字線選擇信號選擇期望的字線。字線選擇信號可以從解碼行地址信號的行解碼器(未示出)生成。半導(dǎo)體存儲設(shè)備1可以包括用于選擇多個位線BL0至BL2中的一個或更多個的列解碼器(未示出)。如圖1所示，字線驅(qū)動器110和120可以被劃分并且布置在存儲單元陣列11的兩側(cè)。布置在存儲單元陣列11的左側(cè)中的字線驅(qū)動器110可以訪問字線WL0至WL3的第一部件，布置在存儲單元陣列11的右側(cè)中的字線驅(qū)動器120可以訪問字線WL0至WL3的第二部件。然而，需要注意的是，字線驅(qū)動器110和120的位置或者構(gòu)造可以不同。例如，字線驅(qū)動器可以不被劃分并且可以僅僅布置在存儲單元陣列的左側(cè)或者右側(cè)中。

字線驅(qū)動器110和120可以啟用多個字線WL0至WL3中的一個或更多個或者對多個字線WL0至WL3中的一個或更多個預(yù)充電。字線驅(qū)動器110和120可將多個字線WL0至WL3中的一個或更多個啟用至高電壓電平。高電壓可以包括從半導(dǎo)體存儲設(shè)備1的供電電壓所生成的泵電壓。字線驅(qū)動器110和120可以對多個字線WL0至WL3中的一個或更多個預(yù)充電至第一和/或第二低電壓VBBW0和VBBW1。字線驅(qū)動器110和120可以響應(yīng)于電壓控制信號而對多個字線WL0至WL3中的一個或更多個預(yù)充電至第一和/或第二低電壓VBBW0和VBBW1。第一和第二低電壓VBBW0和VBBW1可以不同。第二低電壓VBBW1可以比第一低電壓VBBW0更低。

在第一工作模式中，字線驅(qū)動器110和120可以將多個字線WL0至WL3中的一個或更多個預(yù)充電至第一低電壓VBBW0。在第二工作模式中，字線驅(qū)動器110和120可以將多個字線WL0至WL3中的一個或更多個預(yù)充電至第一和/或第二低電壓VBBW0和VBBW1。例如，字線驅(qū)動器110和120可以將以偶數(shù)順序布置的偶字線WL0和WL2預(yù)充電至第一低電壓VBBW0，并且將以奇數(shù)順序布置的奇字線WL1和WL3預(yù)充電至第二低電壓VBBW1。

第二工作模式可以對應(yīng)于用于掩蔽受GIDL影響的存儲單元的測試工作模式。第一工作模式可以對應(yīng)于正常模式。第一工作模式可以包括除了測試工作模式之外的所有工作模式。在正常工作模式中，可以執(zhí)行例如讀取、寫入、擦除和/或刷新操作的半導(dǎo)體存儲設(shè)備1的一般操作。半導(dǎo)體存儲設(shè)備1可以根據(jù)工作模式將字線預(yù)充電至不同電壓。在第二工作模式中，半導(dǎo)體存儲設(shè)備1可以將相鄰字線預(yù)充電至不同電壓。因此，能夠容易地區(qū)分容易受到GIDL影響的存儲單元。

存儲單元陣列11還可以包括上偽字線UDWL和下偽字線DDWL。上偽字線UDWL可以布置在存儲單元陣列11的頂部，下偽字線DDWL可以布置在存儲單元陣列11的底部。在第一工作模式中，字線驅(qū)動器110和120可以將上偽字線UDWL和下偽字線DDWL 預(yù)充電至第一低電壓VBBW0。在第二工作模式中，字線驅(qū)動器110和120可以將上偽字線UDWL和下偽字線DDWL預(yù)充電至第一和/或第二低電壓VBBW0和VBBW1。

例如，字線驅(qū)動器110和120在將上偽字線UDWL預(yù)充電至第一低電壓VBBW0時可以將下偽字線DDWL預(yù)充電至第二低電壓VBBW1?；蛘咭沧鳛槭纠志€驅(qū)動器110和120在將上偽字線UDWL預(yù)充電至第二低電壓VBBW1時可以將下偽字線DDWL預(yù)充電至第一低電壓VBBW0。在實施例中，字線驅(qū)動器110和120可以將上偽字線UDWL預(yù)充電至與奇字線WL1和WL3相同的電壓電平，并且將下偽字線DDWL預(yù)充電至與奇字線WL0和WL2相同的電壓電平。

圖2是示出了在半導(dǎo)體存儲設(shè)備中可能出現(xiàn)的柵致漏極泄漏(GIDL)的框圖。通過GIDL可能從存儲單元到字線出現(xiàn)。例如，圖2的部件可以包括在圖1的存儲單元陣列11的部件之中的部分字線、部分位線以及部分存儲單元。

參考圖2，第一字線WL0可以耦接到第一和第二存儲單元201和202。在第一字線WL0和第一位線BL0之間的交點可以耦接到第一單元晶體管CT1和第一存儲單元201。在第一字線WL0和第二位線BL1之間的交點可以耦接到第二單元晶體管CT2和第二存儲單元202。第二字線WL1可以耦接到第三和第四存儲單元203和204。在第二字線WL1和第一位線BL0之間的交點可以耦接到第三單元晶體管CT3和第三存儲單元203。在第二字線WL1和第二位線BL1之間的交點可以耦接到第四單元晶體管CT4和第四存儲單元204。第三字線WL2可以耦接到第五和第六存儲單元205和206。在第三字線WL2和第一位線BL0之間的交點可以耦接到第五單元晶體管CT5和第五存儲單元205。在第三字線WL2和第二位線BL1之間的交點可以耦接到第六單元晶體管CT6和第六存儲單元206。第四字線WL3可以耦接到第七存儲單元207。在第四字線WL3和第一位線BL0之間的交點可以耦接到第七單元晶體管CT7和第七存儲單元207。

例如，假設(shè)具有高電平的數(shù)據(jù)(在下文中稱數(shù)據(jù)1)儲存在第二和第五存儲單元202和205中。在第一工作模式中，字線驅(qū)動器110和120可以將與奇字線對應(yīng)的第一和第三字線WL0和WL2和與奇字線對應(yīng)的第二字線WL1預(yù)充電至第一低電壓VBBW0。此時，通過GIDL可能從儲存數(shù)據(jù)1的存儲單元朝著預(yù)充電至低電壓電平的字線出現(xiàn)。具體地說，如下所述，通過GIDL可以流向未形成在相同有源區(qū)中的字線。

在第二工作模式中，字線驅(qū)動器110和120可以將與奇字線對應(yīng)的第一和第三字線WL0和WL2預(yù)充電至第一低電壓VBBW0，并且將與奇字線對應(yīng)的第二字線WL1預(yù)充電至第二低電壓VBBW1。第二字線WL1可以被預(yù)充電至一個比第一和第三字線WL0和WL2更低的電平。來自第二和第五存儲單元202和205的通過GIDL可以朝著第二 字線WL1流動。此時，由于第二字線WL1被預(yù)充電至比第一低電壓VBBW0更低的第二低電壓VBBW1的電平，更高的通過GIDL可能出現(xiàn)。因此，容易受到GIDL影響的存儲單元由于通過GIDL而可能丟失儲存在其中的數(shù)據(jù)1。

圖3和圖4分別是根據(jù)本發(fā)明的實施例的存儲單元陣列的平面圖和截面圖。例如，圖3和4的存儲單元陣列可以是圖1的存儲單元陣列11。

參考圖3，存儲單元陣列可以包括上偽字線UDWL、第一至第四字線WL0至WL3以及第一至第三位線BL0至BL2。耦接到在字線UDWL和WL0至WL3以及位線BL0至BL2之間的相應(yīng)的交點的存儲單元由圓表示。存儲單元陣列可以具有布置在對角線上的存儲單元形成在共享有源區(qū)中的結(jié)構(gòu)，以便減少該區(qū)域。例如，第一和第三存儲單元301和303可以形成在第一有源區(qū)311上方，第二存儲器單元302和虛存儲單元308可以形成在第二有源區(qū)312上方。第五和第七存儲單元305和307可以形成在第三有源區(qū)313上方。

參考圖4，具有掩埋柵BG的第三和第四字線WL2和WL3可以形成在第三有源區(qū)313中。第二字線WL1的掩埋柵BG可以接近于第三有源區(qū)313形成。盡管未示出，在第三有源區(qū)313和第二字線WL1之間的空間可以充滿氧化物材料。第五存儲單元305可以形成在第三有源區(qū)313的第一區(qū)域401上方，第一位線BL0可以形成在第三有源區(qū)313的第二區(qū)域402上方，以及第七存儲單元307可以形成在第三有源區(qū)313的第三區(qū)域403上方。在第三字線WL2被預(yù)充電至第一低電壓VBBW0的電平并且第二字線WL1被預(yù)充電至第二低電壓VBBW1的電平時，通過GIDL可能從存儲單元305到第二字線WL1出現(xiàn)。

回到圖3，數(shù)據(jù)1可以儲存在耦接到與偶字線對應(yīng)的第一和第三字線WL0和WL2的存儲單元中。此外，具有低電平的數(shù)據(jù)(在下文中稱為數(shù)據(jù)0)可以形成在耦接到與奇字線對應(yīng)的第二字線的存儲單元中，以便掩蔽容易受到GIDL影響的存儲單元。在圖3中，儲存數(shù)據(jù)1的存儲單元由涂色圓表示，儲存數(shù)據(jù)0的存儲單元由未涂色圓表示。在對應(yīng)數(shù)據(jù)被儲存后，字線驅(qū)動器110和120可以將奇字線WL0和WL2預(yù)充電至第一低電壓VBBW0，并且將奇字線WL1和WL3預(yù)充電至第二低電壓VBBW1。在第二和第五存儲單元302和305容易受到GIDL影響時，通過GIDL可以從第二和第五存儲單元302和305流動到預(yù)充電至更低的電壓電平的第二字線WL1。通過GIDL可以被加速，因為第二字線WL1被預(yù)充電的電壓電平較低。因此，字線驅(qū)動器110和120能夠建立如下的環(huán)境：字線能夠沿著通過GIDL被加速的方向預(yù)充電，并且容易受到通過GIDL影響的存儲單元能夠容易地被掩蔽。

參考圖5，提供根據(jù)本發(fā)明的實施例的字線驅(qū)動器500。例如，圖5的字線驅(qū)動器500可以是圖1的字線驅(qū)動器110至140中的一個。

字線驅(qū)動器500可以包括預(yù)充電電壓產(chǎn)生器510和副字線驅(qū)動器520。預(yù)充電電壓產(chǎn)生器510可以響應(yīng)于電壓控制信號VC<0:n>輸出作為預(yù)充電電壓VPCG的第一和/或第二低電壓VBBW0和VBBW1。電壓控制信號VC<0:n>可以基于圖1的半導(dǎo)體存儲設(shè)備的地址信號和工作模式而生成。因此，電壓控制信號VC<0:n>可以根據(jù)半導(dǎo)體存儲設(shè)備的工作模式是第一還是第二工作模式而改變，并且改變以選擇被施加到奇或者偶字線的預(yù)充電電壓。

預(yù)充電電壓產(chǎn)生器510可以響應(yīng)于電壓控制信號VC<0:n>而另外輸出作為預(yù)充電電壓VPCG的第三和第四低電壓VSS和VBB。第三低電壓VSS可以比第一低電壓VBBW0更高，第四低電壓VBB可以比第二低電壓VBBW1更低。預(yù)充電電壓產(chǎn)生器510可以響應(yīng)于電壓控制信號VC<0:n>而輸出第三低電壓而不是第一低電壓VBBW0作為預(yù)充電電壓VPCG，并且輸出第四低電壓VBB而不是第二低電壓VBBW1作為預(yù)充電電壓VPCG。在第三和第四低電壓VSS和VBB作為預(yù)充電電壓被提供時，可以進(jìn)一步增加在奇字線和偶字線之間的電壓差，并且也可能進(jìn)一步增加從存儲單元出現(xiàn)的通過GIDL。

副字線驅(qū)動器520可以包括用于啟用至少一個字線WL的配置。需要注意的是，字線驅(qū)動器500可以包括分別耦接到多個字線的多個副字線驅(qū)動器。副字線驅(qū)動器520可以包括字線啟用單元521和預(yù)充電單元522。字線啟用單元521可以響應(yīng)于字線選擇信號啟用耦接到副字線驅(qū)動器520的字線WL或者為其預(yù)充電。字線選擇信號可以包括主字線選擇信號MWL和副字線選擇信號SWL。主字線選擇信號MWL和副字線選擇信號SWL可以基于地址信號生成。例如，在主字線選擇信號被啟用時，字線啟用單元521可以啟用字線WL至與副字線選擇信號SWL對應(yīng)的電壓電平。此外，在主字線選擇信號失效時，字線啟用單元521可以使字線WL預(yù)充電至與預(yù)充電電壓VPCG對應(yīng)的電壓電平。

預(yù)充電單元522可以響應(yīng)于副字線選擇信號SWL的反轉(zhuǎn)信號SWLB對字線WL預(yù)充電。在副字線選擇信號SWL根據(jù)地址信號被停用并且因此信號SWLB被啟用時，字線預(yù)充電單元522可以將字線WL預(yù)充電至與預(yù)充電電壓VPCG對應(yīng)的電壓電平。

現(xiàn)在參考圖6，提供根據(jù)本發(fā)明的實施例的預(yù)充電電壓產(chǎn)生器。例如，圖6的預(yù)充電電壓產(chǎn)生器可以是圖5的預(yù)充電電壓產(chǎn)生器510。

預(yù)充電電壓產(chǎn)生器510可以包括第一至第六晶體管T11至T16和電壓選通單元601。第一晶體管T11可以通過其柵接收第一電壓控制信號VC<0>。第一晶體管T11的源極或 者漏極可以接收第一低電壓VBBW0，并且其它可以耦接到第一電壓線VL1。第二晶體管T12可以通過其柵接收第二電壓控制信號VC<1>。第二晶體管T12的源極或者漏極可以接收第一低電壓VBBW0，并且其它可以耦接到第二電壓線VL2。第三晶體管T13可以通過其柵接收第三電壓控制信號VC<2>。第二晶體管T12的源極或者漏極可以接收第二低電壓VBBW1，并且其它可以耦接到第二電壓線VL2。第四晶體管T14可以通過其柵接收第四電壓控制信號VC<3>。第四晶體管T14的源極或者漏極可以接收第三低電壓VSS，并且其它可以耦接到第一電壓線VL1。第五晶體管T15可以通過其柵接收第五電壓控制信號VC<4>。第五晶體管T15的源極或者漏極可以接收第四低電壓VBB，并且其它可以耦接到第二電壓線VL2。第六晶體管T16可以通過其柵接收第六電壓控制信號VC<5>，并且第六晶體管T16的源極和漏極可以分別耦接到第一和第二電壓線VL1和VL2。

電壓選通單元601可以響應(yīng)于第七電壓控制信號VC<6>提供第一和第二電壓線VL1和VL2的電壓，分別作為用于奇字線的預(yù)充電電壓VPCG_ODD和用于偶字線的預(yù)充電電壓VPCG_EVEN。例如，在第七電壓控制信號VC<6>被啟用時，電壓選通單元601可以將第一電壓線VL1耦接至與奇字線耦接的副字線驅(qū)動器，使得第一電壓線VL1的電壓作為預(yù)充電電壓VPCG_ODD被提供。此外，電壓選通單元601可以將第二電壓線VL2耦接至與偶字線耦接的副字線驅(qū)動器，使得第二電壓線VL2的電壓作為預(yù)充電電壓VPCG_EVEN被提供。例如，在第七電壓控制信號VC<6>被停用時，電壓選通單元601可以將第一電壓線VL1耦接至與奇字線耦接的副字線驅(qū)動器，使得第一電壓線VL1的電壓作為預(yù)充電電壓VPCG_ODD被提供。此外，電壓選通單元601可以將第二電壓線VL2耦接至與偶字線耦接的副字線驅(qū)動器，使得第二電壓線VL2的電壓作為預(yù)充電電壓VPCG_EVEN被提供。

在第一工作模式中，第一、第二以及第六電壓控制信號VC<0>、VC<1>以及VC<5>可以被啟用，并且第三至第五電壓控制信號VC<2>、VC<3>以及VC<4>可以被停用。因此，第一和第二電壓線VL1和VL2可以被設(shè)定為第一低電壓VBBW0的電平。因此，預(yù)充電電壓VPCG_ODD和VPCG_EVEN可以具有第一低電壓VBBW0的電平，并且奇字線和偶字線可以被預(yù)充電至第一低電壓VBBW0的電平。

在第二工作模式中，第一和第三電壓控制信號VC<0>和VC<2>可以被啟用，并且第二、第四、第五以及第六電壓控制信號VC<1>、VC<3、VC<4>以及VC<5>可以被停用。因此，第一電壓線VL1可以被設(shè)定為第一低電壓VBBW0的電平，第二電壓線VL2可以被設(shè)定為第二低電壓電平VBBW1的電平。在第七電壓控制信號VC<6>被啟用時，預(yù)充電電壓VPCG_EVEN可以具有第一低電壓VBBW0的電平，預(yù)充電電壓VPCG_ODD 可以具有第二低電壓VBBW1的電平。因此，偶字線可以被預(yù)充電至第一低電壓VBBW0的電平，奇字線可以被預(yù)充電至第二低電壓VBBW1的電平。在第七電壓控制信號VC<6>被停用時，預(yù)充電電壓VPCG_EVEN可以具有第二低電壓VBBW1的電平，預(yù)充電電壓VPCG_ODD可以具有第一低電壓VBBW0的電平。因此，偶字線可以被預(yù)充電至第二低電壓VBBW1的電平，奇字線可以被預(yù)充電至第一低電壓VBBW0的電平。

在第二工作模式中，第四和第五電壓控制信號VC<3>和VC<4>可以被啟用而不是第一和第三電壓控制信號VC<0>和VC<2>被啟用。因此，第一電壓線VL1可以被設(shè)定為第三低電壓VSS的電平，第二電壓線VL2可以被設(shè)定為第四低電壓電平VBB的電平。因此，偶字線可以被預(yù)充電為第三和第四低電壓VSS和VBB中的一個，奇字線可以被預(yù)充電為第四和第三低電壓VBB和VSS中的的一個。

圖7是示出了根據(jù)本發(fā)明的實施例的半導(dǎo)體存儲設(shè)備的測試方法的流程圖。例如，圖7的測試方法可以通過圖1的半導(dǎo)體存儲設(shè)備執(zhí)行。

參考圖1至7，將描述根據(jù)本發(fā)明的實施例的半導(dǎo)體存儲設(shè)備的測試方法和操作如下。首先，半導(dǎo)體存儲設(shè)備1可以在第二工作模式中操作，以便掩蔽容易受到GIDL影響的存儲單元。在步驟701處，半導(dǎo)體存儲設(shè)備1可以將數(shù)據(jù)1儲存在耦接到偶字線WL0和WL2的存儲單元中，并且將數(shù)據(jù)0儲存在耦接到奇字線WL1和WL3的存儲單元中。

然后，在步驟702處，半導(dǎo)體存儲設(shè)備1可以將偶字線WL0和WL2預(yù)充電至第一低電壓VBBW0，并且將奇字線WL1和WL3預(yù)充電至第二低電壓VBBW1。由于奇字線WL1和WL3被預(yù)充電到比偶字線WL0和WL2更低的電壓電平，來自在儲存數(shù)據(jù)1的存儲單元之中的容易受到GIDL影響的存儲單元的電流可以流向奇字線WL1和WL3。此時，在儲存數(shù)據(jù)1的存儲單元之中的一些存儲單元由于GIDL而可能丟失儲存在其中的數(shù)據(jù)。

然后，在步驟703處，半導(dǎo)體存儲設(shè)備1可以讀取儲存在存儲單元中的數(shù)據(jù)。在步驟704處，半導(dǎo)體存儲設(shè)備1可以判定從存儲單元讀取的數(shù)據(jù)是否等于儲存在存儲單元中的數(shù)據(jù)。在步驟705處，在從耦接到偶字線WL0和WL2的存儲單元讀取的數(shù)據(jù)等于儲存在存儲單元中的等于或者等于1時，半導(dǎo)體存儲設(shè)備1可以確定存儲單元是正常存儲單元。另一方面，在步驟706處，在從耦接到偶字線WL0和WL2的存儲單元讀取的數(shù)據(jù)與儲存在存儲單元中的數(shù)據(jù)不同或者不同于1時，半導(dǎo)體存儲設(shè)備1可以確定存儲單元由于GIDL而丟失儲存在其中的數(shù)據(jù)并且是異常存儲單元。

可以通過將數(shù)據(jù)0儲存在耦接到偶字線WL0和WL2的存儲單元中、將數(shù)據(jù)1儲存 在耦接到奇字線WL1的存儲單元中、將偶字線WL0和WL2預(yù)充電至第二低電壓VBBW1以及將奇字線WL1和WL3預(yù)充電至第一低電壓VBBW1來重復(fù)這種方法。因此，根據(jù)本發(fā)明的實施例的半導(dǎo)體存儲設(shè)備可以有效地掩蔽在晶圓級容易受到GIDL影響的存儲單元，因此有可能不僅減少生產(chǎn)成本而且提高半導(dǎo)體存儲設(shè)備的可靠性。

雖然以上已經(jīng)描述某些實施例，對于本領(lǐng)域技術(shù)人員將理解的是所描述的實施例僅僅是為了示例。因此，在本文中所描述的本發(fā)明不應(yīng)該限于所描述的實施例。在不脫離正如附加權(quán)利要求所限定的本發(fā)明的精神和范圍的情況下本領(lǐng)域技術(shù)人員在已經(jīng)讀取本發(fā)明后可以設(shè)想各種其它實施例。