公開領域

所公開的方面包括與七晶體管靜態(tài)隨機存取存儲器(7tsram)位單元有關的系統(tǒng)和方法。示例性方面涉及具有減小的讀擾亂和對半選問題的敏感性、以及改進的噪聲余量的7tsram位單元。

背景技術：

存儲器設備通常包括各自存儲數(shù)據(jù)位的位單元陣列。每個數(shù)據(jù)位可表示邏輯零(“0”)或邏輯一(“1”)，其可對應于該位單元的狀態(tài)。在所選位單元的讀操作期間，低電壓電平表示邏輯“0”且相對較高的電壓電平表示邏輯“1”。

圖1解說了常規(guī)六晶體管靜態(tài)隨機存取存儲器(6tsram)位單元100。位單元100包括一對交叉耦合的反相器，每個交叉耦合反相器包括由存儲節(jié)點分隔開的p溝道金屬氧化物半導體(pmos)上拉晶體管和n溝道金屬氧化物半導體(nmos)下拉晶體管。第一反相器包括存儲第一邏輯值的第一存儲節(jié)點110。第一存儲節(jié)點110被安排在第一上拉晶體管112和第一下拉晶體管114之間。第二反相器包括存儲第二邏輯值的第二存儲節(jié)點120。第二存儲節(jié)點120被安排在第二上拉晶體管122和第二下拉晶體管124之間。當這對反相器被交叉耦合時，第一邏輯值是第二邏輯值的相反值或逆值。

在位單元100的讀操作中，位線150和位線160兩者均被預充電。隨后字線170被設置為高電壓狀態(tài)以選擇位單元100，這進而導通晶體管152和162。如果6tsram位單元100不失一般性地存儲邏輯“1”，則邏輯“1”出現(xiàn)在第一反相器的第一存儲節(jié)點110處且邏輯“0”出現(xiàn)在第二反相器的第二存儲節(jié)點120處。通過導通存取晶體管152和162，位線150上的電壓將由上拉晶體管112來維持，而位線160上的電壓將由下拉晶體管124來放電。感測放大器(未示出)被用來放大出現(xiàn)在位線150和位線160上的差分電壓，并且邏輯值“1”被讀取。另一方面，如果邏輯“0”存儲在位單元100中，則邏輯“0”出現(xiàn)在第一存儲節(jié)點110處且邏輯“1”出現(xiàn)在第二存儲節(jié)點120處。讀取位單元100在位線150將被放電且位線160將保持充電至高電壓的意義上導致以上過程的相反過程，從而最終導致邏輯值“0”被讀取。

在位單元100的寫操作中，對于寫入邏輯“1”的情形，位線150被驅動至高電壓狀態(tài)且位線160被驅動至低電壓狀態(tài)。隨后字線170被設置為高電壓狀態(tài)以選擇位單元100，這進而導通存取晶體管152和162。由于位線150處于高電壓狀態(tài)，邏輯“1”將被寫入第一存儲節(jié)點110，并且由于位線160處于低電壓狀態(tài)，邏輯“0”將被寫入第二存儲節(jié)點120。對于邏輯“0”的寫入，在位線160將被驅動至高電壓狀態(tài)且位線150將被驅動至低電壓狀態(tài)的意義上遵循相反過程。

隨著存儲器設備變得越來越小，會產生其可靠性和性能降低的問題。例如，靜態(tài)噪聲余量(snm)被定義為能夠無意地翻轉位單元狀態(tài)的最小噪聲電壓(如在第一存儲節(jié)點110和第二存儲節(jié)點120之間測得的)。讀取靜態(tài)噪聲余量(rsnm)被定義為能夠在位單元的讀操作期間無意地翻轉位單元狀態(tài)的噪聲電壓量。隨著位單元變得越來越小，尺寸約束可降低位單元的rsnm，從而導致它們變得對因例如溫度變化或工藝變動而產生的噪聲越來越敏感。

圖2解說了常規(guī)八晶體管靜態(tài)隨機存取存儲器(8tsram)位單元200。在位單元200中，類似于常規(guī)6tsram位單元(諸如位單元100)的存儲節(jié)點110和120，數(shù)據(jù)存儲節(jié)點210和220使用解耦晶體管280和290來與讀位線282解耦。由于讀位線282與數(shù)據(jù)存儲節(jié)點210和220解耦，因此讀操作導致位單元狀態(tài)的無意翻轉的可能性小了很多。由此，位單元200的rsnm高于或等于與當沒有針對位單元200的有效讀/寫操作在進行中時的噪聲余量有關的保持snm(hsnm)。然而，由于位單元200包括兩個額外的解耦晶體管280和290，因此位單元的面積增大了。

此外，除了讀位線282之外，位單元200還包括針對位單元200上的讀操作被激活的讀字線272。此外，位單元200包括用于寫操作的分開的寫位線250和260以及分開的寫字線270。寫位線250和260類似于位單元100的位線150和160，除了它們在讀操作期間不被使用。類似地，寫字線270類似于位單元100的字線170，除了寫字線270在讀操作期間不被使用。

圖2的8tsram的進一步優(yōu)點在于不同晶體管被用于讀操作和寫操作。由于不同晶體管被用于讀操作和寫操作，各自相應的晶體管可被獨立地優(yōu)化。例如，可通過加強寫存取晶體管252和262來改善寫速度。然而，加強寫存取晶體管可能會產生目標位單元上的寫操作不僅可影響目標位單元而且還影響目標位單元的行中的每個其他單元的問題。寫操作可影響整個行，這是因為寫字線是按存儲器陣列的行方向來布置的(即，在存儲器陣列的給定行中的每個位單元共享單條寫字線)。此問題(被稱為“半選”問題)會損害寫速度經優(yōu)化8tsram(諸如圖2中所描繪的8tsram)的可靠性。

對8tsram中的半選問題的一種所提議的解決方案是針對寫操作采用的回寫方案。在回寫方案中，行中的每個位單元首先被讀取以確定所存儲的值。隨后基于要寫入的數(shù)據(jù)來修改所存儲的值，并且將該經修改值寫回到所有位單元(包括一個或多個目標位單元)。通過對包含這一個或多個目標位單元的行中的每個位單元執(zhí)行寫操作，此回寫方案避免了在僅與目標位單元共享一行的位單元中無意地導致擾亂的問題。

然而，回寫方案有它自己的缺陷。具體而言，由于每個寫循環(huán)都為整個行執(zhí)行讀和寫操作兩者，因此功耗會增加。

因此，存在對改善位單元的噪聲余量和數(shù)據(jù)穩(wěn)定性同時避免常規(guī)辦法的前述缺陷的需要。

概述

示例性方面包括與七晶體管靜態(tài)隨機存取存儲器(7tsram)位單元有關的系統(tǒng)和方法。具體而言，示例性方面涉及具有減小的讀擾亂和對半選問題的敏感性、以及改進的噪聲余量的7tsram位單元。

例如，一示例性方面涉及一種七晶體管靜態(tài)隨機存取存儲器(7tsram)位單元，其包括：第一反相器，其包括第一上拉晶體管、第一下拉晶體管和第一存儲節(jié)點；以及第二反相器，其包括第二上拉晶體管、第二下拉晶體管和第二存儲節(jié)點，其中第二存儲節(jié)點耦合至第一上拉晶體管和第一下拉晶體管的柵極。耦合至第一存儲節(jié)點的存取晶體管；以及傳輸門，其被配置成選擇性地將第一存儲節(jié)點耦合至第二上拉晶體管和第二下拉晶體管的柵極。

另一示例性方面涉及一種操作七晶體管靜態(tài)隨機存取存儲器(7tsram)位單元的方法，該方法包括：在讀操作期間，選擇性地使第一反相器的第一存儲節(jié)點與第二反相器的柵極解耦，其中第二反相器的第二存儲節(jié)點耦合至第一反相器的柵極；以及通過耦合至第一存儲節(jié)點的存取晶體管來讀取存儲在第一存儲節(jié)點中的數(shù)據(jù)值。在可任選方面，該方法可進一步包括在寫操作、待機模式和保持模式期間選擇性地將第一反相器的第一存儲節(jié)點耦合至第二反相器的柵極。

又一示例性方面涉及一種系統(tǒng)，包括：七晶體管靜態(tài)隨機存取存儲器(7tsram)位單元；用于在讀操作期間選擇性地使該7tsram位單元的第一反相器的第一存儲節(jié)點與第二反相器的柵極解耦的裝置，其中第二反相器的第二存儲節(jié)點耦合至第一反相器的柵極；以及用于讀取存儲在第一存儲節(jié)點中的數(shù)據(jù)值的裝置。在可任選方面，該系統(tǒng)進一步包括用于在寫操作、待機模式和保持模式期間選擇性地將第一反相器的第一存儲節(jié)點耦合至第二反相器的柵極的裝置。

附圖簡要說明

給出附圖以幫助對本發(fā)明的實施例進行描述，且提供附圖僅用于解說實施例而非進行限定。

圖1解說了常規(guī)6tsram的示意圖。

圖2解說了常規(guī)8tsram的示意圖。

圖3解說了根據(jù)一示例性方面的存儲器設備和控制設備的高級示圖。

圖4解說了根據(jù)一示例性方面的存儲器設備的高級狀態(tài)圖。

圖5解說了根據(jù)一示例性方面的七晶體管靜態(tài)隨機存取存儲器(7tsram)的示意圖。

圖6解說了根據(jù)一示例性方面的控制7tsram的操作的控制表。

圖7解說了根據(jù)一示例性方面的圖5的7tsram處于待機模式。

圖8解說了根據(jù)一示例性方面的圖5的7tsram處于保持模式。

圖9解說了根據(jù)一示例性方面的圖5的7tsram處于讀模式。

圖10解說了根據(jù)一示例性方面的圖5的7tsram處于寫模式(具體而言，用于寫入“0”的模式)。

圖11解說了根據(jù)一示例性方面的圖5的7tsram處于寫模式(具體而言，用于寫入“1”的模式)。

圖12解說了根據(jù)一示例性方面的用于控制存儲器設備的寫規(guī)程。

圖13解說了用于操作示例性7tsram位單元的規(guī)程。

圖14解說了根據(jù)本公開的諸方面的包括示例性存儲器設備的無線設備的高級示圖。

詳細描述

在以下針對本發(fā)明的具體實施例的描述和有關附圖中公開了本發(fā)明的各方面?？梢栽O計出替換實施例而不會脫離本發(fā)明的范圍。另外，本發(fā)明中眾所周知的元素將不被詳細描述或將被省去以免湮沒本發(fā)明的相關細節(jié)。

措辭“示例性”和/或“示例”在本文中用于意指“用作示例、實例或解說”。本文描述為“示例性”和/或“示例”的任何實施例不必被解釋為優(yōu)于或勝過其他實施例。同樣，術語“本發(fā)明的各實施例”并不要求本發(fā)明的所有實施例都包括所討論的特征、優(yōu)點、或工作模式。

本文中所使用的術語僅出于描述特定實施例的目的，而并不旨在限定本發(fā)明的實施例。如本文所使用的，單數(shù)形式的“一”、“一個”和“該”旨在也包括復數(shù)形式，除非上下文另有明確指示并非如此。還將進一步理解，術語“包括”、“具有”、“包含”和/或“含有”在本文中使用時指定所陳述的特征、整數(shù)、步驟、操作、要素、和/或組件的存在，但并不排除一個或多個其他特征、整數(shù)、步驟、操作、要素、組件和/或其群組的存在或添加。

此外，許多實施例是根據(jù)將由例如計算設備的元件執(zhí)行的動作序列來描述的。將認識到，本文描述的各種動作能由專用電路(例如，專用集成電路(asic))、由正被一個或多個處理器執(zhí)行的程序指令、或由這兩者的組合來執(zhí)行。另外，本文描述的這些動作序列可被認為是完全體現(xiàn)在任何形式的計算機可讀存儲介質內，其內存儲有一經執(zhí)行就將使相關聯(lián)的處理器執(zhí)行本文所描述的功能性的相應計算機指令集。由此，本發(fā)明的各個方面可以用數(shù)種不同的形式來體現(xiàn)，所有這些形式都已被構想落在所要求保護的主題內容的范圍內。另外，對于本文描述的每個實施例，任何此類實施例的對應形式可在本文中被描述為例如被配置成執(zhí)行所描述的動作的“邏輯”。

在本公開中，信號vdd和vss是分別與正電源電壓和負電源電壓/接地有關的電壓信號或電壓電平。在一些方面，表示為vdd的信號值可用于傳達“邏輯高”或“邏輯1”。類似地，表示為vss的信號值可用于傳達“邏輯低”、“邏輯0”、“零”、或“接地”。一般而言，信號vdd和vss(不管被如何稱呼)可用于描述能彼此區(qū)分開的兩個信號，從而分別表示邏輯值“1”和“0”。

回頭參照先前描述的常規(guī)6tsram位單元，這些常規(guī)位單元隨著存儲器設備尺寸減小而展現(xiàn)漸減的讀取靜態(tài)噪聲余量。利用8tsram通過隔離讀操作和寫操作來對抗此問題使得必須使用兩個額外晶體管。此外，采用回寫方案來解決8tsram中的半選問題導致功耗增大。

為了克服以上缺陷，在示例性方面，可通過在示例性7tsram結構中利用單條位線訪問存儲單元以及經由傳輸門控制形成該存儲單元的反相器的交叉耦合來避免半選問題。所選行中的示例性7tsram單元的所有傳輸門可在讀操作期間截止。這避免了對回寫方案的需要，并且可以降低動態(tài)功耗。此外，由于只有單條位線，因而減少了總體位線漏泄，由此降低了待機功耗。

圖3一般地解說了根據(jù)一示例性方面的用于讀取和/或寫入存儲器320的系統(tǒng)300。在系統(tǒng)300中，控制設備310向存儲器320發(fā)送存儲器控制信號。存儲器320包括按行和列安排的位單元陣列。存儲器控制信號可包括讀命令，寫命令，標識行、列、和/或具體位單元中的一者或多者的數(shù)據(jù)地址，和/或控制存儲器320的操作的其他信號。

圖4一般地解說了根據(jù)一實施例的屬于存儲器320的位單元的狀態(tài)圖400。位單元的狀態(tài)可由控制設備310控制。在待機模式410期間的待機操作中，存儲器320處于待機或睡眠模式且位單元未被活躍地使用。在一些情形中，可在待機模式410中基于具體實現(xiàn)來使整個存儲器320部分地或完全斷電。因此，在待機模式410期間，靜態(tài)存儲器位單元被配置成維持其中所存儲的數(shù)據(jù)，同時使功耗最小化。

在活躍模式(諸如保持模式420、讀模式430和寫模式440)中，存儲器320不處于睡眠模式。當存儲器320活躍時，屬于存儲器320的每個位單元處于讀模式430(若正從位單元讀取數(shù)據(jù))、寫模式440(若數(shù)據(jù)正被寫入位單元)、或保持模式420。在保持模式420中，位單元的狀態(tài)被維持。在其中可針對特定位單元進入保持模式420同時正在存儲器320內的其他位單元中執(zhí)行讀/寫操作的示例情形中，保持模式420可與睡眠模式410區(qū)分開來。由此，對于特定位單元，該位單元的狀態(tài)在保持模式期間被維持。在讀模式430中，執(zhí)行用于獲得位單元中的數(shù)據(jù)的至少一個讀操作。在寫模式440中，將數(shù)據(jù)值寫入至少一個位單元。

圖5一般地解說了七晶體管位單元500的示意圖。在示例性方面，位單元500被配置為7tsram位單元。存儲器320可包括位單元(諸如位單元500)的陣列。位單元500包括第一反相器和第二反相器，第一反相器包含位于第一上拉(pmos)晶體管512與第一下拉(nmos)晶體管514之間的第一存儲節(jié)點510，第二反相器包含位于第二上拉(pmos)晶體管522與第二下拉(nmos)晶體管524之間的第二存儲節(jié)點520。第一存儲節(jié)點510經由存取晶體管552耦合至位線(bl)550，存取晶體管552可被激活(‘導通’)或停用(‘截止’)。位線550可按該陣列的列方向來布置。存取晶體管552可以是具有耦合至字線570的柵極的nmos晶體管。

在位單元500中，晶體管512和514的柵極彼此耦合且耦合至第二存儲節(jié)點520。晶體管522和524的柵極彼此耦合，但與位單元100形成對比，晶體管522和524的柵極未直接耦合至第一存儲節(jié)點510。相反，522和524的柵極通過傳輸門540與第一存儲節(jié)點510分隔開，傳輸門540包括被并聯(lián)安排的pmos晶體管542和nmos晶體管544以使得它們各自相應的端子彼此耦合，如圖所示。pmos晶體管542和nmos晶體管544兩者均可被獨立地激活(‘導通’)或停用(‘截止’)。柵極節(jié)點530經由傳輸門540耦合至第一存儲節(jié)點510。pmos晶體管542的柵極耦合至字線(wl)570，wl570可按該陣列的行方向來布置。nmos晶體管544的柵極耦合至第一寫字線(wwl1)580，wwl1580可按該陣列的列方向來布置。nmos晶體管524耦合至接地，但是nmos晶體管514耦合至第二寫字線(wwl2)590，wwl2按該陣列的行方向來布置。

圖6一般地解說了根據(jù)狀態(tài)圖400的可由控制設備310用來控制存儲器320中的每個位單元500的控制表600?？刂圃O備310控制位單元500的位線550、字線570、以及第一和第二寫字線580和590。字線570、第一寫字線580和第二寫字線590可根據(jù)控制表600來控制(如以下將參照圖7到圖11來進一步討論的)。

控制表600示出了模式410、420、430和440，以及字線570、第一寫字線580和第二寫字線590針對被選擇和未被選擇的行和列的行為?？刂圃O備310(其控制施加給存儲器320中的每個位單元500的信號)控制存儲器320中的每個位單元500的行為。具體而言，基于表600來控制字線570、第一寫字線580和第二寫字線590中的每一者。一旦模式被選擇，就分別向字線570、第一寫字線580和第二寫字線590施加表600中列出的信號。

在待機模式410中，字線570和第二寫字線590被驅動至邏輯“0”，而第一寫字線580被驅動至邏輯“1”。在保持模式420中，字線570、第一寫字線580和第二寫字線590中的每一者被驅動至邏輯“0”。

在讀模式430中，第一寫字線580和第二寫字線590被驅動至邏輯“0”。但是施加給字線570的信號在逐行的基礎上不同。在讀操作中，來自存儲器320的特定位單元被作為目標。該特定位單元由它所處的行和列來標識。目標位單元所關聯(lián)的行是“被選擇的”行，而其余行是“未被選擇的”。(控制設備310還控制其他信號，包括施加給每個位單元的位線550的信號，但是未在控制表600中示出該控制方案的此方面)。如從圖6可見，控制設備310將被選擇的行(即，與作為讀操作目標的位單元500相關聯(lián)的行)驅動至“1”，并且將每個未被選擇的行驅動至“0”。如在圖5中可見，施加給字線570的信號被遞送給存取晶體管552和傳輸門540的pmos晶體管542各自相應的柵極。

在寫模式440中，施加給字線570、第一寫字線580或第二寫字線590的信號始終根據(jù)該信號正被施加給被選擇的行或列還是未被選擇的行或列。具體而言，與作為寫操作目標的位單元的行(即，被選擇的行)相關聯(lián)的字線570被驅動至“1”。分別基于寫操作是針對邏輯“0”還是邏輯“1”來將用于被選擇的行的第二寫字線590驅動至“0”或“1”。此外，與作為寫操作目標的位單元的列(即，被選擇的列)相關聯(lián)的第一寫字線580也被驅動至“1”。所有未被選擇的行和列被驅動至“0”。

圖7一般地解說了處于待機模式410的位單元500。在待機模式410中，字線570被設置為“0”，第一寫字線580被設置為“1”，并且第二寫字線590被設置為“0”。結果，晶體管542和544兩者均處于‘導通(on)’配置，并且電流在第一存儲節(jié)點510與柵極節(jié)點530之間自由地流動。結果，在待機模式410中，位單元500的操作類似于6tsram位單元100的操作。具體而言，這些反相器被交叉耦合。第一存儲節(jié)點510至pmos晶體管522和nmos晶體管524的柵極的耦合以及第二存儲節(jié)點520至晶體管512和514的柵極的耦合確保存儲在第一存儲節(jié)點510和第二存儲節(jié)點520處的數(shù)據(jù)被維持。不同于六晶體管存儲器位單元100的待機模式的是，僅有單條位線。因此，減少了位線漏泄量，并且在待機模式410期間消耗更少的能量。

圖8一般地解說了圖5在位單元500處于保持模式420時的示意圖。在保持模式420中，字線570和第二寫字線590被設置為“0”，就像在待機模式410中那樣。然而，與待機模式410形成對比，第一寫字線580也被設置為“0”。結果，pmos晶體管542處于‘導通’配置，但是nmos晶體管544處于‘截止’配置。在圖8的安排中，位單元500的狀態(tài)被維持。

圖9一般地解說了圖5在位單元500處于讀模式430時的示意圖。在讀模式430中，字線570被設置為“1”且第一寫字線580被設置為“0”。結果，晶體管542和544兩者均處于‘截止’配置，這使第一存儲節(jié)點510與柵極節(jié)點530解耦。第一存儲節(jié)點510與柵極節(jié)點530解耦降低了讀擾亂的可能性。在特定示例中，當位單元500存儲邏輯“0”時，這意味著第一存儲節(jié)點510具有邏輯“0”值且第二存儲節(jié)點520具有邏輯“1”值，其中電壓從位線550通過nmos晶體管514被放電的讀操作可導致第一存儲節(jié)點510處的電壓上升。此潛在的電壓上升是由可在存取晶體管552和nmos晶體管514被置于位線550處的高電壓與第二寫字線590處的低電壓之間時發(fā)生的分壓器效應導致的。然而，第一存儲節(jié)點510處的電壓上升不會導致讀擾亂，這是因為第一存儲節(jié)點510與522和524的柵極解耦。因此，由于第一存儲節(jié)點510與522和524的柵極解耦，第一存儲節(jié)點510處可導致六晶體管存儲器位單元100翻轉的電壓上升不會導致位單元500翻轉。

圖10和圖11一般地解說了圖5在位單元500處于寫模式440時的示意圖。在圖10中，位線550和第二寫字線590兩者均被設置為邏輯“0”，從而數(shù)據(jù)值“0”可被寫入位單元500的第一存儲節(jié)點510。一般而言，在寫模式440中，字線570和第一寫字線580兩者均被設置為“1”。結果，存取晶體管552處于‘導通’配置。此外，pmos晶體管542處于‘截止’配置且nmos晶體管544處于‘導通’配置。

因此，在圖10中，電流能夠自由地從柵極節(jié)點530(以及pmos晶體管522和nmos晶體管524的柵極)經由nmos晶體管544流至第一存儲節(jié)點510，并且電流能夠自由地從第一存儲節(jié)點510經由存取晶體管552流至位線550。此外，電流將在nmos晶體管514開始傳遞電流時自由地從第一存儲節(jié)點510流至第二寫字線590。結果，如果第一存儲節(jié)點510處存在初始電壓(表示邏輯“1”)，則前述寫操作將向位單元500寫入邏輯“0”。

圖11一般地解說了圖5在位單元500處于寫模式440時的示意圖。在圖11中，與圖10形成對比的是，位線550和第二寫字線590兩者均被設置為邏輯“1”，從而表示邏輯“1”的數(shù)據(jù)可被寫入位單元500的第一存儲節(jié)點510。一般而言，在寫模式440中，字線570和第一寫字線580兩者均被設置為“1”。結果，存取晶體管552處于‘導通’配置。此外，pmos晶體管542處于‘截止’配置且nmos晶體管544處于‘導通’配置。

因此，在圖11中，電流能夠自由地從位線550經由存取晶體管552流至第一存儲節(jié)點510，并且電流能夠自由地從第一存儲節(jié)點510經由nmos晶體管544流至柵極節(jié)點530(以及522和524的柵極)。此外，由于第二寫字線590被設置為邏輯“1”，因此電流能夠自由地經由存取晶體管552流至第一存儲節(jié)點510。結果，前述寫操作將向位單元500寫入邏輯“1”。

在包括行和列的位單元陣列中，每行有一條字線且每列有一條位線。因此，給定的行中的每個位單元共享單條字線，且給定的列中的每個位單元共享單條位線。當給定的行中的特定位單元被定為寫操作目標或被選擇進行寫操作時，與被選擇的位單元相關聯(lián)的字線被設置為“1”。因此，與目標位單元共享一行的每個位單元的存取晶體管(例如，552)導通。這是所謂的“半選”問題的原因，其中行中的每個位單元(包括未被選擇成進行寫操作的位單元)被暴露于駐留在其各自相應的位線上的電荷。由此，應當緩解未被選擇成進行寫操作的位單元中的半選問題。

因此，將參照圖5的位單元500來描述用于緩解半選問題的解決方案。在位單元500被半選(即，與被選擇的位單元在同一行中但未被選擇成進行寫操作)的場景中，字線570將被設置為“1”。結果，存取晶體管552將導通，并且被半選的位單元500將潛在地暴露于位線550上的電荷。然而，由于字線570也耦合至pmos晶體管542的柵極，因此字線570上的邏輯“1”將使pmos晶體管542截止。此外，如圖6所示，第一寫字線580被設置為“0”。因此，nmos晶體管544同樣將截止。由于pmos晶體管542和nmos晶體管544兩者均截止，因此柵極節(jié)點530處的電壓將不會被擾亂，即使第一存儲節(jié)點510處的電壓作為半選的結果而經歷了波動。因此，包括晶體管(pmos晶體管522和nmos晶體管524)的反相器以及作為整體的位單元500將保持在穩(wěn)定狀態(tài)，并且將在讀操作期間保護位單元500免受半選問題的損害。

圖12一般地解說了用于控制存儲器320的操作的寫規(guī)程1200。寫規(guī)程1200可由控制設備310執(zhí)行?？刂圃O備310通過向存儲器320發(fā)送控制信號來執(zhí)行寫規(guī)程1200。圖12的寫規(guī)程1200可在其中存取晶體管552的驅動強度較弱的情形中分兩個階段實現(xiàn)。當存取晶體管552較弱時，可能難以將“1”(例如，依照圖11)寫入被選擇的位單元，因為這需要存取晶體管552將高電壓從位線550傳遞到第一存儲節(jié)點510上。另一方面，更易于使第一存儲節(jié)點510耗盡以將“0”(例如，依照圖10)寫入第一存儲節(jié)點510。由此，向被選擇的位單元進行寫入可分兩個階段完成。

在第一階段1210，向被選擇的行中的每個位單元寫入邏輯“1”。在此階段期間，給定的行的字線570和第二寫字線590被驅動至“1”(例如，如圖11所示)。這使得存取晶體管552能夠被導通并將信號“1”從位線550驅動到第一存儲節(jié)點510上，從而將第一存儲節(jié)點510驅動至邏輯“1”。此外，由于第二寫字線590被驅動至“1”，因此通過nmos晶體管514向第一存儲節(jié)點510提供了附加升壓(boost)。例如，為了將數(shù)據(jù)碼型“1010”寫入四個位單元的行(例如，位單元[3:0]，例如，其中將“1”寫入位單元[3]，將“0”寫入位單元[2]，將“1”寫入位單元[1]，并且將“0”寫入位單元[0])，第一階段1210將包括將“1”寫入該行中的這四個位單元中的每一者、或者將碼型“1111”寫入位單元[3:0]。

在第二階段1220，將期望數(shù)據(jù)碼型“1010”寫入這四個位單元的行。具體而言，給定的行的字線570被驅動至“1”，而該給定的行的第二寫字線590被驅動至“0”，如圖10所示。對于要寫入值“0”的位單元[2]和[0]，它們的對應位線550攜帶值“0”。由此，對于向位單元[2]和[0]寫入“0”，將它們的對應存取晶體管552導通并將“0”從它們的對應位線550驅動到它們的對應第一存儲節(jié)點510上，從而在各自相應的第一存儲節(jié)點510處形成邏輯“0”。同樣，提供第二寫字線590(其被驅動至“0”)以使第一存儲節(jié)點510通過位單元[2]和[0]的nmos晶體管514耗盡至邏輯“0”。對于要寫入值“1”的剩余位單元[3]和[1]，由于它們與位單元[2]和[0]處于同一行，因此保留字線570為“1”和第二寫字線590為“0”的相同組合。然而，在第二階段1220，寫入“1”并不困難，因為位單元[3]和[1]已經在第一階段1210將“1”存儲于其中。更詳細地，對于位單元[3]和[1]，它們的對應位線550攜帶值“1”，并且它們的存取晶體管552被導通以將“1”從位線550驅動至對應的第一存儲節(jié)點510。在此情形中，寫入“1”并不需要來自第二字線590的額外升壓。因此，可使用該兩階段寫操作來向7tsram位單元的行寫入包括邏輯值“1”和邏輯值“0”的組合的數(shù)據(jù)碼型，其中在第一階段，將邏輯值“1”寫入該行中的7tsram位單元，并且在第二階段，將邏輯值“1”和邏輯值“0”的組合寫入該行中的7tsram位單元。

因此，示例性7tsram位單元被配置成通過使用能夠基于操作模式選擇性地使第一存儲節(jié)點510與柵極節(jié)點530耦合或解耦的傳輸門540來緩解讀擾亂和半選問題并且還改善噪聲余量。還通過經由第二字線590提供升壓來改善7tsram位單元的可寫性。

因此，將領會，諸方面包括用于執(zhí)行本文中所公開的過程、功能和/或算法的各種方法。例如，如圖13中所解說的，一方面可包括操作七晶體管靜態(tài)隨機存取存儲器(7tsram)位單元(例如，500)的方法1300，該方法包括：在讀操作(例如，圖9)期間，選擇性地使第一反相器(例如，由晶體管512、514形成的反相器)的第一存儲節(jié)點(例如，510)與第二反相器(例如，由晶體管522、524形成的反相器)的柵極(例如，在柵極節(jié)點530處)解耦(例如，通過禁用傳輸門540的nmos晶體管544和pmos晶體管542)，其中第二反相器的第二存儲節(jié)點(例如，520)耦合至第一反相器的柵極——框1302；以及通過耦合至第一存儲節(jié)點的存取晶體管(例如，552)來讀取存儲在第一存儲節(jié)點中的數(shù)據(jù)值——框1304。另外，在用虛線解說的可任選方面，方法1300可涉及與以下動作有關的過程：在寫操作(例如，通過啟用nmos晶體管544，圖10-11)、待機模式(例如，通過啟用nmos晶體管544和pmos晶體管542，圖7)和保持模式(例如，通過啟用pmos晶體管542，圖8)期間選擇性地使第一反相器的第一存儲節(jié)點耦合至第二反相器的柵極——框1306。

類似地，一示例性方面還可包括一種系統(tǒng)，其包括七晶體管靜態(tài)隨機存取存儲器(7tsram)位單元(例如，500)。該系統(tǒng)可包括：用于選擇性地使第一反相器(例如，由晶體管512、514形成的反相器)的第一存儲節(jié)點(例如，510)與第二反相器(例如，由晶體管522、524形成的反相器)的柵極(例如，在柵極節(jié)點530處)解耦(例如，停用傳輸門540的nmos晶體管544和pmos晶體管542)的裝置，其中第二反相器的第二存儲節(jié)點(例如，520)耦合至第一反相器的柵極；以及用于讀取存儲在第一存儲節(jié)點中的數(shù)據(jù)值的裝置(例如，存取晶體管552)。此外，該系統(tǒng)可進一步包括用于在寫操作(例如，激活nmos晶體管544，圖10-11)、待機模式(例如，激活nmos晶體管544和pmos晶體管542，圖7)和保持模式(例如，激活pmos晶體管542，圖8)期間選擇性地使第一反相器的第一存儲節(jié)點耦合至第二反相器的柵極的裝置。

參照圖14，描繪了根據(jù)諸示例性方面來配置的包括多核處理器的無線設備的特定解說性方面的框圖并將其一般地標示為1400。設備1400包括處理器1464，其可包括圖1的處理系統(tǒng)100。圖14還示出了耦合至處理器1464和顯示器1428的顯示器控制器1426。編碼器/解碼器(codec)1434(例如，音頻和/或語音codec)可被耦合至處理器1464。還解說了其它組件，諸如無線控制器1440(其可包括調制解調器)。揚聲器1436和話筒1438可耦合至codec1434。圖14還指示無線控制器1440可耦合至無線天線1442。在一特定方面，處理器1464、顯示器控制器1426、存儲器1432、codec1434以及無線控制器1440被包括在系統(tǒng)級封裝或片上系統(tǒng)設備1422中。存儲器1432可包括圖5的sram位單元500。附加地或替換地，處理器1464可包括另一存儲器結構，諸如包括sram位單元500的高速緩存或寄存器文件(未示出)。

在一特定方面，輸入設備1430和電源1444被耦合至片上系統(tǒng)設備1422。此外，在一特定方面，如圖14中所解說的，顯示器1428、輸入設備1430、揚聲器1436、話筒1438、無線天線1442和電源1444在片上系統(tǒng)設備1422的外部。然而，顯示器1428、輸入設備1430、揚聲器1436、話筒1438、無線天線1442和電源1444中的每一者可被耦合至片上系統(tǒng)設備1422的組件，諸如接口或控制器。

應當注意，盡管圖14描繪了無線通信設備，但處理器1464和存儲器1432也可集成到諸如機頂盒、音樂播放器、視頻播放器、娛樂單元、導航設備、個人數(shù)字助理(pda)、移動電話、固定位置的數(shù)據(jù)單元、或計算機等的設備中。在一些情形中，包括示例性位單元(諸如位單元500)的處理器1464、存儲器1432、連同無線設備1400的一個或多個組件還可被集成在至少一個半導體管芯中。

本領域技術人員將領會，信息和信號可使用各種不同技術和技藝中的任何一種來表示。例如，貫穿上面說明始終可能被述及的數(shù)據(jù)、指令、命令、信息、信號、比特/位、碼元、和碼片可由電壓、電流、電磁波、磁場或磁粒子、光場或光粒子、或其任何組合來表示。

此外，本領域技術人員將領會，結合本文所公開的各實施例描述的各種解說性邏輯框、模塊、電路和算法步驟可被實現(xiàn)為電子硬件、計算機軟件、或兩者的組合。為清楚地解說硬件與軟件的這一可互換性，各種解說性組件、塊、模塊、電路、以及步驟在上面是以其功能性的形式作一般化描述的。此類功能性是被實現(xiàn)為硬件還是軟件取決于具體應用和施加于整體系統(tǒng)的設計約束。技術人員可針對每種特定應用以不同方式來實現(xiàn)所描述的功能性，但此類實現(xiàn)決策不應被解讀為致使脫離本發(fā)明的范圍。

結合本文公開的各實施例描述的方法、序列和/或算法可直接在硬件中、在由處理器執(zhí)行的軟件模塊中、或在這兩者的組合中體現(xiàn)。軟件模塊可駐留在ram存儲器、閃存、rom存儲器、eprom存儲器、eeprom存儲器、寄存器、硬盤、可移動盤、cd-rom或者本領域中所知的任何其他形式的存儲介質中。示例性存儲介質耦合到處理器以使得該處理器能從/向該存儲介質讀寫信息。在替換方案中，存儲介質可以被整合到處理器。

因此，本發(fā)明的實施例可包括實施用于操作七晶體管靜態(tài)隨機存取存儲器(7tsram)位單元的方法的計算機可讀介質。因此，本發(fā)明并不限于所解說的示例且任何用于執(zhí)行本文所描述的功能性的手段均被包括在本發(fā)明的實施例中。

盡管上述公開示出了本發(fā)明的解說性實施例，但是應當注意到，在其中可作出各種變更和修改而不會脫離如所附權利要求定義的本發(fā)明的范圍。根據(jù)本文中所描述的本發(fā)明實施例的方法權利要求的功能、步驟和/或動作不必按任何特定次序來執(zhí)行。此外，盡管本發(fā)明的要素可能是以單數(shù)來描述或主張權利的，但是復數(shù)也是已料想了的，除非顯式地聲明了限定于單數(shù)。