該申請(qǐng)的主題是可重新編程的非易失性存儲(chǔ)器單元陣列的結(jié)構(gòu)、使用和制造，并且更具體地是，對(duì)在形成在半導(dǎo)體基板上的存儲(chǔ)器儲(chǔ)存元件的三維陣列中的字線的有效訪問(wèn)。

背景技術(shù)：

利用閃速存儲(chǔ)器的可重新編程的非易失性大數(shù)據(jù)儲(chǔ)存系統(tǒng)的使用被廣泛用于儲(chǔ)存計(jì)算機(jī)文件的數(shù)據(jù)、相機(jī)圖片以及由其它類(lèi)型的主機(jī)產(chǎn)生的和/或由其它類(lèi)型的主機(jī)使用的數(shù)據(jù)。閃速存儲(chǔ)器的流行的形式是可以通過(guò)連接器可拆卸地連接到主機(jī)的卡。存在許多商業(yè)上可用的不同的閃速存儲(chǔ)器卡，示例有在商標(biāo)下售賣(mài)的緊湊型閃速(CF)、多媒體卡(MMC)、安全數(shù)字(SD)、miniSD、microSD、存儲(chǔ)器條、微型存儲(chǔ)器條、xD-Picture卡、智能媒體(SmartMedia)和擴(kuò)展卡(TransFlash)。這些卡具有根據(jù)其規(guī)格的獨(dú)特的機(jī)械插口和/或電接口，并且插入到被提供作為主機(jī)的部分或者與主機(jī)連接的匹配插座中。

廣泛應(yīng)用的閃速存儲(chǔ)器系統(tǒng)的另一形式是閃速驅(qū)動(dòng)(drive)，其是在小型細(xì)長(zhǎng)的封裝中的手持式存儲(chǔ)器系統(tǒng)，該細(xì)長(zhǎng)的封裝具有用于通過(guò)將其插入到主機(jī)的USB插座而與主機(jī)連接的通用串行總線(USB)插頭。這里的受讓人SanDisk公司出售其Cruzer、Ultra和Extreme Contour商標(biāo)下的閃速驅(qū)動(dòng)。在閃速存儲(chǔ)器系統(tǒng)的又一形式中，大量的存儲(chǔ)器被永久地安裝在主機(jī)系統(tǒng)中——諸如在筆記本型計(jì)算機(jī)中，替代于常用的磁盤(pán)驅(qū)動(dòng)大數(shù)據(jù)儲(chǔ)存系統(tǒng)。這些三種形式的大數(shù)據(jù)儲(chǔ)存系統(tǒng)的每一個(gè)一般包括相同類(lèi)型的閃速存儲(chǔ)器陣列。它們每一個(gè)還通常包含其自己的存儲(chǔ)器控制器和驅(qū)動(dòng)器，但是也存在一些只有存儲(chǔ)器的系統(tǒng)，該系統(tǒng)相反至少部分由軟件控制，該軟件由存儲(chǔ)器連接到其的主機(jī)執(zhí)行。閃速存儲(chǔ)器通常形成在一個(gè)或多個(gè)集成電路芯片上，并且控制器在另外的電路芯片上。但是在包括控制器的一些存儲(chǔ)器系統(tǒng)中，特別是嵌入在主機(jī)中的那些，存儲(chǔ)器、控制器和驅(qū)動(dòng)器通常形成在單個(gè)集成電路芯片上。

存在將數(shù)據(jù)在主機(jī)和閃速存儲(chǔ)器系統(tǒng)之間通信的兩個(gè)主要的技術(shù)。在其中的一個(gè)中，由系統(tǒng)產(chǎn)生或接收的數(shù)據(jù)文件的地址被映射到為系統(tǒng)建立的連續(xù)的邏輯地址空間的有區(qū)別的范圍中。地址空間的程度通常足以覆蓋系統(tǒng)能夠處理的地址的整個(gè)范圍。作為一個(gè)示例，磁盤(pán)儲(chǔ)存驅(qū)動(dòng)通過(guò)這樣的邏輯地址空間與計(jì)算機(jī)或其它主機(jī)系統(tǒng)通信。主機(jī)系統(tǒng)跟蹤由文件分配表(FAT)分配到其文件的邏輯地址并且存儲(chǔ)器系統(tǒng)維持到物理存儲(chǔ)器地址的這些邏輯地址的映射，其中在該物理存儲(chǔ)器地址儲(chǔ)存數(shù)據(jù)。商業(yè)上可用的多數(shù)存儲(chǔ)器卡和閃速驅(qū)動(dòng)利用該類(lèi)型的接口，因?yàn)槠浞抡嬷鳈C(jī)已經(jīng)一般與其相接口的磁盤(pán)驅(qū)動(dòng)的接口。

在兩個(gè)技術(shù)的第二個(gè)中，由電子系統(tǒng)產(chǎn)生的數(shù)據(jù)文件被獨(dú)特地識(shí)別并且它們的數(shù)據(jù)由文件中的偏移被邏輯地尋址。這些文件標(biāo)識(shí)符然后在存儲(chǔ)器系統(tǒng)中被直接地映射到物理存儲(chǔ)器位置中。諸如在專(zhuān)利申請(qǐng)公開(kāi)號(hào)US 2006/0184720 A1中的其它地方描述和比較兩種類(lèi)型的主機(jī)/存儲(chǔ)器系統(tǒng)接口。

閃速存儲(chǔ)器系統(tǒng)通常利用具有存儲(chǔ)器單元的陣列的集成電路，該存儲(chǔ)器單元單獨(dú)地儲(chǔ)存根據(jù)儲(chǔ)存在其中的數(shù)據(jù)來(lái)控制存儲(chǔ)器單元的閾值水平的電荷。電氣導(dǎo)電的浮置柵極大多通常被提供作為存儲(chǔ)器單元的一部分以儲(chǔ)存電荷，但是可替換地使用電介質(zhì)電荷捕獲材料。對(duì)于用于大容量大儲(chǔ)存系統(tǒng)的存儲(chǔ)器單元陣列通常優(yōu)選NAND架構(gòu)。其它架構(gòu)——諸如NOR——通常被替代使用以用于小容量存儲(chǔ)器?？梢酝ㄟ^(guò)參考美國(guó)專(zhuān)利號(hào)5,570,315、5,774,397、6,046,935、6,373,746、6,456,528、6,522,580、6,643,188、6,771,536、6,781,877和7,342,279而了解NAND閃速陣列和其作為閃速存儲(chǔ)器系統(tǒng)的一部分的操作的示例。

儲(chǔ)存在存儲(chǔ)器單元陣列中的數(shù)據(jù)的每一位所需要的集成電路區(qū)域的量歷年來(lái)已經(jīng)顯著地減少，并且目標(biāo)有待進(jìn)一步減少。閃速存儲(chǔ)器系統(tǒng)的成本和尺寸因此而減少。NAND陣列架構(gòu)的使用貢獻(xiàn)于此，但是也已經(jīng)采用其他方法來(lái)減小存儲(chǔ)器單元陣列的尺寸。這些其他方法的一個(gè)是在半導(dǎo)體基板上在不同的平面中在相互之上形成多個(gè)二維存儲(chǔ)器單元陣列，而不是更典型的單個(gè)陣列。具有多個(gè)堆疊的NAND閃速存儲(chǔ)器單元陣列平面的集成電路的示例在美國(guó)專(zhuān)利號(hào)7,023,739和7,177,191中給出。

另一類(lèi)型的可重新編程的非易失性存儲(chǔ)器單元使用可以被設(shè)置到導(dǎo)電的或非導(dǎo)電的狀態(tài)(或者可替換地，分別為低或高電阻狀態(tài))的可變的電阻存儲(chǔ)器元件，并且一些額外的存儲(chǔ)器元件被設(shè)置到部分導(dǎo)電的狀態(tài)，并且保持在該狀態(tài)中直到之后被重新設(shè)置到初始條件?？勺兊碾娮柙趦蓚€(gè)中交地延伸的導(dǎo)體(典型的位和字線)之間單獨(dú)地連接，其中它們?cè)诙S陣列中相互交叉。這樣的元件的狀態(tài)通常由置于相交的導(dǎo)體上的適當(dāng)?shù)碾妷簛?lái)改變。由于這些電壓也必要地施加到大量的其它未選擇的電阻式元件，因?yàn)樗鼈冄刂c被編程或讀取的選擇的元件的狀態(tài)一樣的導(dǎo)體連接，所以二極管通常與可變的電阻式元件串聯(lián)連接以便于減少可能流過(guò)它們的漏電流。用大量的存儲(chǔ)器單元并行進(jìn)行數(shù)據(jù)讀取和編程操作的期望導(dǎo)致讀取或編程電壓被施加到非常大量的其它存儲(chǔ)器單元。可變的電阻式存儲(chǔ)器元件和相關(guān)聯(lián)的二極管的陣列的示例在專(zhuān)利申請(qǐng)公開(kāi)No.US 2009/0001344 A1中給出。

三維(3D)存儲(chǔ)器陣列被組織為使得存儲(chǔ)器元件占據(jù)多個(gè)平面或多個(gè)裝置級(jí)(level)，在三維中(即，在x、y和z方向中，其中y方向基本上垂直于基板(substrate)的主表面并且x和z方向基本上平行于基板的主表面)形成結(jié)構(gòu)。

3D存儲(chǔ)器陣列的一個(gè)問(wèn)題在于需要被部署的大量的字線和位線，并且更具體地是占據(jù)空間的大量的字線驅(qū)動(dòng)器和位線驅(qū)動(dòng)器的需求。現(xiàn)有的3D存儲(chǔ)器具有形成在堆疊的存儲(chǔ)器平面的覆蓋區(qū)之下的基板上的位線CMOS驅(qū)動(dòng)器的陣列。這沒(méi)有給額外的字線驅(qū)動(dòng)器留下空間，額外的字線驅(qū)動(dòng)器必須位于基板上的其它地方。

Toda及其他人的(“Toda”)美國(guó)公開(kāi)申請(qǐng)No.2009/0122598、或者Yoon及其他人的(“Yoon”)美國(guó)公開(kāi)申請(qǐng)No.2010/0289084公開(kāi)了，將字線延伸到存儲(chǔ)器區(qū)域的邊緣外并且將每一個(gè)經(jīng)由zia連接到基板中的CMOS晶體管。CMOS晶體管用作開(kāi)關(guān)和字線驅(qū)動(dòng)器。這具有增加存儲(chǔ)器的裸芯尺寸的缺點(diǎn)。每個(gè)平面中越多字線并且3D存儲(chǔ)器中越多平面，將需要越多數(shù)量的zia和字線驅(qū)動(dòng)器，這將占據(jù)額外的裸芯空間。

美國(guó)8,547,720公開(kāi)了3D存儲(chǔ)器，其中垂直位線的一部分被用于訪問(wèn)字線。每個(gè)字線延伸到超出其服務(wù)的存儲(chǔ)器元件的外部區(qū)域并且連接器或接觸被用于提供在外部區(qū)域中的字線和垂直位線之間的電傳導(dǎo)。但是，制造存儲(chǔ)器裝置中的許多過(guò)程具有并聯(lián)形成的多個(gè)存儲(chǔ)器層中的結(jié)構(gòu)，并且通常不對(duì)在每個(gè)存儲(chǔ)器平面的不同的位置處由金屬連接器替換存儲(chǔ)器元件負(fù)責(zé)。

存在對(duì)具有字線和位線譯碼的有效和緊湊的實(shí)現(xiàn)方式的3D存儲(chǔ)器的需求。

技術(shù)實(shí)現(xiàn)要素：

根據(jù)本發(fā)明的一般框架，3D存儲(chǔ)器包括以由具有x、y和z-方向的直角坐標(biāo)定義的三維樣式布置的存儲(chǔ)器元件并且具有多個(gè)平行的平面在z-方向中堆疊。在每個(gè)平面中的存儲(chǔ)器元件由多個(gè)字線和與多個(gè)全局位線串聯(lián)的相對(duì)短的局部位線訪問(wèn)。多個(gè)局部位線在z-方向中通過(guò)多個(gè)平面，并且以該x-方向中的行和該y-方向中的列的二維矩形陣列布置。每個(gè)平面中的多個(gè)字線在x-方向中延伸并且在y-方向中被隔開(kāi)，與在單獨(dú)的平面中的多個(gè)局部位線隔開(kāi)。非易失性、重新編程存儲(chǔ)器元件位于靠近字線和局部位線之間的交叉點(diǎn)并且可由字線和局部位線訪問(wèn)，并且其中一組存儲(chǔ)器元件可由共同字線和一行局部位線并行訪問(wèn)。

存儲(chǔ)器具有3D電阻式網(wǎng)格的結(jié)構(gòu)。三維陣列中的存儲(chǔ)器元件優(yōu)選地是可變的電阻式存儲(chǔ)器元件。就是說(shuō)，單獨(dú)的存儲(chǔ)器元件的電阻(并且因此與電導(dǎo)的成反比)通常由于在元件連接到其的正交地交叉的導(dǎo)體之上放置的電壓而改變。取決于可變的電阻式元件的類(lèi)型，狀態(tài)可以響應(yīng)于在其上的電壓、穿過(guò)其的電流的水平、穿過(guò)其的電場(chǎng)的量、施加到其的熱的水平等而改變。通過(guò)一些可變的電阻式元件材料，電壓、電流、電場(chǎng)、熱等施加到元件的時(shí)間的量確定其導(dǎo)電的狀態(tài)何時(shí)改變以及改變發(fā)生的方向。在這樣的狀態(tài)改變操作之間，存儲(chǔ)器元件的電阻保持不變，非易失性也是如此。以上總結(jié)的三維陣列架構(gòu)可以用從不同的性質(zhì)和操作特征的多種這樣的材料中選擇的存儲(chǔ)器元件材料實(shí)現(xiàn)。

通過(guò)垂直位線架構(gòu)中的單元-選擇的字線的高效譯碼

存儲(chǔ)器元件的三維(3D)陣列形成在位于半導(dǎo)體基板之上的不同距離處的平面的多個(gè)層之上。存儲(chǔ)器元件響應(yīng)于施加到其之上的電壓差一般可逆地改變電導(dǎo)的水平。三維陣列包括來(lái)自基板通過(guò)多個(gè)層的平面的柱線的二維陣列。柱線是第一-類(lèi)型的柱線或者第二類(lèi)型的柱線。采用第一-類(lèi)型的柱線以用作用于訪問(wèn)3D陣列中的存儲(chǔ)器元件的局部位線。采用第二-類(lèi)型的柱線以經(jīng)由已經(jīng)被永久地預(yù)置到低電阻狀態(tài)的各個(gè)連接存儲(chǔ)器元件訪問(wèn)(access)字線。一行全局線(金屬線)被可切換地連接到柱線的單獨(dú)的行以提供對(duì)第一-類(lèi)型的和第二-類(lèi)型的柱線的訪問(wèn)，從而提供對(duì)三維陣列的局部位線和字線的分別訪問(wèn)。第二-類(lèi)型的柱的每一個(gè)專(zhuān)門(mén)用于在存儲(chǔ)器元件在以后不能被重置到較不導(dǎo)電的狀態(tài)的過(guò)設(shè)置(overset)的模式中已經(jīng)被預(yù)置到導(dǎo)電的狀態(tài)之后、經(jīng)由用作導(dǎo)體的各個(gè)存儲(chǔ)器元件訪問(wèn)一個(gè)字線。

在一個(gè)實(shí)施例中，連接到第一-類(lèi)型的和第二-類(lèi)型的柱的存儲(chǔ)器元件是相同的，除了用作用于訪問(wèn)在以后不能被重置到較不導(dǎo)電的狀態(tài)的過(guò)設(shè)置的模式中已經(jīng)預(yù)置到導(dǎo)電的狀態(tài)的字線的導(dǎo)體的存儲(chǔ)器元件以外。

在另一個(gè)實(shí)施例中，用作用于訪問(wèn)字線的導(dǎo)體的存儲(chǔ)器元件由包括SiOx的一次可編程材料構(gòu)成。

每個(gè)字線具有經(jīng)由第二-類(lèi)型的存儲(chǔ)器元件專(zhuān)門(mén)連接到字線的至少一個(gè)第二-類(lèi)型的柱線。

在又一實(shí)施例中，與一行柱線相關(guān)聯(lián)的字線在多個(gè)位置處由在柱線的行之中的多個(gè)第二-類(lèi)型的柱線并行訪問(wèn)。

在又一實(shí)施例中，多個(gè)選擇裝置被采用以逐行將柱線切換到全局線的陣列。選擇裝置形成在半導(dǎo)體基板之上的半導(dǎo)體切換層中，并且多個(gè)層的平面形成為半導(dǎo)體切換層之上的堆疊。這將釋放用于其它類(lèi)型的電路元件的基板上的空間。

這提供高度可擴(kuò)展的架構(gòu)以用于譯碼位線和字線。例如，導(dǎo)致電阻式網(wǎng)格中的漏電的一個(gè)原因是由于在單獨(dú)的字線的長(zhǎng)度之上的有限的電阻。字線可以被分割以減少它們的電阻。分割的電阻可以通過(guò)擬定(appropriate)更多的柱線和金屬線為增加的數(shù)量的分段而被容易地訪問(wèn)。存儲(chǔ)器元件是統(tǒng)一的，并且柱線也是統(tǒng)一的，其得到具有易于處理的高度重復(fù)的樣式的裝置。

創(chuàng)新的三維可變的電阻式元件存儲(chǔ)器系統(tǒng)的各種方面、優(yōu)點(diǎn)、特征和細(xì)節(jié)被包含在以下的其示例性示例的說(shuō)明中，該說(shuō)明應(yīng)結(jié)合附圖而考慮。

這里所引用的所有的專(zhuān)利、專(zhuān)利申請(qǐng)、文章、其它公開(kāi)物、文件和事物用于所有的目的將其整體通過(guò)引用結(jié)合于此。在任何所結(jié)合的公開(kāi)物、文件或事物和本申請(qǐng)之間的定義或所使用的術(shù)語(yǔ)中的任何不一致和矛盾中，本申請(qǐng)的那些應(yīng)占優(yōu)勢(shì)。

附圖說(shuō)明

圖1是可變的電阻存儲(chǔ)器元件的三維陣列的一部分的等效電路，其中陣列具有垂直位線；

圖2是利用圖1的存儲(chǔ)器單元陣列的可重新編程的非易失性存儲(chǔ)器系統(tǒng)的示意性框圖，并且其指示存儲(chǔ)器系統(tǒng)與主機(jī)系統(tǒng)的連接；

圖3提供了圖1的三維陣列的兩個(gè)平面和基板的平面圖，其中增加了一些結(jié)構(gòu)；

圖4是圖3的平面的一個(gè)的一部分的放大的圖，被標(biāo)注以示出其中編程數(shù)據(jù)的效應(yīng)；

圖5是圖3的平面的一個(gè)的一部分的放大的圖，被標(biāo)注以示出從其讀取數(shù)據(jù)的效應(yīng)；

圖6示出了示例存儲(chǔ)器儲(chǔ)存元件；

圖7是圖1中示出的三維陣列的一部分的等距視圖；

圖8示意性地示出了可替換地包括在柱選擇層的頂上的存儲(chǔ)器層的3D存儲(chǔ)器；

圖9A示出了將局部位線切換到全局位線的給定柱選擇裝置的示意性電路圖；圖9B示出了與局部位線和全局位線有關(guān)的柱選擇裝置的結(jié)構(gòu)；

圖10是具有VBL架構(gòu)并且具有梳結(jié)構(gòu)的字線的現(xiàn)有的三維陣列存儲(chǔ)器陣列的一部分的等距視圖；

圖11是圖10中示出的現(xiàn)有的存儲(chǔ)器架構(gòu)的平面圖，示出了在每個(gè)存儲(chǔ)器平面中兩個(gè)字線梳作為一單元的布局；

圖12是三維陣列的一部分的等距視圖，示出了根據(jù)本發(fā)明的垂直位線和水平字線的高效譯碼；

圖13(A)是圖12的三維陣列的平面圖；

圖13(B)是圖13(A)的三維陣列的截面圖；

圖14(A)是用于圖12的三維陣列的選擇的和未選擇的字線和柱線以及它們的偏置電壓的平面圖；

圖14(B)是圖14(A)的三維陣列的截面圖；

圖15(A)是圖12的三維陣列的平面圖，示出了在字線的一端的存儲(chǔ)器層的平臺(tái)結(jié)構(gòu)；

圖15(B)是圖15(A)的三維陣列的截面圖。

具體實(shí)施方式

半導(dǎo)體存儲(chǔ)器裝置包括，易失性存儲(chǔ)器裝置——諸如動(dòng)態(tài)的隨機(jī)存取存儲(chǔ)器(“DRAM”)或靜態(tài)的隨機(jī)存取存儲(chǔ)器(“SRAM”)裝置；非易失性存儲(chǔ)器裝置——諸如電阻式隨機(jī)存取存儲(chǔ)器(“ReRAM”)、電可擦除可編程只讀存儲(chǔ)器(“EEPROM”)、閃速存儲(chǔ)器(也可以被認(rèn)為是EEPROM的子集)、鐵電的隨機(jī)存取存儲(chǔ)器(“FRAM”)以及磁阻的隨機(jī)存取存儲(chǔ)器(“MRAM”)；以及其它能夠儲(chǔ)存信息的半導(dǎo)體元件。此外，每種類(lèi)型的存儲(chǔ)器裝置可以具有不同的配置。例如，閃速存儲(chǔ)器裝置可以配置在NAND或NOR配置中。

存儲(chǔ)器裝置可以以任何組合由無(wú)源和/或有源元件構(gòu)成。以非限制性示例的方式，無(wú)源半導(dǎo)體存儲(chǔ)器元件包括ReRAM裝置元件，其在一些實(shí)施例中包括電阻率切換儲(chǔ)存元件——諸如反熔絲、相變材料等，以及可選地控制元件——諸如二極管等。進(jìn)一步以非限制性示例的方式，有源半導(dǎo)體存儲(chǔ)器元件包括EEPROM和閃速存儲(chǔ)器裝置元件，其在一些實(shí)施例中包括包含電荷儲(chǔ)存區(qū)域的元件——諸如浮置柵極、導(dǎo)電的納米粒子或電荷儲(chǔ)存電介質(zhì)材料。

多個(gè)存儲(chǔ)器元件可以被配置為使得它們串聯(lián)連接或者使得每個(gè)元件可被獨(dú)立地訪問(wèn)。以非限制性示例的方式，在NAND裝置包含串聯(lián)連接的存儲(chǔ)器元件(例如，包含電荷儲(chǔ)存區(qū)的裝置)。例如，NAND存儲(chǔ)器陣列可以被配置為使得陣列由多個(gè)存儲(chǔ)器串構(gòu)成，其中每個(gè)串由共享單個(gè)位線并作為一組存取的多個(gè)存儲(chǔ)器元件構(gòu)成。相反，存儲(chǔ)器元件可以被配置為使得每個(gè)元件可被獨(dú)立地訪問(wèn)，例如NOR存儲(chǔ)器陣列。本領(lǐng)域技術(shù)認(rèn)為應(yīng)理解，NAND和NOR存儲(chǔ)器的配置是示例性的，并且可以以其它方式配置存儲(chǔ)器元件。

單個(gè)裝置的半導(dǎo)體存儲(chǔ)器元件——諸如位于相同的基板中和/或相同的基板之上或者在單個(gè)裸芯中的元件——可以以二維或者三維分布，諸如二維陣列結(jié)構(gòu)或三維陣列結(jié)構(gòu)。

在二維存儲(chǔ)器結(jié)構(gòu)中，半導(dǎo)體存儲(chǔ)器元件被布置在單個(gè)平面或者單個(gè)存儲(chǔ)器裝置級(jí)中。典型地，在二維存儲(chǔ)器結(jié)構(gòu)中，存儲(chǔ)器元件位于基本上平行于支撐存儲(chǔ)器元件的基板的主表面而延伸的平面中(例如，在x-z方向平面中)?；蹇梢允窃谄渲喜贾么鎯?chǔ)器元件的層的和/或在其中形成存儲(chǔ)器元件的晶片，或者它可以是在存儲(chǔ)器元件形成之后附接到存儲(chǔ)器元件的載體基板。作為非限制性示例，基板可以包括諸如硅的半導(dǎo)體。

存儲(chǔ)器元件可以布置在有序的陣列中的單個(gè)存儲(chǔ)器裝置級(jí)中——諸如在多個(gè)行和/或列中。但是，如由本領(lǐng)域技術(shù)人員所理解的，存儲(chǔ)器元件可以布置為不規(guī)則的或者非正交的配置。存儲(chǔ)器元件的每一個(gè)可以具有兩個(gè)或多個(gè)電極或接觸線——諸如位線和字線。

三維存儲(chǔ)器陣列被組織為使得存儲(chǔ)器元件占據(jù)多個(gè)平面或多個(gè)裝置級(jí)，在三維中(即，在x、y和z方向中，其中y方向基本上垂直于基板的主表面，并且x和z方向基本上平行于基板的主表面)形成結(jié)構(gòu)。

作為非限制性示例，三維存儲(chǔ)器陣列結(jié)構(gòu)中的每個(gè)平面可以物理地位于二維中(一個(gè)存儲(chǔ)器級(jí))，其中多個(gè)二維存儲(chǔ)器級(jí)形成三維存儲(chǔ)器陣列結(jié)構(gòu)。作為另一非限制性示例，三維存儲(chǔ)器陣列可以被物理地結(jié)構(gòu)化為多個(gè)垂直的列(例如，列在y方向中基本上垂直地延伸到基板的主表面)，其中該垂直的列在每個(gè)列中具有多個(gè)元件并且從而使得元件跨過(guò)若干個(gè)垂直地堆疊的存儲(chǔ)器平面。列可以布置在二維配置中，例如，在x-z平面中，從而產(chǎn)生存儲(chǔ)器元件的三維布置。本領(lǐng)域技術(shù)人員應(yīng)理解，在三維中的存儲(chǔ)器元件的其它配置也將組成三維存儲(chǔ)器陣列。

以非限制性示例的方式，在三維NAND存儲(chǔ)器陣列中，存儲(chǔ)器元件可以連接在一起以在單個(gè)水平的(例如，x-z)平面中形成NAND串。可替換地，存儲(chǔ)器元件可以連接在一起以延伸通過(guò)多個(gè)水平的平面。可以設(shè)想其它三維配置，其中一些NAND串包含在單個(gè)存儲(chǔ)器級(jí)中的存儲(chǔ)器元件，而其它串包含在延伸通過(guò)多個(gè)存儲(chǔ)器級(jí)的存儲(chǔ)器元件。三維存儲(chǔ)器陣列也可以設(shè)計(jì)在NOR配置中和在ReRAM配置中。

單片三維存儲(chǔ)器陣列是其中多個(gè)存儲(chǔ)器裝置級(jí)形成在單個(gè)基板之上和/或單個(gè)基板中的陣列，其中該基板諸如半導(dǎo)體晶片。在單片三維陣列中，陣列的每個(gè)級(jí)的層形成在陣列的每個(gè)下面的級(jí)的層中。本領(lǐng)域技術(shù)人員應(yīng)理解，單片三維存儲(chǔ)器陣列的相鄰的級(jí)的層可以被共享或者具有在存儲(chǔ)器級(jí)之間相互介入的層。相反，二維陣列可以單獨(dú)地形成并且然后封裝在一起以形成非單片存儲(chǔ)器裝置。例如，非單片堆疊的存儲(chǔ)器已經(jīng)通過(guò)在單獨(dú)的基板上形成存儲(chǔ)器級(jí)并且在彼此上粘貼存儲(chǔ)器級(jí)而構(gòu)造?？梢栽阪I合之前將基板減薄或者從存儲(chǔ)器級(jí)中移除，但是由于存儲(chǔ)器級(jí)初始形成在單獨(dú)的基板之上，所以這樣的存儲(chǔ)器不是單片三維存儲(chǔ)器陣列。此外，多個(gè)二維存儲(chǔ)器陣列或三維存儲(chǔ)器陣列(單片或非單片)可以單獨(dú)地形成并且然后封裝在一起以形成疊層芯片存儲(chǔ)器裝置。

存儲(chǔ)器元件的適當(dāng)操作以及與存儲(chǔ)器元件的適當(dāng)通信通常需要相關(guān)聯(lián)的電路。該相關(guān)聯(lián)的電路可以在與存儲(chǔ)器陣列相同的基板上和/或在單獨(dú)的基板上。作為非限制性示例，存儲(chǔ)器裝置可以具有用在存儲(chǔ)器元件的編程和讀取中的驅(qū)動(dòng)器電路和控制電路。

本領(lǐng)域技術(shù)人員應(yīng)認(rèn)識(shí)到，本發(fā)明不限于所述的二維和三維示例性結(jié)構(gòu)，而是覆蓋在如這里所述的以及如由本領(lǐng)域技術(shù)人員所理解的本發(fā)明的精神和范圍中的所有相關(guān)的存儲(chǔ)器結(jié)構(gòu)。

首先參考圖1，三維存儲(chǔ)器10的架構(gòu)以這樣的存儲(chǔ)器的一部分的等效電路的形式示意性地并且一般地示出。這是使用上述ReRAM的三維陣列的特定示例。標(biāo)準(zhǔn)的三維直角坐標(biāo)系統(tǒng)11被用于參考，向量x、y和z的每一個(gè)的方向與其它兩個(gè)正交。

在該示例中，用于將內(nèi)部存儲(chǔ)器元件與外部數(shù)據(jù)電路選擇性地連接的電路優(yōu)選地形成為半導(dǎo)體基板13中的CMOS開(kāi)關(guān)。在該特定示例中，利用選擇或切換裝置Q_xy的二維陣列，其中x給出在x-方向中的裝置的相對(duì)位置并且y是在y-方向中的相對(duì)位置。作為示例，單獨(dú)的裝置Q_xy可以是選擇柵極或選擇晶體管。全局位線(GBL_x)在y-方向中延伸并且具有如由下標(biāo)指示的在x-方向中的相對(duì)位置。全局位線(GBL_x)可與在x-方向中具有相同的位置的選擇裝置Q的源極或漏極單獨(dú)地連接，盡管在讀取以及通常在編程期間，與特定全局位線連接的僅一個(gè)選擇裝置有時(shí)被導(dǎo)通。單獨(dú)的選擇裝置Q的源極或漏極的另一個(gè)與局部位線(LBL_xy)的一個(gè)連接。局部位線在z-方向中垂直地延伸，并且在x(行)和y(列)方向中形成矩形二維陣列。

為了將一組(在該示例中，表示為一行)局部位線與相應(yīng)的全局位線連接，控制柵極線SG_y在x-方向中延伸并且與在y-方向中具有共同位置的選擇裝置Q_xy的單個(gè)行的控制端子(柵極)連接。取決于控制柵極線SG_y的哪個(gè)接收導(dǎo)通連接到其的選擇裝置的電壓，選擇裝置Q_xy從而在x-方向(在y-方向中具有相同的位置)之上一次將局部位線(LBL_xy)的一行連接到全局位線(GBL_x)的相應(yīng)的那些。剩余的控制柵極線接收保持它們連接的選擇裝置斷開(kāi)的電壓?？梢宰⒁獾氖?，因?yàn)閮H一個(gè)選擇裝置(Q_xy)與局部位線(LBL_xy)的每一個(gè)一起使用，因此在半導(dǎo)體基板之上在x和y-方向兩者中的陣列的間距可以變得非常小，并且因此存儲(chǔ)器儲(chǔ)存元件的密度大。

存儲(chǔ)器儲(chǔ)存元件M_zxy形成在位于在基板13之上在z-方向中的不同的距離處的多個(gè)平面中。兩個(gè)平面1和2在圖1中示出，但是通常將為更多——諸如4、6或者甚至更多。在距離z處的每個(gè)平面中，字線WL_zy在x-方向中延伸，并且在y-方向中在局部位線(LBL_xy)之間被隔開(kāi)。每個(gè)平面的字線WL_zy在字線的任一側(cè)上單獨(dú)地穿過(guò)鄰近的兩個(gè)局部位線LBL_xy。單獨(dú)的存儲(chǔ)器儲(chǔ)存元件M_zxy連接在一個(gè)局部位線LBL_xy和一個(gè)字線WL_zy之間鄰近這些單獨(dú)的交叉點(diǎn)。單獨(dú)的存儲(chǔ)器元件M_zxy從而通過(guò)在局部位線LBL_xy和字線WL_zy上放置適當(dāng)?shù)碾妷憾蓪ぶ?，其中存?chǔ)器元件連接在該局部位線LBL_xy和字線WL_zy之間。電壓被選中以提供使得存儲(chǔ)器元件的狀態(tài)從現(xiàn)有的狀態(tài)改變到期望的新的狀態(tài)所需要的電激勵(lì)。這些電壓的水平、持續(xù)期間和其它特征取決于用于存儲(chǔ)器元件的材料。

三維存儲(chǔ)器單元結(jié)構(gòu)的每個(gè)“平面”通常由至少兩層形成，在一層中放置導(dǎo)電的字線WL_zy，并且另一層有將平面相互電隔離的電介質(zhì)材料。額外的層也可以出現(xiàn)在每個(gè)平面中，例如取決于存儲(chǔ)器元件M_zxy的結(jié)構(gòu)。該平面在半導(dǎo)體基板上在相互之上堆疊，其中局部位線LBL_xy與每個(gè)平面的儲(chǔ)存元件M_zxy連接，其中局部位線通過(guò)該每個(gè)平面延伸。

圖2是可以使用圖1的三維存儲(chǔ)器10的示意性存儲(chǔ)器系統(tǒng)的框圖。數(shù)據(jù)輸入-輸出電路21被連接以在圖1的全局位線GBL_x之上并行地提供(在編程期間)和接收(在讀取期間)模擬電量，該模擬的電量是儲(chǔ)存在尋址的儲(chǔ)存元件M_zxy中的數(shù)據(jù)的表示。電路21通常包含用于在讀取期間將這些電量轉(zhuǎn)換為數(shù)字?jǐn)?shù)據(jù)值的感測(cè)放大器，其數(shù)字值然后在線23之上被傳送到存儲(chǔ)器系統(tǒng)控制器25。相反地，要被編程到陣列10中的數(shù)據(jù)由控制器25發(fā)送到輸入-輸出電路21，其然后通過(guò)將適當(dāng)?shù)碾妷褐糜谌治痪€GBL_x上將該數(shù)據(jù)編程到尋址的存儲(chǔ)器元件。對(duì)于二進(jìn)制操作，一個(gè)電壓水平通常被置于全局位線上以表示二進(jìn)制“1”，并且另外的電壓水平表示二進(jìn)制“0”。存儲(chǔ)器元件被尋址以用于通過(guò)由各個(gè)字線選擇電路27和局部位線電路29將電壓置于字線WL_zy和選擇柵極控制線SG_y上而讀取或編程。在圖1的特定三維陣列中，位于選擇的字線和局部位線LBL_xy的任一個(gè)之間的存儲(chǔ)器元件可以由通過(guò)選擇電路27和29施加適當(dāng)?shù)碾妷憾粚ぶ芬杂糜诰幊袒蜃x取，其中該局部位線LBL_xy在一個(gè)實(shí)例中通過(guò)選擇裝置Q_xy連接到全局位線GBL_x。

存儲(chǔ)器系統(tǒng)控制器25通常從主機(jī)系統(tǒng)31接收數(shù)據(jù)，并且將數(shù)據(jù)發(fā)送到主機(jī)系統(tǒng)31?？刂破?5通常包含一些隨機(jī)存取存儲(chǔ)器(RAM)34以用于暫時(shí)地儲(chǔ)存這樣的數(shù)據(jù)和操作信息。命令、狀態(tài)信號(hào)和被讀取或編程的數(shù)據(jù)的地址也在控制器25和主機(jī)31之間交換。存儲(chǔ)器系統(tǒng)用多種主機(jī)系統(tǒng)操作。它們包括個(gè)人計(jì)算機(jī)(PC)、膝上型和其它便攜式計(jì)算機(jī)、蜂窩電話、個(gè)人數(shù)字助理(PDA)、數(shù)字照相機(jī)、數(shù)字?jǐn)z像機(jī)以及便攜式音頻播放器。主機(jī)通常包括用于一種或多種類(lèi)型的存儲(chǔ)器卡或接受存儲(chǔ)器系統(tǒng)的匹配的存儲(chǔ)器系統(tǒng)插頭35的閃速驅(qū)動(dòng)的內(nèi)嵌式插座33，但是一些主機(jī)要求使用插入存儲(chǔ)器卡的適配器，并且其它的要求使用其之間的纜線。可替換地，存儲(chǔ)器系統(tǒng)可以作為主機(jī)系統(tǒng)的不可分割的部分嵌入到主機(jī)系統(tǒng)中。

存儲(chǔ)器系統(tǒng)控制器25向譯碼器/驅(qū)動(dòng)器電路37傳送從主機(jī)接收的命令。類(lèi)似地，由存儲(chǔ)器系統(tǒng)產(chǎn)生的狀態(tài)信號(hào)從電路27通信到控制器25。電路37在控制器控制近乎所有的存儲(chǔ)器操作的情況中可以是簡(jiǎn)單的邏輯電路，或者可以包括狀態(tài)機(jī)以控制執(zhí)行給定命令所必要的重復(fù)的存儲(chǔ)器操作的至少一些。由譯碼命令產(chǎn)生的控制信號(hào)從電路37施加到字線選擇電路27、局部位線選擇電路29和數(shù)據(jù)輸入-輸出電路21。也連接到電路27和29的是來(lái)自控制器的地址線39，該地址線39攜帶在陣列10中將被訪問(wèn)的存儲(chǔ)器元件的物理地址以便于執(zhí)行來(lái)自主機(jī)的命令。對(duì)應(yīng)于從主機(jī)系統(tǒng)31接收的邏輯地址的物理地址，轉(zhuǎn)換由控制器25和/或譯碼器/驅(qū)動(dòng)器37進(jìn)行。因此，電路29通過(guò)將適當(dāng)?shù)碾妷褐糜谶x擇裝置Q_xy的控制元件上以將選擇的局部位線(LBL_xy)與全局位線(GBL_x)連接而部分地尋址陣列10中指定的儲(chǔ)存元件。通過(guò)電路27將適當(dāng)?shù)碾妷菏┘拥疥嚵械淖志€WL_zy而實(shí)現(xiàn)尋址。

盡管圖2的存儲(chǔ)器系統(tǒng)利用圖1的三維存儲(chǔ)器元件陣列10，系統(tǒng)不限于僅使用該陣列架構(gòu)。給定存儲(chǔ)器系統(tǒng)可以可替換地將該類(lèi)型的存儲(chǔ)器與包括閃速存儲(chǔ)器的另外類(lèi)型的組合，該閃速存儲(chǔ)器——諸如具有NAND存儲(chǔ)器單元陣列架構(gòu)的閃速、磁盤(pán)驅(qū)動(dòng)或一些其它類(lèi)型的存儲(chǔ)器。其它類(lèi)型的存儲(chǔ)器可以具有其自己的控制器或者在一些情況中可以與三維存儲(chǔ)器單元陣列10共享控制器25，特別是如果在操作級(jí)處的兩種類(lèi)型的存儲(chǔ)器之間存在一些兼容性。

盡管圖1的陣列中的存儲(chǔ)器元件M_zxy的每一個(gè)可以被單獨(dú)地尋址，以用于根據(jù)進(jìn)入數(shù)據(jù)改變其狀態(tài)或者用于讀取其現(xiàn)有的儲(chǔ)存狀態(tài)，以多個(gè)存儲(chǔ)器元件為單位并行地編程和讀取陣列當(dāng)然是優(yōu)選的。相應(yīng)地，存儲(chǔ)器元件也將被稱為讀取/寫(xiě)入(R/W)元件。在圖1的三維陣列中，在一個(gè)平面上的存儲(chǔ)器元件的一行可以被并行編程和讀取。并行操作的存儲(chǔ)器元件的數(shù)量取決于連接到選擇的字線的存儲(chǔ)器元件的數(shù)量。在一些陣列中，字線可以被分割(未在圖1中示出)使得沿著它們的長(zhǎng)度連接的總數(shù)量的存儲(chǔ)器元件的僅一部分可以被尋址以用于并行操作，即連接到分段的選擇的一個(gè)的存儲(chǔ)器元件。

其數(shù)據(jù)可能已經(jīng)變?yōu)閺U棄的之前編程的存儲(chǔ)器元件可以被尋址并且從其之前編程的狀態(tài)被重新編程。被并行地重新編程的存儲(chǔ)器元件的狀態(tài)從而將最通常具有在其之中的不同的開(kāi)始狀態(tài)。這對(duì)于許多存儲(chǔ)器元件材料是可接受的，但是通常優(yōu)選的是，將一組存儲(chǔ)器元件在它們被重新編程之前重新設(shè)置到共同狀態(tài)。用于該目的，存儲(chǔ)器元件可以被組合為塊，其中每一個(gè)塊的存儲(chǔ)器元件被同時(shí)重置到共同狀態(tài)，優(yōu)選地為編程的狀態(tài)的一個(gè)，以備在之后將它們編程。如果所使用的存儲(chǔ)器元件材料具有從第一狀態(tài)改變到第二狀態(tài)比從第二狀態(tài)改變回第一狀態(tài)所需要的時(shí)間顯著的少的特征，則優(yōu)選地選中重置操作以使得進(jìn)行需要更長(zhǎng)時(shí)間的轉(zhuǎn)變。編程則比重新設(shè)置完成得更快。更長(zhǎng)的重置時(shí)間通常不是問(wèn)題，因?yàn)橹刂脙H包含廢棄的數(shù)據(jù)的存儲(chǔ)器元件的塊通常在背景中以高百分比的情況完成，從而不會(huì)不利地影響存儲(chǔ)器系統(tǒng)的編程性能。

通過(guò)使用存儲(chǔ)器元件的塊重新設(shè)置，可變的電阻式存儲(chǔ)器元件的三維陣列可以以類(lèi)似于當(dāng)前的閃速存儲(chǔ)器單元陣列的方式操作。將存儲(chǔ)器元件的塊重新設(shè)置到共同狀態(tài)對(duì)應(yīng)于將閃速存儲(chǔ)器單元的塊擦除到擦除的狀態(tài)。這里的單獨(dú)的存儲(chǔ)器元件的塊可以進(jìn)一步被分為儲(chǔ)存元件的多個(gè)頁(yè)，其中頁(yè)的存儲(chǔ)器元件被一起編程和讀取。這類(lèi)似于在閃速存儲(chǔ)器中使用頁(yè)。單獨(dú)的頁(yè)的存儲(chǔ)器元件被一起編程和讀取。當(dāng)然，當(dāng)編程時(shí)，將儲(chǔ)存由重置狀態(tài)表示的數(shù)據(jù)的那些存儲(chǔ)器元件不從重置狀態(tài)改變。需要被改變到另外的狀態(tài)以便于表示被儲(chǔ)存在其中的數(shù)據(jù)的頁(yè)的存儲(chǔ)器元件的那些使得它們的狀態(tài)由編程操作改變。

圖3中示出了使用這樣的塊和頁(yè)的示例，其提供了圖1的陣列的平面1和2的平面示意圖。延伸穿過(guò)每一個(gè)平面的不同的字線WL_zy以及延伸通過(guò)平面的局部位線LBL_xy以二維示出。單獨(dú)的塊在單個(gè)平面中由連接到一個(gè)字線的兩側(cè)的存儲(chǔ)器元件構(gòu)成，或者如果字線被分割則由連接到字線的一個(gè)分段的存儲(chǔ)器元件構(gòu)成。因此在陣列的每個(gè)平面中存在非常大量的這樣的塊。在圖3中所示的塊中，連接到一個(gè)字線WL₁₂的兩側(cè)的存儲(chǔ)器元件M₁₁₄、M₁₂₄、M₁₃₄、M₁₁₅、M₁₂₅和M₁₃₅的每一個(gè)形成塊。當(dāng)然，將存在沿著字線的長(zhǎng)度連接的多得多的存儲(chǔ)器元件，但是為了簡(jiǎn)潔僅示出了它們中的幾個(gè)。每個(gè)塊的存儲(chǔ)器元件連接在單個(gè)字線和局部位線的不同的那些之間，即，對(duì)于圖3中示出的塊，在字線WL₁₂和各個(gè)局部位線LBL₁₂、LBL₂₂、LBL₃₂、LBL₁₃、LBL₂₃和LBL₃₃之間。

圖3中還示出了頁(yè)。在所述的特定實(shí)施例中，每塊有兩頁(yè)。一頁(yè)由沿著塊的字線的一側(cè)的存儲(chǔ)器元件形成，而另一頁(yè)由沿著字線的相反的側(cè)的存儲(chǔ)器元件形成。圖3中標(biāo)記的示例頁(yè)由存儲(chǔ)器元件M₁₁₄、M₁₂₄和M₁₃₄形成。當(dāng)然，頁(yè)通常將具有非常大量的存儲(chǔ)器元件以便于能夠一次編程和讀取大量的數(shù)據(jù)。為了解釋的簡(jiǎn)潔性，僅包含了頁(yè)的少量的儲(chǔ)存元件。

對(duì)于重置(reset)(擦除)、設(shè)置(set)(編程)和讀取的一般考慮

現(xiàn)在將描述圖1和3的存儲(chǔ)器陣列當(dāng)作為圖2的存儲(chǔ)器系統(tǒng)中的陣列10操作時(shí)的示例重置、編程和讀取操作。對(duì)于這些示例，存儲(chǔ)器元件M_zxy的每一個(gè)被認(rèn)為包括可以通過(guò)跨越存儲(chǔ)器元件施加不同的極性的電壓(或電流)、或者相同極性但是不同的幅度和/或持續(xù)期間的電壓而在不同的電阻水平的兩個(gè)穩(wěn)定的狀態(tài)之間切換的非易失性存儲(chǔ)器材料。例如，一類(lèi)材料可以通過(guò)在一個(gè)方向中將電流穿過(guò)元件而被置于高電阻狀態(tài)，并且通過(guò)在另一個(gè)方向中將電流穿過(guò)元件而置于低電阻狀態(tài)?；蛘?，在使用相同的電壓極性切換的情況中，一個(gè)元件可能需要較高的電壓和較短的時(shí)間來(lái)切換到高電阻狀態(tài)、以及較低的電壓和較長(zhǎng)的時(shí)間來(lái)切換到較低的電阻狀態(tài)。這些是指示一位數(shù)據(jù)的儲(chǔ)存的單獨(dú)的存儲(chǔ)器元件的兩個(gè)存儲(chǔ)器狀態(tài)，取決于存儲(chǔ)器元件狀態(tài)，該一位數(shù)據(jù)為“0”或者“1”。

為了重置(擦除)存儲(chǔ)器元件的塊，在該塊中的存儲(chǔ)器元件被置于它們的高電阻狀態(tài)。該狀態(tài)將被指定為邏輯數(shù)據(jù)狀態(tài)“1”，遵循在當(dāng)前的閃速存儲(chǔ)器陣列中使用的慣例，但是其可以可替換地被指定為“0”。如由圖3的示例所示，塊包括電連接到一個(gè)字線WL或其分段的所有的存儲(chǔ)器元件。塊是在陣列中被一起重置的存儲(chǔ)器元件的最小單元。其可以包括數(shù)千個(gè)存儲(chǔ)器元件。如果在字線的一側(cè)上的一行存儲(chǔ)器元件包括1000個(gè)存儲(chǔ)器元件，例如，一塊將更具有來(lái)自字線的任一側(cè)的兩行的2000個(gè)存儲(chǔ)器元件。

可以采取以下步驟以重置塊的所有存儲(chǔ)器元件，使用圖3中示出的塊作為示例：

1.由圖2的電路21將所有的全局位線(圖1和3的陣列中的GBL₁、GBL₂和GBL₃)設(shè)置到Vss(例如，零伏)。

2.將塊的一個(gè)字線的任一側(cè)上的至少兩個(gè)選擇柵極線設(shè)置到H’伏，使得在y-方向中的在字線的每一側(cè)上的局部位線通過(guò)它們的選擇裝置連接到它們各自的全局位線并且從而被恢復(fù)到零伏。使得電壓H’足夠高——諸如在1-3伏的范圍中、通常2伏——以導(dǎo)通選擇裝置Q_xy。圖3示出的塊包括字線WL₁₂，因此在該字線的任一側(cè)上的選擇柵極線SG₂和SG₃(圖1)由圖2的電路29設(shè)置到H’伏，以便于導(dǎo)通選擇裝置Q₁₂、Q₂₂、Q₃₂、Q₁₃、Q₂₃和Q₃₃。這使得在x-方向中中延伸的兩個(gè)鄰近的行中的局部位線LBL₁₂、LBL₂₂、LBL₃₂、LBL₁₃、LBL₂₃和LBL₃₃的每一個(gè)連接到全局位線GBL1、GBL2和GBL3的各自的一個(gè)。在y-方向中相互鄰近的局部位線的兩個(gè)連接到單個(gè)全局位線。那些局部位線然后被設(shè)置到全局位線的零伏。剩余的局部位線優(yōu)選地保持未連接并且保持它們的電壓浮置。

3.將被重置的塊的字線設(shè)置到H伏。該重置電壓值取決于存儲(chǔ)器元件中的切換材料，并且可以在零點(diǎn)幾伏到幾伏之間。陣列的所有其它字線——包括選擇的平面1的其它字線以及在其它未選擇的平面上的所有的字線——被設(shè)置到零伏。圖1和3的陣列中，字線WL₁₂被置于H伏，而陣列中的所有的其它字線被置于零伏，都通過(guò)圖2的電路27。

結(jié)果是H伏被置于塊的每個(gè)存儲(chǔ)器元件之上。在圖3的示例塊中，這包括存儲(chǔ)器元件M₁₁₄、M₁₂₄、M₁₃₄、M₁₁₅、M₁₂₅和M₁₃₅。對(duì)于被用作示例的類(lèi)型的存儲(chǔ)器材料，通過(guò)這些存儲(chǔ)器元件的結(jié)果電流將不是已經(jīng)在電阻狀態(tài)中的它們中的任一個(gè)置于重新設(shè)置狀態(tài)。

可以注意的是，不會(huì)流過(guò)雜散電流，因?yàn)閮H一個(gè)字線具有非零電壓。在塊的一個(gè)字線上的電壓可以使得電流僅通過(guò)塊的存儲(chǔ)器元件流到接地。也不存在任何東西可以將未選擇的和電浮置的局部位線的任一個(gè)驅(qū)動(dòng)到H伏，所以在塊以外的陣列的任何其它存儲(chǔ)器元件之上不會(huì)存在電壓差。從而沒(méi)有任何施加到其它塊中的未選擇的存儲(chǔ)器元件的電壓可以使得它們被不利地干擾或重置。

還可以注意的是，多個(gè)塊可以通過(guò)分別將字線和鄰近選擇柵極的任何組合設(shè)置為H或H’而被同時(shí)重置。在該情況中，如此做的唯一損失是在需要同時(shí)重置增加數(shù)量的存儲(chǔ)器元件的電流的量的增加。這影響所需要的電源的尺寸。

頁(yè)的存儲(chǔ)器元件被優(yōu)選地同時(shí)編程，以便于增加存儲(chǔ)器系統(tǒng)操作的并行性。圖3中指示的頁(yè)的延伸的版本在圖4中提供，其中添加了標(biāo)記以示出編程操作。頁(yè)的單獨(dú)的存儲(chǔ)器元件初始地在它們的重置狀態(tài)中，因?yàn)槠鋲K的所有的存儲(chǔ)器元件在之前已經(jīng)被重置。重置狀態(tài)在這里被認(rèn)為表示邏輯數(shù)據(jù)“1”。對(duì)于根據(jù)被編程到頁(yè)的進(jìn)入數(shù)據(jù)儲(chǔ)存邏輯數(shù)據(jù)“0”的任何這些存儲(chǔ)器元件，那些存儲(chǔ)器元件被切換到它們的低電阻狀態(tài)、它們的設(shè)置狀態(tài)，而頁(yè)的剩余的存儲(chǔ)器元件保持在重置狀態(tài)中。

對(duì)于編程一頁(yè)，僅導(dǎo)通選擇裝置的一行，導(dǎo)致僅局部位線的一行連接到全局位線。該連接可替換地允許塊的兩側(cè)的頁(yè)的存儲(chǔ)器元件將以兩個(gè)順序的編程周期編程，其然后使得在重置和編程單元中的存儲(chǔ)器元件的數(shù)量相等。

參考圖3和4，描述了在存儲(chǔ)器元件M₁₁₄、M₁₂₄和M₁₃₄的指示的一頁(yè)中的示例編程操作，如下：

1.置于全局位線的電壓根據(jù)由存儲(chǔ)器系統(tǒng)接收的用于編程的數(shù)據(jù)的樣式(pattern)。在圖4的示例中，GBL₁攜帶邏輯數(shù)據(jù)位“1”，GBL₂攜帶邏輯位“0”和GBL₃攜帶邏輯位“1”。位線被分別設(shè)置到相應(yīng)的電壓M、H和M，如所示，其中M水平電壓為高但是不足以編程存儲(chǔ)器元件，并且H水平足夠高以迫使存儲(chǔ)器元件進(jìn)入編程的狀態(tài)。M水平電壓可以是大約H水平電壓的一半，在零伏和H之間。例如，M水平可以是0.7伏，并且H水平可以是1.5伏。被用于編程的H水平不一定需要與用于重置或者讀取與的H水平相同。在該情況中，根據(jù)接收的數(shù)據(jù)，存儲(chǔ)器元件M₁₁₄和M₁₃₄將保持在它們的重置狀態(tài)中，而存儲(chǔ)器元件M₁₂₄被編程。從而，編程電壓通過(guò)以下步驟僅被施加到該頁(yè)的存儲(chǔ)器元件M₁₂₄。

2.將被編程的頁(yè)的字線設(shè)置到0伏——在該情況中的選擇的字線WL₁₂。這是頁(yè)的存儲(chǔ)器元件連接到的唯一的字線。在所有平面上的其它字線的每一個(gè)被設(shè)置到M水平。這些字線電壓由圖2的電路27施加。

3.將以下選擇柵極線以及在選擇的字線的任一側(cè)上的一個(gè)設(shè)置到H’電壓水平，以便于選擇一頁(yè)以用于編程。對(duì)于在圖3和4中指明的頁(yè)，H’電壓被置于選擇柵極線SG₂以便于導(dǎo)通選擇裝置Q₁₂、Q₂₂和Q₃₂(圖1)。所有其它選擇柵極線——即在該示例中的線SG₁和SG₃——被設(shè)置到0伏以便于保持它們的選擇裝置斷開(kāi)。選擇柵極線電壓由圖2的電路29施加。這將局部位線的一行連接到全局位線并且使得所有其它的局部位線浮置。在該示例中，局部位線LBL₁₂、LBL₂₂和LBL₃₂的行通過(guò)導(dǎo)通的選擇裝置連接到各個(gè)全局位線GBL₁、GBL₂和GBL₃，而陣列的所有其它的局部位線(LBL)被保持浮置。

該操作的結(jié)果——對(duì)于上述示例存儲(chǔ)器元件材料——在于編程電流I_PROG通過(guò)存儲(chǔ)器元件M₁₂₄發(fā)送，從而使得存儲(chǔ)器元件從重置改變到設(shè)置(編程的)狀態(tài)。連接在選擇的字線WL₁₂和局部位線(LBL)之間的施加編程電壓水平H的其它存儲(chǔ)器元件(未示出)將發(fā)生相同的。

施加以上列出的編程電壓的相對(duì)時(shí)間的示例是將所有的全局位線(GBL)、選擇的選擇柵極線(SG)、選擇的字線和在一頁(yè)上的選擇的字線的任一側(cè)上的兩個(gè)鄰近字線都初始地設(shè)置為電壓水平M。此后，GBL的選擇的那些根據(jù)被編程的數(shù)據(jù)被升高到電壓水平H，而同時(shí)在編程周期的持續(xù)期間將選擇的字線的電壓降到0伏。平面1中除了選擇的字線WL₁₂以外的字線以及在未選擇的其它平面中的所有的字線可以被弱驅(qū)動(dòng)到M、一些較低的電壓，或者被允許浮置以便于減少必須由作為圖2的電路27的一部分的字線驅(qū)動(dòng)器傳送的功率。

通過(guò)使除了選擇的行(在該示例中，除了LBL₁₂、LBL₂₂和LBL₃₂以外的全部)以外的所有的局部位線浮置，電壓可以被松散地耦合到選擇的平面1的外部的字線以及通過(guò)連接在浮置局部位線和鄰近字線之間的存儲(chǔ)器元件在它們的低電阻狀態(tài)(編程的)中被允許浮置的其它平面的字線。選擇的平面的這些外部的字線以及在未選擇的平面中的字線，盡管被允許浮置，但是可以最終通過(guò)編程的存儲(chǔ)器元件的組合被驅(qū)動(dòng)到電壓水平M。

在編程操作期間通常出現(xiàn)寄生電流，該寄生電流可能增加必須通過(guò)選擇的字線和全局字線供應(yīng)的電流。在編程期間寄生電流有兩個(gè)來(lái)源，一個(gè)是不同的塊中的鄰近頁(yè)，以及另一個(gè)是相同的塊中的鄰近頁(yè)。第一個(gè)的示例是圖4中示出的來(lái)自在編程期間已經(jīng)被升高到電壓水平H的局部位線LBL₂₂的寄生電流I_P1。存儲(chǔ)器元件M₁₂₃連接在該電壓和其字線WL₁₁上的電壓水平M之間。該電壓差可能導(dǎo)致寄生電流-I_P1流動(dòng)。由于在局部位線LBL₁₂或LBL₃₂和字線WL₁₁之間沒(méi)有這樣的電壓差，所以沒(méi)有這樣的寄生電流流過(guò)存儲(chǔ)器元件M₁₁₃或M₁₃₃的任一個(gè)，這些的結(jié)果是存儲(chǔ)器元件根據(jù)被編程的數(shù)據(jù)保持在重置狀態(tài)。

其它寄生電流可以類(lèi)似地從相同的局部位線LBL₂₂流到在其它平面中的鄰近字線。這些電流的出現(xiàn)可能限制可以被包含在存儲(chǔ)器系統(tǒng)中的平面的數(shù)量，因?yàn)榭傠娏骺赡茈S著平面的數(shù)量而增加。對(duì)編程的限制是在存儲(chǔ)器電源的電流容量中的，所以最大數(shù)量的平面是電源的尺寸和平面的數(shù)量之間的折衷。在大多數(shù)情況中可以一般地使用4-8個(gè)平面的數(shù)量。

在編程期間的寄生電流的其它來(lái)源是在相同的塊中的鄰近頁(yè)。被留于浮置的局部位線(除了連接到被編程的存儲(chǔ)器元件的行的那些以外所有的)將傾向于通過(guò)在任何平面上的任何編程的存儲(chǔ)器元件被驅(qū)動(dòng)到未選擇的字線的電壓水平M。這轉(zhuǎn)而可以使得寄生電流在選擇的平面中從在M電壓水平處的這些局部位線流到在零伏處的選擇的字線。這個(gè)的示例由圖4中示出的電流I_P2、I_P3和I_P4給出。一般來(lái)說(shuō)，這些電流將比上述其它寄生電流I_P1小得多，因?yàn)檫@些電流僅流過(guò)在它們的導(dǎo)電的狀態(tài)中的鄰近在選擇的平面中的選擇的字線的那些存儲(chǔ)器元件。

上述編程技術(shù)確保選擇的頁(yè)被編程(局部位線在H處、選擇的字線在0處)并且鄰近未選擇的字線在M處。如之前所提到的，其它未選擇的字線可以被弱驅(qū)動(dòng)到M或者初始地驅(qū)動(dòng)到M并且然后被保持浮置?？商鎿Q地，在遠(yuǎn)離選擇的字線(例如，多于5個(gè)字線遠(yuǎn))的任何平面中的字線也可以被保持為未充電的(在接地處)或者浮置的，因?yàn)榱鞯剿鼈兊募纳娏魈∫灾劣谙啾扔谧R(shí)別的寄生電流可以被忽略，因?yàn)樗鼈儽仨毩鬟^(guò)五個(gè)或者更多的導(dǎo)通裝置(在它們的低電阻狀態(tài)中的裝置)的一系列組合。這可以減少由充電大量的字線而引起的功率耗散。

當(dāng)上述說(shuō)明假設(shè)通過(guò)編程脈沖的一個(gè)施加被編程的頁(yè)的每個(gè)存儲(chǔ)器元件將達(dá)到其期望的導(dǎo)通值時(shí)，可以可替換地使用通常用在NOR或NAND閃速存儲(chǔ)器技術(shù)中的編程-驗(yàn)證技術(shù)。在該過(guò)程中，用于給定頁(yè)的完整的編程操作包括一系列的單獨(dú)的編程操作，其中導(dǎo)通電阻中的較小的改變發(fā)生在每個(gè)編程操作中。穿插于每個(gè)編程操作其間的是確定單獨(dú)的存儲(chǔ)器元件是否已經(jīng)達(dá)到符合存儲(chǔ)器元件中的被編程的數(shù)據(jù)的電阻或電導(dǎo)的其期望的編程的水平的驗(yàn)證(讀取)操作。對(duì)于每個(gè)存儲(chǔ)器元件，編程/驗(yàn)證的順序被終止，由于其被驗(yàn)證已達(dá)到電阻或電導(dǎo)的期望的值。在所有的被編程的存儲(chǔ)器元件被驗(yàn)證為已經(jīng)達(dá)到它們的期望的編程的值之后，然后存儲(chǔ)器元件的頁(yè)的編程完成。該技術(shù)的示例在美國(guó)專(zhuān)利號(hào)5,172,338中描述。

通過(guò)主要參考圖5，描述了存儲(chǔ)器元件的頁(yè)的狀態(tài)的并行讀取，其中該存儲(chǔ)器元件諸如存儲(chǔ)器元件M₁₁₄、M₁₂₄和M₁₃₄。示例讀取過(guò)程的步驟如下：

1.將所有的全局位線GBL和所有的字線WL設(shè)置到電壓V_R。電壓V_R僅是方便的參考電壓，并且可以是任何數(shù)字的值，但是通常將在0和1伏之間。一般來(lái)說(shuō)，對(duì)于產(chǎn)生重復(fù)的讀取的操作模式，易于將在陣列中的所有的字線設(shè)置到V_R以便于減少寄生讀取電流，即使這要求充電所有的字線。但是，作為替換，僅需要將選擇的字線(圖5中的WL₁₂)、與選擇的字線在其它平面的每一個(gè)中的具有相同的位置的字線以及在所有的平面中直接鄰近字線升高到V_R。

2.通過(guò)將電壓置于鄰近于選擇的字線的控制線而導(dǎo)通選擇裝置的一行以便于定義將被讀取的頁(yè)。在圖1和5的示例中，電壓被施加到控制線SG₂以便于導(dǎo)通選擇裝置Q₁₂、Q₂₂和Q₃₂。這將局部位線LBL₁₂、LBL₂₂和LBL₃₂的一行連接到它們各自的全局位線GBL₁、GBL₂和GBL₃。這些局部位線然后連接到出現(xiàn)在圖2的電路21中的單獨(dú)的感測(cè)放大器(SA)，并且假設(shè)它們所連接的全局位線的電勢(shì)V_R。所有其它局部位線LBL被允許浮置。

3.將選擇的字線(WL₁₂)設(shè)置到V_R±Vsense的電壓。Vsense的符號(hào)基于感測(cè)放大器而被選擇，并且具有大約0.5伏的幅度。在所有其它的字線上的電壓保持相同。

4.感測(cè)流入(V_R+Vsense)的或者流出(V_R–Vsense)每個(gè)感測(cè)放大器的電流達(dá)時(shí)間T。這些是被示出為將流過(guò)圖5的示例的尋址的存儲(chǔ)器元件的電流I_R1、I_R2和I_R3，其與各個(gè)存儲(chǔ)器元件M₁₁₄、M₁₂₄和M₁₃₄的編程的狀態(tài)成比例。存儲(chǔ)器元件M₁₁₄、M₁₂₄和M₁₃₄的狀態(tài)然后由在連接到各個(gè)全局位線GBL₁、GBL₂和GBL₃的電路21中的感測(cè)放大器的二進(jìn)制輸出給出。這些感測(cè)放大器輸出然后在線23(圖2)之上被發(fā)送到控制器25，其然后將讀取數(shù)據(jù)提供到主機(jī)31。

5.通過(guò)將電壓從選擇柵極線(SG₂)移除而關(guān)斷選擇裝置(Q₁₂，Q₂₂和Q₃₂)，以便于將局部位線從全局位線斷開(kāi)，并且將選擇的字線(WL₁₂)返回到電壓V_R。

在這樣的讀取操作期間的寄生電流具有兩個(gè)不期望的效應(yīng)。至于編程，寄生電流對(duì)存儲(chǔ)器系統(tǒng)電源布置增加的需求。此外，被錯(cuò)誤地包含在通過(guò)被讀取的尋址的存儲(chǔ)器元件的電流中的寄生電流可能存在。如果這樣的寄生電流足夠大，則這可能從而導(dǎo)致錯(cuò)誤的讀取結(jié)果。

如在編程的情況中，除了選擇的行(圖5的示例中的LBL₁₂、LBL₂₂和LBL₃₂)以外的所有的局部位線被浮置。但是浮置局部位線的電勢(shì)可以通過(guò)在其編程的(低電阻)狀態(tài)中并且在任何平面中連接在浮置局部位線和在V_R處的字線的任何存儲(chǔ)器元件來(lái)被驅(qū)動(dòng)到V_R?？膳c在編程的情況(圖4)中的I_P1相比(comparable)的寄生電流在數(shù)據(jù)讀取期間不出現(xiàn)，因?yàn)檫x擇的局部位線和鄰近非選擇的字線兩者都在V_R處。但是，寄生電流可以流過(guò)連接在浮置局部位線和選擇的字線之間的低電阻存儲(chǔ)器元件。這些可與在編程期間(圖4)的電流I_P2、I_P3和I_P4相比，被指示為圖5中的I_P5、I_P6和I_P7。這些電流的每一個(gè)可以在幅度上與通過(guò)尋址的存儲(chǔ)器元件的最大讀取電流相等。但是，這些寄生電流從在電壓V_R處的字線流到在電壓V_R±Vsense處的選擇的字線而不流過(guò)感測(cè)放大器。這些寄生電流將不會(huì)流過(guò)感測(cè)放大器連接到的選擇的局部位線(圖5中的LBL₁₂、LBL₂₂和LBL₃₂)。盡管它們貢獻(xiàn)于功率耗散，但是這些寄生電流不會(huì)從而引入感測(cè)誤差。

盡管鄰近的字線應(yīng)該在V_R處以最小化寄生電流，至于在編程的情況中，可能所期望的是弱驅(qū)動(dòng)這些字線或者甚至允許它們浮置。在一個(gè)變化中，選擇的字線和近鄰的字線可以被預(yù)先充電到V_R并且然后允許浮置。當(dāng)感測(cè)放大器被激勵(lì)時(shí)，其可以將它們充電到V_R使得在這些線上的電勢(shì)由來(lái)自感測(cè)放大器的參考電壓(與來(lái)自字線驅(qū)動(dòng)器的參考電壓相反)準(zhǔn)確地設(shè)置。這可以在選擇的字線被改變到V_R±Vsense之前出現(xiàn)，但是感測(cè)放大器電流不被測(cè)量，直到該充電瞬態(tài)完成。

參考單元也可以包含在存儲(chǔ)器陣列10中以促進(jìn)任何或所有的共同數(shù)據(jù)操作(擦除、編程或讀取)。參考單元是與其中電阻被設(shè)置到特定的值的數(shù)據(jù)單元在結(jié)構(gòu)化上盡可能地相同的單元。這有助于消除或跟蹤與溫度、工藝非均勻性、重復(fù)的編程、時(shí)間或可能在存儲(chǔ)器的操作期間變化的其它單元性質(zhì)相關(guān)聯(lián)的數(shù)據(jù)單元的電阻漂移(drift)。通常，它們被設(shè)置為具有高于在一個(gè)數(shù)據(jù)狀態(tài)(諸如導(dǎo)通電阻)中的存儲(chǔ)器元件的最高的可接受的低電阻值、并且低于在另一個(gè)數(shù)據(jù)狀態(tài)(諸如OFF電阻)中的存儲(chǔ)器元件的最低的可接受的高電阻值的電阻。參考單元對(duì)于平面或者整個(gè)陣列可以是“全局的”，或者可以包含在每個(gè)塊或頁(yè)中。

在一個(gè)實(shí)施例中，多個(gè)參考單元可以包含在每個(gè)頁(yè)中。這樣的單元的數(shù)量可以僅是幾個(gè)(少于10)，或者可以高達(dá)在每個(gè)頁(yè)中的單元的總量的百分之幾。在該情況中，參考單元通常被重置并且在獨(dú)立于頁(yè)中的數(shù)據(jù)的單獨(dú)的操作中寫(xiě)入。例如，它們可以在工廠中被一次設(shè)置，或者它們可以在存儲(chǔ)器陣列的操作期間被一次或多次設(shè)置。在上述重置操作期間，所有的全局位線被設(shè)置為低，但是這可以被修改為：僅將與被重置的存儲(chǔ)器單元相關(guān)聯(lián)的全局位線設(shè)置為低的值，而與參考單元相關(guān)聯(lián)的全局位線被設(shè)置為中間值，從而抑制它們被重新設(shè)置?？商鎿Q地，為了重置在給定塊中的參考單元，與參考單元相關(guān)聯(lián)的全局位線被設(shè)置到低的值，而與數(shù)據(jù)單元相關(guān)聯(lián)的全局位線被設(shè)置到中間值。在編程期間，該過(guò)程相反并且與參考單元相關(guān)聯(lián)的全局位線被升高到高的值以將參考單元設(shè)置到期望的導(dǎo)通電阻，而存儲(chǔ)器元件保持在重置狀態(tài)中。通常編程電壓或時(shí)間將改變以將參考單元編程到比當(dāng)編程存儲(chǔ)器元件時(shí)更高的導(dǎo)通電阻。

如果，例如，在每一頁(yè)中的參考單元的數(shù)量被選擇為數(shù)據(jù)儲(chǔ)存存儲(chǔ)器元件的數(shù)量的1％，則它們可以被物理地沿著每個(gè)字線布置使得每個(gè)參考單元與其近鄰隔開(kāi)100個(gè)數(shù)據(jù)單元，并且與讀取參考單元相關(guān)聯(lián)的感測(cè)放大器可以與中間的感測(cè)放大器讀取數(shù)據(jù)共享其參考信息。參考單元可以在編程期間被用于確保數(shù)據(jù)以足夠的余量(margin)來(lái)編程。關(guān)于使用在頁(yè)中的參考單元的進(jìn)一步信息可以在美國(guó)專(zhuān)利號(hào)6,222,762、6,538,922、6,678,192和7,237,074中找到。

在特定的實(shí)施例中，參考單元可以被用于基本上消除陣列中的寄生電流。在該情況中，(一個(gè)或多個(gè))參考單元的電阻的值被設(shè)置到重置狀態(tài)的值而不是在如之前所述的重置狀態(tài)和數(shù)據(jù)狀態(tài)之間的值。每個(gè)參考單元中的電流可以通過(guò)其相關(guān)聯(lián)的感測(cè)放大器測(cè)量，并且該電流從近鄰的數(shù)據(jù)單元減除。在該情況中，參考單元近似在跟蹤的存儲(chǔ)器陣列的區(qū)域中流過(guò)的寄生電流并且類(lèi)似于在數(shù)據(jù)操作期間流過(guò)陣列的該區(qū)域的寄生電流。該校正可以應(yīng)用在兩步驟操作中(測(cè)量參考單元中的寄生電流并且在之后將其值從在數(shù)據(jù)操作期間獲得的中減除)或者同時(shí)具有數(shù)據(jù)操作。同時(shí)操作成為可能的一個(gè)方式是使用參考單元以調(diào)節(jié)鄰近數(shù)據(jù)感測(cè)放大器的時(shí)間和參考電平(reference level)。這個(gè)的示例在美國(guó)專(zhuān)利號(hào)7,324,393中示出。

在可變的電阻存儲(chǔ)器元件的傳統(tǒng)的二維陣列中，二極管通常與存儲(chǔ)器元件串聯(lián)地包含在交叉的位和字線之間。二極管的主要目的在于減少在重置(擦除)、編程和讀取存儲(chǔ)器元件期間的寄生電流的數(shù)量和幅度。這里的三維陣列的顯著的優(yōu)點(diǎn)在于：產(chǎn)生的寄生電流更少，并且從而比其他類(lèi)型的陣列具有對(duì)陣列的操作的減少的負(fù)面效應(yīng)。

二極管還可以與三維陣列的單獨(dú)的存儲(chǔ)器元件串聯(lián)連接——如當(dāng)前在可變的電阻式存儲(chǔ)器元件的其它陣列中所實(shí)現(xiàn)的——以便于進(jìn)一步減少寄生電流的數(shù)量，但是這樣做存在缺點(diǎn)。首先，制造過(guò)程變得更加復(fù)雜。然后增加的掩模和增加的制造步驟是必要的。此外，由于硅p-n二極管的形成通常需要至少一個(gè)高溫步驟，字線和局部位線則不能由具有低熔點(diǎn)的金屬——諸如通常用于集成電路制造中的鋁構(gòu)成，因?yàn)槠淇赡茉谥蟮母邷夭襟E期間熔化。因?yàn)槠浔葘?dǎo)電地?fù)诫s的多晶硅材料更高的導(dǎo)電性，所以優(yōu)選地使用金屬、包含金屬的復(fù)合材料，其中該導(dǎo)電地?fù)诫s的多晶硅材料通常被用于位和字線，因?yàn)楸槐┞队谶@樣的高溫。具有二極管形成為單獨(dú)的存儲(chǔ)器元件一部分的電阻式切換存儲(chǔ)器元件的陣列的示例在專(zhuān)利申請(qǐng)公開(kāi)號(hào)US2009/0001344A1中給出。

由于在這里的三維陣列中的減少數(shù)量的寄生電流，寄生電流的總幅度可以被管理而不需要使用這樣的二極管。除了更簡(jiǎn)單的制造過(guò)程之外，二極管的不存在允許了雙極操作；就是說(shuō)，其中將存儲(chǔ)器元件從其第一狀態(tài)切換到其第二存儲(chǔ)器狀態(tài)的電壓極性是與將存儲(chǔ)器元件從其第二切換到其第一存儲(chǔ)器狀態(tài)的電壓極性相反的。相比單極操作(與從其第二切換到第一存儲(chǔ)器狀態(tài)相同的極性電壓被用于將存儲(chǔ)器元件從其第一切換到第二存儲(chǔ)器狀態(tài))的雙極操作的優(yōu)點(diǎn)是：切換存儲(chǔ)器元件的功率的減少以及存儲(chǔ)器元件的可靠性中的改善。雙極操作的這些優(yōu)點(diǎn)可見(jiàn)于存儲(chǔ)器元件中，其中導(dǎo)電的細(xì)絲的形成和毀壞是用于切換的物理機(jī)制，如在由金屬氧化物和固體電解質(zhì)材料構(gòu)成的存儲(chǔ)器元件中一樣。

寄生電流的水平隨著平面的數(shù)量增加，并且隨著沿著在每個(gè)平面中的單獨(dú)的字線連接的存儲(chǔ)器元件的數(shù)量增加。但是由于在每個(gè)平面上的字線的數(shù)量不顯著地影響寄生電流的量，平面可以單獨(dú)地包括大量的字線。由沿著單獨(dú)的字線的長(zhǎng)度連接的大量的存儲(chǔ)器元件產(chǎn)生的寄生電流可以進(jìn)一步通過(guò)將字線分割為更少數(shù)量的存儲(chǔ)器元件的分區(qū)而管理。擦除、編程和讀取操作然后在沿著每個(gè)字線的一個(gè)分段連接的存儲(chǔ)器元件上進(jìn)行，而不是沿著字線的整個(gè)長(zhǎng)度連接的總數(shù)量的存儲(chǔ)器元件上進(jìn)行。

這里所述的可重新編程的非易失性存儲(chǔ)器陣列具有許多優(yōu)點(diǎn)?？梢栽诎雽?dǎo)體基板區(qū)域的每單元存儲(chǔ)的數(shù)字?jǐn)?shù)據(jù)的量較高。其可以以每存儲(chǔ)的位的數(shù)據(jù)較低的成本制造。對(duì)于整個(gè)堆疊的平面僅需要幾個(gè)掩模，而不需要用于每個(gè)平面的單獨(dú)的一組的掩模。與基板的局部位線連接的數(shù)量在不使用垂直局部位線的其它多平面結(jié)構(gòu)之上顯著地減少。該架構(gòu)消除了每個(gè)存儲(chǔ)器單元具有與電阻式存儲(chǔ)器元件串聯(lián)的二極管的需求，從而進(jìn)一步簡(jiǎn)化制造過(guò)程并且使能金屬導(dǎo)線的使用。此外，操作陣列所需的電壓比在當(dāng)前商用的閃速存儲(chǔ)器中使用的那些低得多。

由于每個(gè)電流路徑的至少一半是垂直的，因此在大交叉點(diǎn)陣列中出現(xiàn)的電壓降顯著地減少。由于更短的垂直組件的電流路徑的減少的長(zhǎng)度意味著在每個(gè)電流路徑上存在近似一半數(shù)量的存儲(chǔ)器單元，并且因此泄露電流以及在數(shù)據(jù)編程或讀取操作期間干擾的未選擇的單元的數(shù)量減少。例如，如果有N個(gè)單元與字線相關(guān)聯(lián)并且N個(gè)單元與在傳統(tǒng)陣列中相等長(zhǎng)度的位線相關(guān)聯(lián)，存在2N個(gè)單元與每個(gè)數(shù)據(jù)操作相關(guān)聯(lián)或者被“觸摸”。在這里所述的垂直局部位線架構(gòu)中，存在n個(gè)單元與位線(n是平面的數(shù)量并且通常是小的數(shù)，諸如4到8)相關(guān)聯(lián)，或者N+n個(gè)單元與數(shù)據(jù)操作相關(guān)聯(lián)。對(duì)于大N，這意味著由數(shù)據(jù)操作影響的單元的數(shù)量近似為在傳統(tǒng)的三維陣列中的一半。

可用于存儲(chǔ)器儲(chǔ)存元件的材料

被用于圖1的陣列中的非易失性存儲(chǔ)器儲(chǔ)存元件M_zxy的材料可以是硫族化物、金屬氧化物或響應(yīng)于施加到材料的外部電壓或者穿過(guò)材料的電流、而展現(xiàn)穩(wěn)定的、可逆的移動(dòng)的電阻的多個(gè)材料的任一個(gè)。

金屬氧化物具有當(dāng)初始地沉積被隔離的特征。一個(gè)合適的金屬氧化物是氧化鈦(TiO_x)。使用該材料的之前報(bào)告的存儲(chǔ)器元件在圖6中示出。在該情況中，近化學(xué)計(jì)量化TiO₂散狀材料在退火過(guò)程中改變以在底部電極的附近創(chuàng)建缺氧層(或者具有氧空位的層)。頂部鉑電極，通過(guò)其高功函數(shù)，創(chuàng)建用于電子的高電勢(shì)Pt/TiO₂屏障。因此，在適中的電壓(低于一伏)處，非常低的電流將流過(guò)結(jié)構(gòu)。底部Pt/TiO_2-x屏障通過(guò)氧空位(O⁺₂)的出現(xiàn)而被降低并且表現(xiàn)為低電阻接觸(歐姆接觸)。(已知TiO₂中的氧空位用作n-類(lèi)型的摻雜物，在電氣導(dǎo)電的摻雜的半導(dǎo)體中轉(zhuǎn)化隔離氧化物。)產(chǎn)生的復(fù)合結(jié)構(gòu)處于非導(dǎo)電的(高電阻)狀態(tài)中。

但是當(dāng)大的負(fù)電壓(諸如1.5伏)被施加到結(jié)構(gòu)之上時(shí)，氧空位朝向頂部電極漂移，并且因此，電勢(shì)屏障Pt/TiO₂被減少并且相對(duì)較高的電流可以流過(guò)結(jié)構(gòu)。裝置然后在其低電阻(導(dǎo)電的)狀態(tài)中。由其他人報(bào)告的實(shí)驗(yàn)已經(jīng)顯示導(dǎo)電產(chǎn)生于TiO₂的細(xì)絲-狀的區(qū)域中，可能沿著晶粒的邊界。

導(dǎo)電的路徑通過(guò)將大的正極電壓施加到圖6的結(jié)構(gòu)之上而被破壞。在該正極偏置下，氧空位從頂部Pt/TiO₂屏障的附近移開(kāi)，并且“破壞”細(xì)絲。裝置返回到其高電阻狀態(tài)中。導(dǎo)電的和非導(dǎo)電的狀態(tài)兩者是非易失性的。通過(guò)施加大約0.5伏的電壓而感測(cè)存儲(chǔ)器儲(chǔ)存元件的導(dǎo)電可以容易地確定存儲(chǔ)器元件的狀態(tài)。

而該特定導(dǎo)電機(jī)制可能不適用所有的金屬氧化物，作為一組，它們具有類(lèi)似的表現(xiàn)：從低導(dǎo)電的狀態(tài)到高導(dǎo)電的狀態(tài)的過(guò)渡在當(dāng)施加適當(dāng)?shù)碾妷簳r(shí)發(fā)生，并且兩個(gè)狀態(tài)是非易失性的。其它材料包括的示例HfOx、ZrOx、WOx、NiOx、CoOx、CoalOx、MnOx、ZnMn₂O₄、ZnOx、TaOx、NbOx、HfSiOx和HfAlOx。合適的頂部電極包括具有高功函數(shù)(通常>4.5eV)的金屬，該金屬能夠消除(getter)與金屬氧化物接觸的氧氣以在接觸處創(chuàng)建氧空位。一些示例是TaCN、TiCN、Ru、RuO、Pt、富Ti的TiOx、TiAlN、TaAlN、TiSiN、TaSiN和IrO₂。用于底部電極的合適的材料是任何導(dǎo)電的富氧材料——諸如Ti(O)N、Ta(O)N、TiN和TaN。電極的厚度通常是1nm或更大。金屬氧化物的厚度一般在5nm到50nm的范圍中。

適用于存儲(chǔ)器儲(chǔ)存元件的另一類(lèi)型的材料是固體電解質(zhì)(electrolyte)，但是由于當(dāng)沉積時(shí)它們是電氣導(dǎo)電的，需要形成單獨(dú)的存儲(chǔ)器元件并且將它們相互隔離。固體電解質(zhì)一些程度上類(lèi)似于金屬氧化物，并且導(dǎo)電機(jī)制被假設(shè)為在頂部和底部電極之間的金屬的細(xì)絲的形成。在該結(jié)構(gòu)中，細(xì)絲通過(guò)從一個(gè)電極(可氧化的電極)分解離子進(jìn)入到單元(固體電解質(zhì))的主體中而形成。在一個(gè)示例中，固體電解質(zhì)包含銀離子或銅離子，并且可氧化的電極優(yōu)選地是插入到過(guò)渡金屬硫化物或硒化物材料中的金屬——諸如A_x(MB2)_1-x，其中A是Ag或Cu，B是S或Se，并且M是過(guò)渡金屬——諸如Ta、V或Ti，并且x的范圍從約0.1到約0.7。這樣的復(fù)合最小化了將不想要的材料氧化進(jìn)固體電解質(zhì)中。這樣的復(fù)合物的一個(gè)示例是Ag_x(TaS2)_1-x?？商鎿Q的復(fù)合材料包括α-AgI。其它電極(惰性或中性電極)應(yīng)該是良好的電導(dǎo)體，而在固體電解質(zhì)材料中剩余不可溶體。示例包括金屬和化合物——諸如W、Ni、Mo、Pt、金屬硅化物等。

固體電解質(zhì)材料的示例為：TaO、GeSe或GeS。適用于固體電解質(zhì)單元的其它系統(tǒng)為：Cu/TaO/W、Ag/GeSe/W、Cu/GeSe/W、Cu/GeS/W和Ag/GeS/W，其中第一材料是可氧化的電極，中間材料是固體電解質(zhì)，并且第三材料是惰性的(中性)電極。固體電解質(zhì)的典型厚度在30nm和100nm之間。

近年來(lái)，碳已經(jīng)作為非易失性存儲(chǔ)器材料被廣泛地研究。作為非易失性存儲(chǔ)器元件，碳通常以兩種形式使用，導(dǎo)電的(或類(lèi)似石墨烯的碳)以及隔離的(或無(wú)定形(amorphous)碳)。兩種類(lèi)型的碳材料中的差異在于碳化學(xué)鍵的內(nèi)容，所謂sp²和sp³雜化(hydridization)。在sp³配置中，碳配價(jià)電子保持在強(qiáng)共價(jià)鍵中，并且因此sp³雜化是非導(dǎo)電的。其中sp³配置主導(dǎo)的碳膜，通常被稱為四面體-無(wú)定形碳，或者鉆石形的。在sp²配置中，不是所有的碳配價(jià)電子保持在共價(jià)鍵中。弱緊型的電子(phi鍵)貢獻(xiàn)于電傳導(dǎo)使得大部分sp²配置為導(dǎo)電的碳材料。碳電阻式切換非易失性存儲(chǔ)器的操作基于能夠通過(guò)將適當(dāng)?shù)碾娏?或電壓)脈沖施加到碳結(jié)構(gòu)而將sp³配置轉(zhuǎn)變?yōu)閟p²配置的事實(shí)。例如，當(dāng)非常短的(1-5ns)高幅度電壓脈沖施加到材料之上時(shí)，由于材料sp²改變到sp³形式(“重置”狀態(tài))而極大地減少電導(dǎo)。已經(jīng)建立理論的是，由該脈沖產(chǎn)生的高的局部溫度導(dǎo)致材料中的無(wú)序并且如果脈沖非常短，則碳在無(wú)定形的狀態(tài)(sp³雜化)中“淬火(quench)”。另一方面，當(dāng)在重置狀態(tài)中時(shí)，較長(zhǎng)的時(shí)間(～300nsec)地施加較低的電壓使得材料的一部分改變?yōu)閟p²形式(“設(shè)置”狀態(tài))。碳電阻切換非易失性存儲(chǔ)器元件具有類(lèi)似電容器的配置，其中頂部和底部電極由高溫度熔點(diǎn)金屬形成，諸如W、Pd、Pt和TaN。

近來(lái)已經(jīng)對(duì)碳納米管(CNT)作為非易失性存儲(chǔ)器材料的應(yīng)用給予重要的關(guān)注。(單個(gè)壁的)碳納米管是碳的中空的圓柱體，通常是一個(gè)碳原子厚的卷曲的并且自閉環(huán)的薄片，具有約1-2nm的典型直徑以及幾百倍大的長(zhǎng)度。這樣的納米管可以顯示非常高的導(dǎo)電性，并且已經(jīng)做出關(guān)于與集成電路制造的兼容性的各種提議。已經(jīng)提出在惰性的粘合劑矩陣中包封“短的”CNT的以形成CNT的制品。這些可以使用旋涂或者噴涂而沉積在硅晶片上，并且如所施加的CNT相互具有隨機(jī)的定向。當(dāng)在該制品之上施加電場(chǎng)時(shí)，CNT傾向于收縮并且與自身對(duì)齊使得該制品的導(dǎo)電性改變。從低到高電阻以及相反的切換機(jī)制不是很好理解。如在其它基于碳的電阻式切換非易失性存儲(chǔ)器中，基于CNT的存儲(chǔ)器具有類(lèi)似電容器的配置，其中頂部和底部電極由諸如上述的那些高熔點(diǎn)的金屬構(gòu)成。

適用于存儲(chǔ)器儲(chǔ)存元件的另一類(lèi)型的材料是相變材料。相變材料的優(yōu)選的組包括硫族化物玻璃，通常是Ge_xSb_yTe_z的合成物，其中優(yōu)選地x＝2，y＝2并且z＝5。GeSb也被發(fā)現(xiàn)為是有用的。其它材料包括AgInSbTe、GeTe、GaSb、BaSbTe、InSbTe和這些基本元素的各種其它組合。厚度一般在1nm到500nm的范圍中。對(duì)于該切換機(jī)制的一般接受的解釋是當(dāng)非常短時(shí)間地施加高能脈沖以使得材料的區(qū)域熔化時(shí)，材料在無(wú)定形狀態(tài)中“淬火”，該無(wú)定形狀態(tài)是低導(dǎo)電的狀態(tài)。當(dāng)施加較長(zhǎng)的時(shí)間的較低能的脈沖使得溫度保持在結(jié)晶化溫度之上但是在熔化溫度之下時(shí)，材料結(jié)晶化以形成高導(dǎo)電性的多結(jié)晶相。這些裝置通常使用子光刻柱來(lái)制造，與加熱器電極集成。通常經(jīng)歷相變的局部化的區(qū)域可以被設(shè)計(jì)為對(duì)應(yīng)于在臺(tái)階邊緣(step edge)之上的過(guò)渡，或者材料穿過(guò)在低熱導(dǎo)電性材料中蝕刻的槽的區(qū)域。接觸電極可以是厚度從1nm到500nm的任何高熔化金屬諸如TiN、W、WN和TaN。

將注意到的是，在大多前述示例中存儲(chǔ)器材料利用在其任一側(cè)上的電極，其合成物被特定的選擇，在這里的三維存儲(chǔ)器陣列實(shí)施例中，其中字線(WL)和/或局部位線(LBL)也通過(guò)與存儲(chǔ)器材料直接接觸而形成這些電極，那些線優(yōu)選地由上述導(dǎo)電材料構(gòu)成。在使用額外的導(dǎo)電的分段以用于兩個(gè)存儲(chǔ)器元件電極的至少一個(gè)的實(shí)施例中，那些分段從而由上述材料構(gòu)成以用于存儲(chǔ)器元件電極。

操縱元件通常被結(jié)合到可控制的電阻型的存儲(chǔ)器儲(chǔ)存元件中。操縱元件可以是晶體管或二極管。盡管這里所述的三維架構(gòu)的優(yōu)點(diǎn)在于這樣的操縱元件是不必要的，但是可以存在特定配置，其中所期望的是包括操縱元件。二極管可以是p-n結(jié)(不一定是硅)，金屬/絕緣體/絕緣體/金屬(MIIM)，或者肖特基類(lèi)型的金屬/半導(dǎo)體接觸，但是可以可替換地是固體電解質(zhì)元件。該類(lèi)型的二極管的特征是用于存儲(chǔ)器陣列中的校正操作，必要的是在每個(gè)地址操作期間被切換“導(dǎo)通”和“斷開(kāi)”。直到存儲(chǔ)器元件被尋址，二極管在高電阻狀態(tài)(“斷開(kāi)”狀態(tài))中并且“保護(hù)”電阻式存儲(chǔ)器元件避免干擾電壓。為了訪問(wèn)電阻式存儲(chǔ)器元件，需要三個(gè)不同的操作：a)從高電阻到低電阻轉(zhuǎn)換二極管，b)通過(guò)將適當(dāng)?shù)碾妷菏┘拥蕉O管之上或者將電流施加通過(guò)二極管而編程、讀取或重置(擦除)存儲(chǔ)器元件，以及c)重置(擦除)二極管。在一些實(shí)施例中，這些操作的一個(gè)或多個(gè)可以被組合為相同的步驟。重置二極管可以通過(guò)施加反向電壓到包含二極管的存儲(chǔ)器元件而實(shí)現(xiàn)，這導(dǎo)致二極管細(xì)絲崩斷并且二極管返回到高電阻狀態(tài)。

為了簡(jiǎn)潔性，以上說(shuō)明已經(jīng)考慮了在每個(gè)單元中儲(chǔ)存一個(gè)數(shù)據(jù)值的最簡(jiǎn)單的情況：每個(gè)單元被重置或者設(shè)置并且保持一位的數(shù)據(jù)。但是，本申請(qǐng)的技術(shù)不限于該簡(jiǎn)單的情況。通過(guò)使用導(dǎo)通電阻的各種值并且將感測(cè)放大器設(shè)計(jì)為能夠在幾個(gè)這樣的值之間區(qū)分，每個(gè)存儲(chǔ)器元件可以在多級(jí)單元(MLC)中保持多個(gè)位的數(shù)據(jù)。這樣操作的原則在之前所引用的美國(guó)專(zhuān)利號(hào)5,172,338中描述。施加到存儲(chǔ)器元件的三維陣列的MLC技術(shù)的示例包括，Kozicki等人的名稱為“Multi-bit Memory Using Programmable Metallization Cell Technology(使用可編程的金屬化的單元技術(shù)的多位存儲(chǔ)器)”(2005年6月12-17，法國(guó)格勒諾布爾的電子裝置和存儲(chǔ)器的國(guó)際會(huì)議的會(huì)議記錄，pp.48-53)，以及Schrogmeier等人的“Time Discrete Voltage Sensing andInterative Programming Control for a 4F2Multilevel CBRAM(用于4F2多級(jí)CBRAM的時(shí)間離散的電壓感測(cè)和迭代編程控制)”(2007年VLSI電路討論會(huì))。

三維陣列的特定結(jié)構(gòu)化示例

在圖7中所示，第一示例被配置為使用當(dāng)首先沉積時(shí)非導(dǎo)電的存儲(chǔ)器元件(NVM)材料。圖7是圖1中示出的三維陣列的一部分的等距視圖。上述類(lèi)型的金屬氧化物具有該特征。如關(guān)于圖6所解釋的，響應(yīng)于適當(dāng)?shù)碾妷褐糜谀切╇姌O上，導(dǎo)電的細(xì)絲形成在材料的相對(duì)的側(cè)上的電極之間。這些電極是陣列中的位線和字線。由于該材料另外是非導(dǎo)電的，不需要在字和位線的交叉點(diǎn)處相互隔離存儲(chǔ)器元件。幾個(gè)存儲(chǔ)器元件可以由單個(gè)連續(xù)的層的材料實(shí)現(xiàn)，其在圖7的情況中是沿著在y-方向中的垂直位線的相對(duì)的側(cè)垂直地定向并且向上延伸通過(guò)所有的平面的NVM材料的條(strip)。圖7的結(jié)構(gòu)的顯著的優(yōu)點(diǎn)是在一組平面中的所有的字線和在它們之下的隔離的條可以通過(guò)使用單個(gè)掩模同時(shí)限定，從而極大地簡(jiǎn)化了制造過(guò)程。

參考圖7，示出了三維陣列的四個(gè)平面101、103、105和107的小部分。對(duì)應(yīng)于圖1的等效電路的那些的圖7陣列的元件由相同的參考標(biāo)號(hào)識(shí)別。將注意到的是，圖7示出了圖1的兩個(gè)平面1和2加上在它們的頂部的兩個(gè)額外的平面。所有的平面具有柵極、電介質(zhì)和存儲(chǔ)器儲(chǔ)存元件(NVM)材料的相同的水平的樣式。在每個(gè)平面中，金屬字線(WL)在x-方向中延伸并且在y-方向中被隔開(kāi)。每個(gè)平面包括一層隔離電介質(zhì)，該隔離電介質(zhì)將其字線從在其之下的平面的字線隔離開(kāi)，或者在平面101的情況中，將其從在其之下的基板電路組件隔離開(kāi)。延伸通過(guò)每個(gè)平面是在垂直z-方向中延伸的一組金屬局部位線(LBL)“柱”并且在x-y方向形成矩形陣列。

每個(gè)位線柱連接到硅基板中的一組全局位線(GBL)的一個(gè)，該全局位線(GBL)在y-方向中以相同的間距排列，而柱通過(guò)形成在基板中的選擇裝置(Q_xy)間隔，該選擇裝置(Q_xy)的柵極由在在x-方向中延伸的選擇柵極線(SG)驅(qū)動(dòng)，其中該選擇柵極線(SG)也形成在基板中。切換裝置Q_xy可以是傳統(tǒng)的CMOS晶體管(或者垂直NPN晶體管)并且使用與用于形成其它傳統(tǒng)的電路相同的過(guò)程制造。在使用NPN晶體管而不是MOS晶體管的情況中，選擇柵極(SG)線用在x-方向中延伸的基極接觸電極線替換。也在基板中制造但是未在圖7中示出的是感測(cè)放大器、輸入-輸出(I/O)電路、控制電路和任何其它必要的外圍電路。對(duì)于在x-方向中的局部位線柱的每一行有一個(gè)選擇柵極線(SG)并且對(duì)于每個(gè)單獨(dú)的局部位線(LBL)有一個(gè)選擇裝置(Q)。

每個(gè)垂直條的非易失性存儲(chǔ)器元件(NVM)材料被夾在垂直局部位線(LBL)和垂直地堆疊在所有的平面中的多個(gè)字線(WL)之間。優(yōu)選地，NVM材料出現(xiàn)在x-方向中的局部位線(LBL)之間。存儲(chǔ)器儲(chǔ)存元件(M)位于每個(gè)字線(WL)和局部位線(LBL)的交叉點(diǎn)處。在上述金屬氧化物用于存儲(chǔ)器儲(chǔ)存元件材料的情況中，在交叉的局部位線(LBL)和字線(WL)之間的NVM材料的小區(qū)域由施加到交叉的線的適當(dāng)?shù)碾妷涸趯?dǎo)電的(設(shè)置)和非導(dǎo)電的(重置)狀態(tài)之間可控制地交替。

也可能在LBL和平面之間的電介質(zhì)之間形成寄生NVM元件。通過(guò)選擇電介質(zhì)條的厚度比NVM材料層的厚度(就是說(shuō)，局部位線和字線之間的間隔)的大，由在相同的垂直字線堆疊中的字線之間的差異的電壓引起的場(chǎng)可以變得足夠小使得寄生元件永遠(yuǎn)不導(dǎo)通大量的電流。類(lèi)似地，在其它實(shí)施例中，如果在鄰近的LBL之間的操作電壓保持編程閾值之下，則不導(dǎo)電的NVM材料可以被保持在鄰近局部位線之間的適當(dāng)?shù)牡胤健?/p>

用于制造圖7的結(jié)構(gòu)的過(guò)程的概述如下：

1.支撐電路，包括選擇裝置Q、全局位線GBL、選擇柵極線SG和在陣列外圍的其它電路，以傳統(tǒng)的方式形成在硅基板中，并且該電路的頂部表面被平面化，諸如通過(guò)使用置于電路之上的一層蝕刻停止材料而蝕刻。

2.電介質(zhì)(絕緣體)和金屬的交替的層在相互之上形成為薄片并且覆蓋至少其中形成選擇裝置Q的基板的區(qū)域。在圖7的示例中，形成了四個(gè)這樣的薄片。

3.這些薄片然后通過(guò)使用形成在它們的頂部的具有在x-方向中延伸并且在y-方向中被隔開(kāi)的槽的掩模被蝕刻(隔離)。所有的材料向下被移除到蝕刻停止以便于形成圖7中示出的溝道，其中在之后形成局部位線(LBL)柱和NVM材料。接觸孔也通過(guò)在溝道底部的蝕刻停止材料層蝕刻以允許在之后形成的柱的位置對(duì)選擇裝置Q的漏極的訪問(wèn)。溝道的形成也限定了字線(WL)在y-方向中的寬度。

4.非易失性存儲(chǔ)器(NVM)材料沿著這些溝道的側(cè)壁并且穿過(guò)溝道之上的結(jié)構(gòu)而沉積在薄的層中。這留下了沿著每個(gè)溝道的相對(duì)的側(cè)壁并且與在溝道中暴露的字線(WL)表面接觸的NVM材料。

5.金屬然后在這些溝道中沉積以便于與非易失性存儲(chǔ)器(NVM)材料接觸。金屬使用具有在y-方向中的槽的掩模圖案化。通過(guò)該掩模的蝕刻而移除金屬材料留下了局部位線(LBL)柱。在x-方向中的非易失性存儲(chǔ)器(NVM)材料還可以在柱之間被移除。在x-方向中的柱之間的空間然后用電介質(zhì)材料填充，并且平面化回到結(jié)構(gòu)的頂部。

圖7的配置的顯著的優(yōu)點(diǎn)在于僅需要通過(guò)單個(gè)掩模的一個(gè)蝕刻操作以一次形成通過(guò)平面的材料的所有的層的溝道。但是，過(guò)程限制可能限制可以以此方式一起蝕刻的平面的數(shù)量。如果所有的層的總厚度太大，溝道可能需要以順序的步驟形成。蝕刻第一數(shù)量的層，并且在第二數(shù)量的層已經(jīng)形成在第一數(shù)量的溝道的層的頂部之后，頂部層經(jīng)受第二蝕刻步驟以在其中形成與在底部層中的溝道對(duì)齊的溝道。該順序?qū)τ诰哂蟹浅４罅康膶拥膶?shí)現(xiàn)方式可能甚至多次重復(fù)。

形成在基板之上的柱選擇層中的柱開(kāi)關(guān)

在具有其柱線的2D陣列用作局部垂直位線的3D陣列中，需要選擇晶體管來(lái)將每個(gè)柱線切換到基板上的金屬線以用于訪問(wèn)。因此需要選擇晶體管的2D陣列。選擇或開(kāi)關(guān)晶體管通常是形成在半導(dǎo)體CMOS基板中的CMOS電路元件。這些CMOS開(kāi)關(guān)具有有效驅(qū)動(dòng)功率。但是，它們也會(huì)占據(jù)基板中的空間并且給其它有源元件留下非常小的空間。

在另一個(gè)實(shí)施例中，開(kāi)關(guān)晶體管形成在CMOS基板之上的單獨(dú)的層中。每個(gè)選擇晶體管是形成為垂直薄膜晶體管(VTFT)的柱選擇裝置，在局部位線柱和全局位線之間切換。不同于柱選擇裝置形成在CMOS基板層中的之前的實(shí)施例，柱選擇裝置沿著全局位線的陣列和局部位線的陣列之間的z-方向形成在CMOS基板層之上的單獨(dú)的層(柱選擇層)中。

3D結(jié)構(gòu)可以被認(rèn)為包括兩個(gè)部分?；A(chǔ)部分——通常被稱為FEOL(“(制造)線的前端”)——由半導(dǎo)體基板支撐，在該半導(dǎo)體基板上可以形成有源元件。

在基礎(chǔ)部分之上是第二部分，被稱為BEOL(“制造)線的后端”)。BEOL是形成R/W材料、字線和垂直局部位線的多個(gè)層的地方。局部位線經(jīng)由各個(gè)接觸襯墊連接到FEOL部分中的結(jié)構(gòu)。沿著z-方向，形成存儲(chǔ)器元件層的堆疊。在每個(gè)層處，局部位線的每一行被穿過(guò)但是與至少一個(gè)字線WL隔開(kāi)。

圖8示意性地示出了3D存儲(chǔ)器，該3D存儲(chǔ)器可替換地包括在柱選擇層的頂部上的存儲(chǔ)器層。3D存儲(chǔ)器10形成在CMOS基板(未明確地示出)頂部上，其中CMOS中的結(jié)構(gòu)在FEOL(“線的前端”)層中。但是，不同于圖1，將單獨(dú)的位線切換到單獨(dú)的全局位線的選擇裝置現(xiàn)在形成在BEOL中的FEOL層的頂部上。因此，BEOL包括具有存儲(chǔ)器層在其頂部上的柱選擇層。選擇裝置，諸如Q₁₁、Q₁₂、…、Q₂₁、Q₂₂、…等形成在柱選擇層中。存儲(chǔ)器層通常包括字線和R/W元件的多個(gè)層。為了簡(jiǎn)潔性，圖8僅示出了一層字線，諸如WL₁₀、W₁₁、…等而不示出存在于字線和位線的每個(gè)交叉點(diǎn)之間的R/W元件。

圖9A示出了將局部位線切換到全局位線的給定柱選擇裝置的示意性電路圖。在示例中，局部位線LBL 440由諸如Q₁₁的選擇晶體管500可切換到全局位線GBL 250。選擇晶體管Q₁₁的柵極可由在塊選擇線SG₁上激勵(lì)的信號(hào)控制。

圖9B示出了與局部位線和全局位線有關(guān)的柱選擇裝置的結(jié)構(gòu)。全局位線，諸如GBL 250形成在FEOL中作為金屬層-1或金屬層-2 502的一部分。以選擇晶體管500的形式的柱選擇裝置形成在GBL 250的頂部上的BEOL層中。局部位線LBL 440，以柱的形成，形成在柱選擇裝置500的頂部上。以此方式，柱選擇裝置500可以將局部位線柱LBL切換到全局位線GBL。

于2012年6月14日公開(kāi)的美國(guó)公開(kāi)申請(qǐng)No.2012-0147650提供了形成在基板以下和存儲(chǔ)器層以上之間的柱選擇層的公開(kāi)，其全部公開(kāi)通過(guò)引用結(jié)合于此。

垂直位線和水平字線的高效譯碼

在具有如圖1和圖7所示的垂直位線(VBL)的3D存儲(chǔ)器中，在z-方向中的垂直位線的每一行(沿著x-方向)可以通過(guò)可切換地連接到在y-方向中的一行全局位線而被訪問(wèn)。對(duì)于字線來(lái)說(shuō)，這樣不能成立，其中該字線位于在x-方向中的存儲(chǔ)器平面的每一個(gè)中。

在每個(gè)存儲(chǔ)器平面處，多個(gè)字線需要被訪問(wèn)和譯碼。Toda及其他人的美國(guó)公開(kāi)申請(qǐng)No.2009/0122598、以及Yoon及其他人的美國(guó)公開(kāi)申請(qǐng)No.2010/0289084公開(kāi)了，將字線延伸到存儲(chǔ)器區(qū)域的邊緣外并且將每一個(gè)經(jīng)由zia連接到基板中的CMOS晶體管。CMOS晶體管用作開(kāi)關(guān)和字線驅(qū)動(dòng)器。這具有增加存儲(chǔ)器的裸芯尺寸的缺點(diǎn)。每個(gè)平面中越多字線并且3D存儲(chǔ)器中越多平面，將需要越多數(shù)量的zia和字線驅(qū)動(dòng)器，這將占據(jù)額外的裸芯空間。

減少字線訪問(wèn)的數(shù)量的一個(gè)方式是將多個(gè)字線聯(lián)系在一起以共享共同zia和字線驅(qū)動(dòng)器。圖10是具有VBL架構(gòu)并且具有梳結(jié)構(gòu)的字線的現(xiàn)有的三維陣列存儲(chǔ)器陣列的一部分的等距視圖。存儲(chǔ)器類(lèi)似于圖11中示出的3D存儲(chǔ)器，除了在每個(gè)存儲(chǔ)器平面處的字線的每一個(gè)以梳的形式。在示出的示例中，每個(gè)梳具有多個(gè)梳指，有效地將多個(gè)字線組合為一個(gè)并且減少了在每個(gè)平面中的字線訪問(wèn)的數(shù)量。這意味著每存儲(chǔ)器平面所需要的zia和字線驅(qū)動(dòng)器(SELX)的數(shù)量減少。通過(guò)每存儲(chǔ)器平面的字線驅(qū)動(dòng)器的大量減少的數(shù)量，已經(jīng)提出在由存儲(chǔ)器占據(jù)的區(qū)域之下定位字線驅(qū)動(dòng)器。

圖11是圖10中示出的現(xiàn)有的存儲(chǔ)器架構(gòu)的平面圖，示出了在每個(gè)存儲(chǔ)器平面中兩個(gè)字線梳作為一單元的布局。在示例中，存在四個(gè)存儲(chǔ)器平面并且每個(gè)存儲(chǔ)器平面具有多個(gè)字線梳。每個(gè)梳具有五個(gè)梳指，有效地與共同zia和字線驅(qū)動(dòng)器共享五個(gè)字線。特別地，布局為使得平面由矩形單元覆蓋，每個(gè)具有一對(duì)交織的字線梳以及一組zia，一個(gè)zia用于每個(gè)存儲(chǔ)器平面。該設(shè)計(jì)要求在每個(gè)矩形單元之下適當(dāng)?shù)匮b下字線驅(qū)動(dòng)器的布局。由于字線驅(qū)動(dòng)器的數(shù)量與存儲(chǔ)器平面的數(shù)量成比例，該要求具有缺乏縮放性的缺點(diǎn)。這是因?yàn)殡S著存儲(chǔ)器平面的數(shù)量的增加，字線驅(qū)動(dòng)器的數(shù)量中的比例性增加將最終用完在每個(gè)矩形單元之下的所有的空間，從而限制了存儲(chǔ)器平面的允許的最大數(shù)量。

與每個(gè)zia和字線驅(qū)動(dòng)器共享更多的字線將有助于減少字線驅(qū)動(dòng)器的數(shù)量。但是，這也意味著必須由共同的zia和字線驅(qū)動(dòng)器處理的電流中的相應(yīng)的增加，這導(dǎo)致zia和字線驅(qū)動(dòng)器的更大的尺寸。因此，具有更多的梳指的字線梳不減少由字線驅(qū)動(dòng)器所需要的空間。

減少各種操作電流將有助于減少字線驅(qū)動(dòng)器的尺寸。例如，可以找到減少存儲(chǔ)器單元的設(shè)置和重置電流的改善的方式。類(lèi)似地，CMOS字線驅(qū)動(dòng)器可以被制于更加有效地驅(qū)動(dòng)并且提供較高的電流容量而不增加尺寸。仍然，這些測(cè)量受限并且不能夠使存儲(chǔ)器裝置方便地縮放。

從而，對(duì)于具有VBL架構(gòu)和字線梳結(jié)構(gòu)的現(xiàn)有的3D存儲(chǔ)器，字線驅(qū)動(dòng)器布局是對(duì)于裸芯尺寸的限制因素，特別是如果單元電流在未來(lái)的縮放中不能被減少。

US 8,547,720公開(kāi)了3D存儲(chǔ)器，其中垂直位線的一部分被用于訪問(wèn)字線。每個(gè)字線延伸到超出其服務(wù)的存儲(chǔ)器元件的外部區(qū)域，并且連接器或接觸被用于提供在外部區(qū)域中的字線和垂直位線之間的電傳導(dǎo)。但是，制造存儲(chǔ)器裝置中的許多過(guò)程具有并聯(lián)形成的多個(gè)存儲(chǔ)器層中的結(jié)構(gòu)，并且通常不對(duì)由金屬連接器在每個(gè)存儲(chǔ)器平面的不同的位置處替換存儲(chǔ)器元件負(fù)責(zé)。

通過(guò)垂直位線架構(gòu)中的單元-選擇的字線的高效譯碼

存儲(chǔ)器元件的三維(3D)陣列形成在位于半導(dǎo)體基板之上的不同距離處的平面的多個(gè)層之上。存儲(chǔ)器元件響應(yīng)于施加到其之上的電壓差一般可逆地改變電導(dǎo)的水平。三維陣列包括來(lái)自基板通過(guò)多個(gè)層的平面的柱線的二維陣列。柱線是第一-類(lèi)型的柱線或者第二類(lèi)型的柱線。采用第一-類(lèi)型的柱線以用作用于訪問(wèn)3D陣列中的存儲(chǔ)器元件局部位線。采用第二-類(lèi)型的柱線以經(jīng)由已經(jīng)被永久地預(yù)置到低電阻狀態(tài)的各個(gè)連接存儲(chǔ)器元件訪問(wèn)字線。一行全局線(金屬線)被可切換地連接到柱線的單獨(dú)的行以提供對(duì)第一-類(lèi)型的和第二-類(lèi)型的柱線的訪問(wèn)，從而提供對(duì)三維陣列的局部位線和字線的分別的訪問(wèn)。第二-類(lèi)型的柱的每一個(gè)，在存儲(chǔ)器元件在以后不能被重置到較不導(dǎo)電的狀態(tài)的過(guò)設(shè)置的模式中已經(jīng)被預(yù)置到導(dǎo)電的狀態(tài)之后，專(zhuān)門(mén)用于經(jīng)由用作導(dǎo)體的各個(gè)存儲(chǔ)器元件訪問(wèn)一個(gè)字線。

圖12是三維陣列的一部分的等距視圖，示出了根據(jù)本發(fā)明的垂直位線和水平字線的高效譯碼。示出了具有多個(gè)存儲(chǔ)器層或沿著z-方向堆疊的平面1-p示例3D陣列。每個(gè)存儲(chǔ)器層可由在z-方向中的柱線331和332的2D陣列訪問(wèn)。柱線的2D陣列包括用作局部位線的第一-類(lèi)型的331以及用作訪問(wèn)單元-選擇的字線的連接的第二-類(lèi)型的332。包含第一-類(lèi)型的和第二-類(lèi)型的柱線331和332的一行柱線可切換地連接到包含第一-類(lèi)型的和第二-類(lèi)型的全局線的一行全局線。第一-類(lèi)型的柱線331可切換地連接到第一-類(lèi)型的全局線GL-B 251，并且第二-類(lèi)型的柱線332可切換地連接到第二-類(lèi)型的全局線GL-W 252。在類(lèi)似的標(biāo)記(labeling)方案中，第二-類(lèi)型的存儲(chǔ)器348被布置于第二-類(lèi)型的柱線332和字線340之間并且被預(yù)置到導(dǎo)電的狀態(tài)，使得第二-類(lèi)型的柱經(jīng)由第二-類(lèi)型的存儲(chǔ)器348專(zhuān)門(mén)地連接到字線340。第一-類(lèi)型的存儲(chǔ)器元件346被布置在字線340和第一-類(lèi)型的柱線331或第二-類(lèi)型的柱線332之間形成的所有其它的交叉點(diǎn)之間，但是除了由第二-類(lèi)型的3D陣列中的存儲(chǔ)器元件占據(jù)的交叉點(diǎn)以外。

在一個(gè)實(shí)施例中，第一-類(lèi)型的存儲(chǔ)器元件346和第二-類(lèi)型的存儲(chǔ)器元件348基本上是相同的存儲(chǔ)器元件。它們具有響應(yīng)于施加的電壓或穿過(guò)的電流而在電阻上可逆地偏移的電阻。但是，第二-類(lèi)型的存儲(chǔ)器元件348在出廠時(shí)在過(guò)設(shè)置的模式中被預(yù)置到導(dǎo)電的狀態(tài)，該過(guò)設(shè)置的模式在之后不能被重置到較不導(dǎo)電的狀態(tài)。以此方式，第二類(lèi)型的存儲(chǔ)器元件348有效地用作在字線340和第二-類(lèi)型的柱線332的導(dǎo)電連接器，并且第二-類(lèi)型的柱線332可以被認(rèn)為是字線340的延伸。

第一-類(lèi)型的全局線GL-B 251到一行第一-類(lèi)型的柱線331以及全局位線GL-W 252經(jīng)由相應(yīng)的第二-類(lèi)型的柱線332到選擇的字線340的連接通過(guò)切換由諸如用作頁(yè)選擇線的SG1的選擇線221控制的一行選擇裝置222而生效。

因此，選擇的頁(yè)/塊通過(guò)斷言塊選擇線SG₁而譯碼。如前所述，頁(yè)中的第一-類(lèi)型的存儲(chǔ)器元件346經(jīng)由第一-類(lèi)型的柱線331可由第一-類(lèi)型的全局線GL-B 251訪問(wèn)。選擇的字線340經(jīng)由第二-類(lèi)型的柱線332可由第二-類(lèi)型的全局線252訪問(wèn)。感測(cè)電路可以連接到第一-類(lèi)型的全局線GL-B 251以用于感測(cè)頁(yè)中的第一-類(lèi)型的存儲(chǔ)器元件346的存儲(chǔ)器狀態(tài)。

圖13(A)是圖12的三維陣列的平面圖。示出的示例具有四個(gè)存儲(chǔ)器平面，其中字線340-1、340-2、340-3和340-4從底部開(kāi)始分別位于存儲(chǔ)器平面1、2、3和4上。將看到的是，鄰近字線340-1到340-4的柱線的行包括第一-類(lèi)型的或第二-類(lèi)型的柱線的任一個(gè)。第一-類(lèi)型的柱線331將在與字線的每一個(gè)交叉點(diǎn)處具有第一-類(lèi)型的存儲(chǔ)器元件346。第二-類(lèi)型的柱線332也將在與字線的每一個(gè)交叉點(diǎn)處具有第一-類(lèi)型的存儲(chǔ)器元件346，除了用作導(dǎo)體以訪問(wèn)獨(dú)特的字線的一個(gè)第二-類(lèi)型的存儲(chǔ)器元件348以外。

圖13(B)是圖13(A)的三維陣列的截面圖。字線340-1到340-4的每一個(gè)將具有專(zhuān)用于其的第二-類(lèi)型的柱線332。因此，第二-類(lèi)型的柱線332-4用于訪問(wèn)平面4中的字線340-4。其通過(guò)將平面4中的第二-類(lèi)型的存儲(chǔ)器元件348-4預(yù)置到導(dǎo)電的狀態(tài)而預(yù)先選擇。在平面1-3中的連接到第二-類(lèi)型的柱線332-4的其它存儲(chǔ)器元件未被選擇并且保持為原始單元(即，它們的存儲(chǔ)器元件在出廠時(shí)被重置到高電阻狀態(tài))。類(lèi)似地，第二-類(lèi)型的柱線332-3通過(guò)將平面3中的第二-類(lèi)型的存儲(chǔ)器元件348-3預(yù)置到導(dǎo)電的狀態(tài)被用于訪問(wèn)平面3中的字線340-3。類(lèi)似地，第二-類(lèi)型的柱線332-2和332-1分別用于訪問(wèn)平面2和平面1中的字線340-2和340-1。

圖14(A)是用于圖12的三維陣列的選擇和和未選擇的字線和柱線以及它們的偏置電壓的平面圖。出廠后，第一-類(lèi)型的存儲(chǔ)器元件346被重置到高電阻狀態(tài)并且第二-類(lèi)型的存儲(chǔ)器元件348被過(guò)設(shè)置到導(dǎo)電的狀態(tài)。在用戶操作之下，第一-類(lèi)型的存儲(chǔ)器元件346，諸如346-4可以從高電阻狀態(tài)設(shè)置到低電阻狀態(tài)或者從低電阻狀態(tài)重置到高電阻狀態(tài)。重置可以由向前偏置(在位線上的電壓大于在字線上的電壓)實(shí)現(xiàn)。例如，選擇的第一-類(lèi)型的柱線331-s在Vpp處(例如，2V)并且選擇的字線340-1s在Vss處(例如，0V)。為了防止未選擇的第一-類(lèi)型的存儲(chǔ)器元件346同時(shí)被重置，未選擇的第一-類(lèi)型的柱線——諸如331-u在VUB處并且鄰近選擇的第一-類(lèi)型的柱線331-s的未選擇的字線在VUX處。電壓VUB和VUX在1/2Vpp處(例如，1V)。

更優(yōu)選地，為了減少未選擇的存儲(chǔ)器元件中的靜態(tài)電流，未選擇的位線和未選擇的字線之間的電勢(shì)差被最小化。這可以通過(guò)將未選擇的位線電壓VUB從1/2Vpp降低到低至1/3Vpp而實(shí)現(xiàn)。類(lèi)似地，未選擇的字線電壓VUX可以從1/2Vpp升高到高達(dá)2/3Vpp。

圖14(B)是圖14(A)的三維陣列的截面圖。選擇的字線340-4s被偏置到Vss。這意味著專(zhuān)用的第二-類(lèi)型的柱線332-4也在Vss處。由于所有的其它未選擇的字線340-1u、340-2和340-3都在VUX處，沒(méi)有足夠的電壓差以將附接到專(zhuān)用的第二-類(lèi)型的柱線332-4的原始存儲(chǔ)器元件從它們的高電阻狀態(tài)設(shè)置到低電阻狀態(tài)。在其它時(shí)間處，字線348-4未被選擇并且從而專(zhuān)用的第二-類(lèi)型的柱線332-4被偏置到VUX。由于穿過(guò)其的字線被選擇而處于Vss處或者未被選擇而處于VUX處，附接到第二-類(lèi)型的柱線332-4的未選擇的第一-類(lèi)型的存儲(chǔ)器元件346將不可能從它們的原始狀態(tài)被設(shè)置。

將第二-類(lèi)型的存儲(chǔ)器元件預(yù)置到導(dǎo)電的狀態(tài)以用于第二-類(lèi)型的柱線連接到各個(gè)字線

在一個(gè)實(shí)施例中，連接到第一-類(lèi)型的和第二-類(lèi)型的柱的存儲(chǔ)器元件是相同的，除了用作導(dǎo)體的第二-類(lèi)型的存儲(chǔ)器元件348在以后不能被重置到較不導(dǎo)電的狀態(tài)的過(guò)設(shè)置的模式中已經(jīng)被預(yù)置到導(dǎo)電的狀態(tài)以外。

圖15(A)是圖12的三維陣列的平面圖，示出了在字線的一端的存儲(chǔ)器層的平臺(tái)結(jié)構(gòu)。如之前所述的，字線340經(jīng)由第二-類(lèi)型的柱線332由第二-類(lèi)型的全局線252訪問(wèn)。第二-類(lèi)型的柱線332通過(guò)將互聯(lián)的第二-類(lèi)型的存儲(chǔ)器元件348預(yù)置到導(dǎo)電的狀態(tài)連接到字線。但是，預(yù)置操作還不具有連接的字線的益處。

圖15(B)是圖15(A)的三維陣列的截面圖。在字線的一端處具有平臺(tái)結(jié)構(gòu)344的存儲(chǔ)器上的開(kāi)機(jī)操作允許進(jìn)行預(yù)置操作。在示出的示例中，存在四個(gè)存儲(chǔ)器平面。字線340-1、340-2、340-3和340-4從底部到頂部分別位于四個(gè)存儲(chǔ)器平面中。四個(gè)字線將經(jīng)由分別預(yù)置第二-類(lèi)型的存儲(chǔ)器元件348-1、348-2、348-3和348-4而連接到四個(gè)各個(gè)第二-類(lèi)型的柱線332-1、332-2、332-3和332-4。存儲(chǔ)器用平臺(tái)344制造使得第二-類(lèi)型的柱線332-1僅連接到在底部平面1中的存儲(chǔ)器元件。在平面1以上的平面中的元件被移除。第二-類(lèi)型的柱線332-2僅連接到在底部?jī)蓚€(gè)平面1和2中的存儲(chǔ)器元件。第二-類(lèi)型的柱線332-3僅連接到在前三個(gè)平面中的存儲(chǔ)器元件。最終，第二-類(lèi)型的柱線332-4連接到所有的四個(gè)平面中的存儲(chǔ)器元件。

四個(gè)字線340-1、340-2、340-3和340-4然后以下列順序連接到它們各個(gè)的第二-類(lèi)型的柱線332-1、332-2、332-3和332-4。首先，字線340-1通過(guò)將第二-類(lèi)型的存儲(chǔ)器元件348-1從原始的高電阻狀態(tài)預(yù)置到導(dǎo)電的狀態(tài)連接到第二-類(lèi)型的柱線332-1。這是要求在字線340-1上的電壓高于在第二-類(lèi)型的柱線332-1上的電壓的設(shè)置操作。實(shí)踐中，在第二-類(lèi)型的柱線332-1上的電壓在Vss(例如，0V)處并且在字線340-1上的電壓足夠高以將第二-類(lèi)型的存儲(chǔ)器元件348-1重置到過(guò)設(shè)置的條件以用于存儲(chǔ)器元件永久地保持在高度導(dǎo)電的狀態(tài)中。這通過(guò)將高電壓V_form(>Vpp，例如，3V)施加到所有剩余的柱線而實(shí)現(xiàn)，其中該柱線將高電壓電容地耦接到將要連接的字線340-1。以此方式，第二-類(lèi)型的存儲(chǔ)器元件348-1被過(guò)設(shè)置到高度導(dǎo)電的狀態(tài)從而永久地將字線340-1連接到第二-類(lèi)型的柱線332-1。

接著，字線340-2通過(guò)將第二-類(lèi)型的存儲(chǔ)器元件348-2從原始的高電阻狀態(tài)預(yù)置到導(dǎo)電的狀態(tài)而連接到第二-類(lèi)型的柱線332-2。在第二-類(lèi)型的柱線332-2上的電壓在Vss(例如，0V)處。高電壓V_form(>Vpp，例如，3V)被施加到所有剩余的柱線，其中該柱線將高電壓電容地耦接到將要連接的字線340-2?，F(xiàn)在可訪問(wèn)的字線340-1在電壓VUX處以防止那兒的任何改變。以此方式，第二-類(lèi)型的存儲(chǔ)器元件348-2被過(guò)設(shè)置到高度導(dǎo)電的狀態(tài)從而永久地將字線340-2連接到第二-類(lèi)型的柱線332-2。

接著，字線340-3通過(guò)將第二-類(lèi)型的存儲(chǔ)器元件348-3從原始的高電阻狀態(tài)預(yù)置到導(dǎo)電的狀態(tài)而連接到第二-類(lèi)型的柱線332-3。在第二-類(lèi)型的柱線332-3上的電壓在Vss(例如，0V)處。高電壓V_form(>Vpp，例如，3V)被施加到所有剩余的柱線，其中該柱線將高電壓電容地耦接到將要連接的字線340-3?，F(xiàn)在可訪問(wèn)的字線340-1和340-2在電壓VUX處以防止那兒的任何改變。以此方式，第二-類(lèi)型的存儲(chǔ)器元件348-3被過(guò)設(shè)置到高度導(dǎo)電的狀態(tài)從而永久地將字線340-3連接到第二-類(lèi)型的柱線332-3。

最終，字線340-4通過(guò)將第二-類(lèi)型的存儲(chǔ)器元件348-4從原始的高電阻狀態(tài)預(yù)置到導(dǎo)電的狀態(tài)而連接到第二-類(lèi)型的柱線332-4。在第二-類(lèi)型的柱線332-4上的電壓在Vss(例如，0V)處。高電壓V_form(>Vpp，例如，3V)被施加到所有剩余的柱線，其中該柱線將高電壓電容地耦接到將要連接的字線340-4?，F(xiàn)在可訪問(wèn)的字線340-1、340-2和340-3在電壓VUX處以防止那兒的任何改變。以此方式，第二-類(lèi)型的存儲(chǔ)器元件348-4被過(guò)設(shè)置到高度導(dǎo)電的狀態(tài)從而永久地將字線340-4連接到第二-類(lèi)型的柱線332-4。以此方式，在所有的存儲(chǔ)器平面中的所有的字線可以連接到它們各自的第二-類(lèi)型的柱線。

盡管用于字線的層的平臺(tái)結(jié)構(gòu)提供適當(dāng)?shù)仄妹總€(gè)字線以用于預(yù)置操作的方式，其它實(shí)施例是可能的。例如，混合的方式將如在傳統(tǒng)的情況中一樣使每個(gè)字線連接到在基板上的zia和字線驅(qū)動(dòng)器。這也一定從一開(kāi)始就提供對(duì)字線的訪問(wèn)。字線各自是長(zhǎng)的使得需要最小的訪問(wèn)，使得來(lái)自zia和字線驅(qū)動(dòng)器的開(kāi)銷(xiāo)將最小。對(duì)于長(zhǎng)字線的電阻可以通過(guò)使用沿著字線的長(zhǎng)度的多個(gè)第二-類(lèi)型的柱線提供單元-選擇的字線而控制。

在另一個(gè)實(shí)施例中，第二-類(lèi)型的存儲(chǔ)器元件由包括SiOx的一次可編程材料構(gòu)成。

在又一實(shí)施例中，與一行柱線相關(guān)聯(lián)的字線在多個(gè)位置處由多個(gè)第二-類(lèi)型的柱并行訪問(wèn)以便于控制沿著其長(zhǎng)度的字線電阻。

在又一實(shí)施例中，多個(gè)選擇裝置被用于逐行將柱線切換到金屬線的陣列。選擇裝置形成在半導(dǎo)體基板之上的半導(dǎo)體切換層中并且多個(gè)層的平面形成為半導(dǎo)體切換層之上的堆疊。

這提供高度可擴(kuò)展的架構(gòu)以用于譯碼位線和字線。例如，導(dǎo)致電阻式網(wǎng)格中的漏電的一個(gè)原因是由于在單獨(dú)的字線的長(zhǎng)度之上的有限的電阻。字線可以被分割以減少它們的電阻。分割的電阻可以由擬定更多的柱線和金屬線到增加的數(shù)量的分段而被容易地訪問(wèn)。存儲(chǔ)器元件是統(tǒng)一的并且柱線也是統(tǒng)一的，這得到了易于處理的高度重復(fù)的樣式。