分壓電路、操作電壓的控制電路及存儲器的制造方法
【專利摘要】一種分壓電路、操作電壓的控制電路及存儲器。所述分壓電路包括：接收晶體管，其源極接收待分壓信號；m個(gè)串聯(lián)的晶體管組，其中：前一個(gè)晶體管的柵極、漏極和后一個(gè)晶體管的源極相連；n個(gè)第一開關(guān)，第一開關(guān)包括第一端、第二端和第三端，其中：第一端連接晶體管組中相鄰兩個(gè)晶體管中前一個(gè)晶體管的漏極以及后一個(gè)晶體管的源極，第二端接地，第三端用于接收時(shí)序控制信號；n+1個(gè)第二開關(guān)，第二開關(guān)包括第一端、第二端和第三端，其中：第一端連接所述晶體管組中對應(yīng)晶體管的源極，第二端用于輸出分壓電壓，第三端用于接收時(shí)序控制信號。本發(fā)明既可以節(jié)省芯片面積，又可以保證分壓電路在待分壓信號較低時(shí)也能正常工作。
【專利說明】分壓電路、操作電壓的控制電路及存儲器

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體【技術(shù)領(lǐng)域】，尤其涉及一種分壓電路、操作電壓的控制電路及存儲器。

【背景技術(shù)】
[0002]近年來，在半導(dǎo)體存儲器迅速發(fā)展的過程中，由于0狀1、2？？如1、等先進(jìn)存儲器具有高密度、低功耗和低價(jià)格的優(yōu)點(diǎn)，其已經(jīng)成為了計(jì)算機(jī)、移動通信終端中普遍采用的存儲裝置。
[0003]基于低功耗、低成本的要求，存儲器的電源電壓通常比較低，例如2.57、1.87等，然而為了實(shí)現(xiàn)信息的“寫入”和“擦除”等操作，通常需要原高于電源電壓的編程電壓及擦除電壓，例如87或1IV等。因此，電荷泵電路廣泛應(yīng)用于存儲器中，用于通過較低的電源電壓獲得較高的編程電壓、擦除電壓等存儲器的操作電壓。
[0004]在電荷泵電路中經(jīng)常要用到分壓電路，即實(shí)現(xiàn)對待分壓信號的分壓功能，其中分壓系數(shù)為待分壓信號的電壓值與分壓后信號的電壓值的比值。同一分壓電路可以根據(jù)輸出端的位置不同從而實(shí)現(xiàn)多個(gè)分壓系數(shù)。
[0005]圖1示出了現(xiàn)有技術(shù)中一種電阻分壓電路的結(jié)構(gòu)示意圖。所述電阻分壓電路包括七個(gè)串聯(lián)的電阻町..........財(cái)，其中:前一個(gè)電阻的輸出端連接后一個(gè)電阻的輸入端，第一個(gè)電阻町的輸出端接地，第〖個(gè)電阻財(cái)?shù)妮斎攵擞糜诮邮沾謮盒盘枺ァＴ摲謮弘娐钒ú?個(gè)輸出端，從而具有卜1個(gè)分壓系數(shù)，可以輸出卜1個(gè)分壓電壓V1.........VII，
其中第1個(gè)分壓電壓等于(1八)％，通過連接不同的輸出端就可以得到不同分壓系數(shù)的分壓電壓。
[0006]但是上述電阻分壓電路在保證電阻分壓電路的消耗電流較小時(shí)，需要比較大的電阻，從而比較浪費(fèi)芯片面積，最終不利于器件的小型化。
[0007]圖2示出了現(xiàn)有技術(shù)中一種晶體管分壓電路的結(jié)構(gòu)示意圖。所述晶體管分壓電路包括〖個(gè)串聯(lián)的晶體管町..........財(cái)，其中:前一個(gè)晶體管的漏極、柵極和后一個(gè)？103晶體管的源極相連，第〖個(gè)？103晶體管的源極用于接收待分壓信號70，第一個(gè)？103晶體管？1的漏極和柵極接地。該分壓電路包括卜1個(gè)輸出端，從而具有卜1個(gè)分壓系數(shù)，可以輸出卜1個(gè)分壓電壓V1.........VII，其中第1個(gè)分壓電壓等于過連接不同的輸出端就可以得到不同分壓系數(shù)的分壓電壓。
[0008]但是上述晶體管分壓電路在待分壓信號訓(xùn)的電壓值小于〖個(gè)晶體管的閾值電壓之和(約為0.7^)時(shí)，分壓電路并不能導(dǎo)通，從而各？103晶體管處于截止?fàn)顟B(tài)，最終所有分壓點(diǎn)都處于懸浮狀態(tài)，即分壓電路無法正常工作。


【發(fā)明內(nèi)容】

[0009]本發(fā)明解決的問題是提供一種分壓電路、操作電壓的控制電路及存儲器，既可以節(jié)省芯片面積，又可以保證分壓電路在待分壓信號較低時(shí)也能正常工作。
[0010]為解決上述問題，本發(fā)明提供一種操作電壓的控制電路，包括:
[0011]升壓電路，用于當(dāng)接收到第一信號時(shí)，進(jìn)行升壓處理以輸出升壓電壓；當(dāng)接收到第二信號時(shí)，停止升壓處理，輸出的升壓電壓維持在當(dāng)前值；
[0012]分壓電路，用于對所述升壓電壓進(jìn)行分壓處理以輸出分壓電壓，所述分壓電路包括多個(gè)不同分壓系數(shù)，所述分壓電路包括:接收晶體管，其源極接收所述升壓電壓個(gè)串聯(lián)的晶體管組，其中:前一個(gè)晶體管的柵極、漏極和后一個(gè)晶體管的源極相連，第一個(gè)晶體管的源極、所述接收晶體管的柵極和漏極相連，最后一個(gè)晶體管的漏極和柵極接地；η個(gè)第一開關(guān)，所述第一開關(guān)包括第一端、第二端和第三端，其中:所述第一端連接所述晶體管組中相鄰兩個(gè)晶體管中前一個(gè)晶體管的漏極以及后一個(gè)晶體管的源極，所述第二端接地，所述第三端用于接收時(shí)序控制信號以實(shí)現(xiàn)所述第一開關(guān)的開啟或關(guān)閉，n ( m-1 ；n+l個(gè)第二開關(guān)，所述第二開關(guān)包括第一端、第二端和第三端，其中:所述第二開關(guān)與所述晶體管組中η+1個(gè)晶體管一一對應(yīng)，所述第一端連接所述晶體管組中對應(yīng)晶體管的源極，所述第二端用于輸出分壓電壓，所述第三端用于接收時(shí)序控制信號以實(shí)現(xiàn)所述第二開關(guān)的開啟或關(guān)閉；
[0013]比較器，用于對所述分壓電壓與基準(zhǔn)電壓進(jìn)行比較，當(dāng)所述分壓電壓小于基準(zhǔn)電壓時(shí)，輸出第一信號；當(dāng)所述分壓電壓大于基準(zhǔn)電壓時(shí)，輸出第二信號；
[0014]控制電路，用于產(chǎn)生所述時(shí)序控制信號，以對至少部分所述分壓系數(shù)進(jìn)行從大到小的切換控制，直至所述升壓電壓達(dá)到目標(biāo)電壓；
[0015]輸出電路，用于輸出所述升壓電壓。
[0016]可選的，所述晶體管為PMOS晶體管。
[0017]可選的，所述第一開關(guān)為NMOS晶體管，所述第一端為源極，所述第二端為漏極，所述第三端為柵極；所述第二開關(guān)為NMOS晶體管，所述第一端為源極，所述第二端為漏極，所述第三端為柵極。
[0018]可選的，所述控制電路包括η+1個(gè)時(shí)序脈沖產(chǎn)生單元，前η個(gè)所述時(shí)序脈沖產(chǎn)生單元連接一個(gè)所述第一開關(guān)和一個(gè)所述第二開關(guān)，所述時(shí)鐘脈沖產(chǎn)生單元用于產(chǎn)生時(shí)鐘脈沖信號以控制所述第一開關(guān)的開啟與關(guān)閉以及所述第二開關(guān)的開啟與關(guān)閉；最后一個(gè)所述時(shí)序脈沖產(chǎn)生單元連接一個(gè)所述第二開關(guān)，所述時(shí)鐘脈沖產(chǎn)生單元用于產(chǎn)生時(shí)鐘脈沖信號以控制所述第二開關(guān)的開啟與關(guān)閉。
[0019]可選的，所述時(shí)鐘脈沖產(chǎn)生單元包括:譯碼電路和或非門，譯碼電路連接或非門的一個(gè)輸入端，或非門的另一個(gè)輸入端接收低電平信號，或非門的輸出端連接所述第一開關(guān)和所述第二開關(guān)。
[0020]可選的，所述第一信號為高電平信號，所述第二信號為低電平信號。
[0021]為解決上述問題，本發(fā)明還提供了一種包括上述操作電壓的控制電路的存儲器。
[0022]為解決上述問題，本發(fā)明還提供了一種分壓電路，包括:
[0023]接收晶體管，其源極接收待分壓信號；
[0024]m個(gè)串聯(lián)的晶體管組，其中:前一個(gè)晶體管的柵極、漏極和后一個(gè)晶體管的源極相連，第一個(gè)晶體管的源極、所述接收晶體管的柵極和漏極相連，最后一個(gè)晶體管的漏極和柵極接地；
[0025]η個(gè)第一開關(guān)，所述第一開關(guān)包括第一端、第二端和第三端，其中:所述第一端連接所述晶體管組中相鄰兩個(gè)晶體管中前一個(gè)晶體管的漏極以及后一個(gè)晶體管的源極，所述第二端接地，所述第三端用于接收時(shí)序控制信號以實(shí)現(xiàn)所述第一開關(guān)的開啟或關(guān)閉，
II ^ 111-1 ；
[0026]=+1個(gè)第二開關(guān)，所述第二開關(guān)包括第一端、第二端和第三端，其中:所述第二開關(guān)與所述晶體管組中=+1個(gè)晶體管一一對應(yīng)，所述第一端連接所述晶體管組中對應(yīng)晶體管的源極，所述第二端用于輸出分壓電壓，所述第三端用于接收時(shí)序控制信號以實(shí)現(xiàn)所述第二開關(guān)的開啟或關(guān)閉。
[0027]可選的，所述晶體管為？103晶體管。
[0028]可選的，所述第一開關(guān)為匪03晶體管，所述第一端為源極，所述第二端為漏極，所述第三端為柵極；所述第二開關(guān)為匪03晶體管，所述第一端為源極，所述第二端為漏極，所述第三端為柵極。
[0029]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn):
[0030]本發(fā)明提供的分壓電路中，采用晶體管分壓方式，從而減小了芯片面積；并在串聯(lián)的多個(gè)晶體管的基礎(chǔ)上，增加了多個(gè)第一開關(guān)和多個(gè)第二開關(guān)，從而當(dāng)某一路中所述第一開關(guān)及對應(yīng)的第二開關(guān)導(dǎo)通時(shí)，會使得部分串聯(lián)的晶體管不工作，從而降低了對待分壓信號的電壓要求，最終避免了分壓電路無法正常工作的情況。

【專利附圖】

【附圖說明】
[0031]圖1是現(xiàn)有技術(shù)中一種電阻分壓電路的結(jié)構(gòu)示意圖；
[0032]圖2是現(xiàn)有技術(shù)中一種晶體管分壓電路的結(jié)構(gòu)示意圖；
[0033]圖3是本發(fā)明實(shí)施方式中操作電壓的控制電路的結(jié)構(gòu)示意圖；
[0034]圖4是本發(fā)明實(shí)施例中操作電壓的控制電路的結(jié)構(gòu)示意圖；
[0035]圖5是本發(fā)明實(shí)施例中五個(gè)時(shí)鐘脈沖信號的時(shí)序示意圖；
[0036]圖6是本發(fā)明實(shí)施例中升壓電壓和分壓電壓的時(shí)序不意圖。

【具體實(shí)施方式】
[0037]正如【背景技術(shù)】部分所述，現(xiàn)有技術(shù)中分壓電路多采用電阻串聯(lián)或晶體管串聯(lián)的方式實(shí)現(xiàn)多個(gè)分壓系數(shù)，但是電阻分壓電路比較浪費(fèi)芯片面積，而晶體管分壓電路對待分壓信號的電壓值要求比較高，容易造成不工作的狀態(tài)。
[0038]針對上述技術(shù)問題，本發(fā)明提供了一種分壓電路、操作電壓的控制電路及存儲器，其采用晶體管分壓方式，從而減小了芯片面積；并在串聯(lián)的多個(gè)晶體管的基礎(chǔ)上，增加了多個(gè)第一開關(guān)和第二開關(guān)，從而當(dāng)任一組所述第一開關(guān)及第二開關(guān)導(dǎo)通時(shí)，會使得部分串聯(lián)的晶體管不工作，從而降低了對待分壓信號的電壓要求，最終避免了分壓電路無法正常工作的情況。
[0039]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實(shí)施例做詳細(xì)的說明。
[0040]參考圖3所示，本實(shí)施方式提供了一種操作電壓的控制電路，可以包括:
[0041]升壓電路100，用于當(dāng)接收到第一信號時(shí)，進(jìn)行升壓處理以輸出升壓電壓；當(dāng)接收到第二信號時(shí)，停止升壓處理，輸出的升壓電壓維持在當(dāng)前值；
[0042]分壓電路200，用于對所述升壓電壓進(jìn)行分壓處理以輸出分壓電壓，所述分壓電路包括多個(gè)輸出端，每個(gè)輸出端對應(yīng)不同分壓系數(shù)；
[0043]控制電路300，用于產(chǎn)生所述時(shí)序控制信號，以對至少部分所述分壓系數(shù)進(jìn)行從大到小的切換控制，直至所述升壓電壓達(dá)到目標(biāo)電壓；
[0044]比較器400，用于對所述分壓電壓與基準(zhǔn)電壓進(jìn)行比較，當(dāng)所述分壓電壓小于基準(zhǔn)電壓時(shí)，輸出第一信號；當(dāng)所述分壓電壓大于基準(zhǔn)電壓時(shí)，輸出第二信號；
[0045]輸出電路500，用于輸出所述升壓電壓。
[0046]本實(shí)施例中所述升壓電路100可以是任一電荷泵，其可以對初始電壓(如:電源電壓)進(jìn)行升壓處理，從而輸出升壓電壓。
[0047]所述輸出電路500連接所述升壓電路100的輸出端，用于輸出所述升壓電壓。
[0048]所述分壓電路200連接所述升壓電路100的輸出端，用于對接收到的升壓電壓進(jìn)行分壓處理，從而輸出分壓電壓，即:V2 = aVl，其中:V2為分壓電壓，Vl為升壓電壓，a為分壓系數(shù)(即分壓電壓V2與升壓電壓Vl的比值)。
[0049]本實(shí)施例中所述分壓電路200采用晶體管分壓方式，其包括η+1個(gè)輸出端，每個(gè)輸出端對應(yīng)一個(gè)不同的分壓系數(shù)，從而可以對所述升壓電壓進(jìn)行多個(gè)不同的分壓處理，如:分壓系數(shù)為1/2、1/3、1/4、1/5、1/6、......、1/η等，從而輸出不同的分壓電壓。
[0050]其中，所述分壓系數(shù)的數(shù)目是大于或等于2的任意整數(shù)，其決定后續(xù)升壓過程被分為幾個(gè)階段，且其數(shù)目越大，越能有效控制升壓電壓的上升速度。
[0051 ] 具體地，所述分壓電路200可以包括:
[0052]接收晶體管，其源極接收待分壓信號(即所述升壓電壓);
[0053]m個(gè)串聯(lián)的晶體管組，其中:前一個(gè)晶體管的柵極、漏極和后一個(gè)晶體管的源極相連，第一個(gè)晶體管的源極、所述接收晶體管的柵極和漏極相連，最后一個(gè)晶體管的漏極和柵極接地；
[0054]η個(gè)第一開關(guān)，所述第一開關(guān)包括第一端、第二端和第三端，其中:所述第一端連接所述晶體管組中相鄰兩個(gè)晶體管中前一個(gè)晶體管的漏極以及后一個(gè)晶體管的源極，所述第二端接地，所述第三端用于接收時(shí)序控制信號以實(shí)現(xiàn)所述第一開關(guān)的開啟或關(guān)閉，n ^ m-1 ；
[0055]η+1個(gè)第二開關(guān)，所述第二開關(guān)包括第一端、第二端和第三端，其中:所述第二開關(guān)與所述晶體管組中η+1個(gè)晶體管一一對應(yīng)，所述第一端連接所述晶體管組中對應(yīng)晶體管的源極，所述第二端用于輸出分壓電壓，所述第三端用于接收時(shí)序控制信號以實(shí)現(xiàn)所述第二開關(guān)的開啟或關(guān)閉。
[0056]其中，所述第一開關(guān)可以為NMOS管，所述第一端為源極，所述第二端為漏極，所述第三端為柵極。
[0057]其中，所述第二開關(guān)可以為NMOS晶體管，所述第一端為源極，所述第二端為漏極，所述第三端為柵極。
[0058]其中，所述晶體管可以為PMOS晶體管。
[0059]具體地，當(dāng)所述第一開關(guān)的第三端和所述第二開關(guān)的第三端接收到的時(shí)序控制信號為高電平信號時(shí)，則所述第一開關(guān)和所述第二開關(guān)均導(dǎo)通，從而所述分壓電路輸出與該第一開關(guān)的第一端相連的晶體管的源極位置的電壓。
[0060]需要說明的是，在本發(fā)明的其它實(shí)施例中，所述開關(guān)還可以采用其它元件實(shí)現(xiàn)。
[0061]所述控制電路300可以包括11+1個(gè)時(shí)鐘脈沖產(chǎn)生單元，前II個(gè)所述時(shí)序脈沖產(chǎn)生單元連接一個(gè)所述第一開關(guān)和一個(gè)所述第二開關(guān)，所述時(shí)鐘脈沖產(chǎn)生單元用于產(chǎn)生時(shí)鐘脈沖信號以控制所述第一開關(guān)的開啟與關(guān)閉以及所述第二開關(guān)的開啟與關(guān)閉；最后一個(gè)所述時(shí)序脈沖產(chǎn)生單元連接一個(gè)所述第二開關(guān)，所述時(shí)鐘脈沖產(chǎn)生單元用于產(chǎn)生時(shí)鐘脈沖信號以控制所述第二開關(guān)的開啟與關(guān)閉，從而實(shí)現(xiàn)對所述分壓系數(shù)的切換控制，以使升壓電壓等于目標(biāo)電壓。
[0062]所述目標(biāo)電壓的數(shù)值等于所需要的操作電壓(如:擦除電壓)的數(shù)值。
[0063]所述時(shí)鐘脈沖產(chǎn)生單元可以包括:譯碼電路和或非門，譯碼電路連接或非門的一個(gè)輸入端，或非門的另一個(gè)輸入端接收低電平信號，或非門的輸出端連接所述匪03管的柵極。
[0064]具體地，所述譯碼電路可以包括時(shí)鐘電路和分頻電路，其具體實(shí)現(xiàn)方式對本領(lǐng)域技術(shù)人員是熟知的，在此不再贅述。
[0065]本實(shí)施例中通過選擇不同的時(shí)鐘電路和分頻電路，就可以輸出不同波形的時(shí)鐘脈沖信號，從而可以控制升壓電壓的上升速率和上升時(shí)間等參數(shù)。
[0066]所述比較器400包括:第一輸入端、第二輸入端和輸出端，其中:第一輸入端用于接收基準(zhǔn)電壓，第二輸入端連接分壓電路的輸出端，輸出端連接升壓電路100的輸入端。
[0067]本實(shí)施例中，當(dāng)?shù)诙斎攵说碾妷捍笥诘谝惠斎攵说碾妷簳r(shí)，比較器400的輸出端向升壓電路輸出高電平信號，從而升壓電路進(jìn)行升壓處理(即第一信號為高電平信號)；當(dāng)?shù)诙斎攵说碾妷盒∮诘谝惠斎攵说碾妷簳r(shí)，比較器400的輸出端向升壓電路輸出低電平信號，從而升壓電路停止所述升壓處理(即第二信號為低電平信號)。
[0068]需要說明的是，在本發(fā)明的其它實(shí)施例中，還可以使第一信號為低電平信號，而第二^[目號為聞電平彳目號。
[0069]所述基準(zhǔn)電壓可以是小于系統(tǒng)電壓(如:1.57)的任一電壓值，如:0.9乂、IV、1.2乂等，其可以由基準(zhǔn)電壓產(chǎn)生電路(圖中未示出)提供。所述基準(zhǔn)電壓的數(shù)值越小，對操作電壓的控制越精確。
[0070]參考圖4所示，本實(shí)施例提供了一種操作電壓的控制電路，其以!II為5、??！為4、第一開關(guān)為匪03晶體管、第一^開關(guān)為匪03晶體管、接收晶體管和串聯(lián)的晶體管組均為？103晶體管為例進(jìn)行說明。其中:所述分壓電路200包括:
[0071]接收晶體管？0，其源極連接升壓電路100的輸出端以接收升壓電壓VII，所述接收晶體管？0的柵極和漏極相連；
[0072]五個(gè)串聯(lián)的晶體管組，包括:第一晶體管？1、第二晶體管？2和第三晶體管？3、第四晶體管？4，其中:第一晶體管？1的源極連接接收晶體管？0的漏極和柵極，第一晶體管？1的柵極、漏極以及第二晶體管？2的源極連接在一起，第二晶體管？2的柵極、漏極和第三晶體管？3的源極連接在一起，第三晶體管？3的柵極、漏極和第四晶體管？4的源極連接在一起，第四晶體管？4的柵極、漏極和第五晶體管？5的源極連接在一起，第五晶體管？5的柵極和漏極接地；
[0073]四個(gè)第一開關(guān)，包括:第一個(gè)第一開關(guān)[、第二個(gè)第一開關(guān)吧、第三個(gè)第一開關(guān)吧和第四個(gè)第一開關(guān)財(cái)，其中:第一開關(guān)[的源極連接第一晶體管？1的漏極，第一開關(guān)吧的源極連接第二晶體管？2的漏極，第一開關(guān)吧的源極連接第三晶體管？3的漏極，第一開關(guān)N4的源極連接第四晶體管P4的漏極，四個(gè)第一開關(guān)的柵極均連接控制電路300，四個(gè)第一開關(guān)的漏極均接地；
[0074]五個(gè)第二開關(guān)，包括:第一個(gè)第二開關(guān)N5、第二個(gè)第二開關(guān)N6、第三個(gè)第二開關(guān)N7、第四個(gè)第二開關(guān)NS和第五個(gè)第二開關(guān)N9，其中:第二開關(guān)N5的源極連接第一晶體管Pl的源極，第二開關(guān)N6的源極連接第二晶體管P2的源極，第二開關(guān)N7的源極連接第三晶體管P3的源極，第二開關(guān)NS的源極連接第四晶體管P4的源極，第二開關(guān)N9的源極連接第五晶體管P5的源極，五個(gè)第二開關(guān)的柵極均連接控制電路300，五個(gè)第二開關(guān)的漏極均連接比較器400的輸入端。所述控制電路300包括:五個(gè)時(shí)鐘脈沖信號產(chǎn)生電路,其中:第一時(shí)鐘脈沖產(chǎn)生單元310連接第一開關(guān)NI的柵極和第二開關(guān)N5的柵極，用于產(chǎn)生第一時(shí)鐘脈沖信號以控制第一開關(guān)NI和第二開關(guān)N5的開啟或關(guān)閉；第二時(shí)鐘脈沖產(chǎn)生單元320連接第一開關(guān)N2的柵極和第二開關(guān)N6的柵極，用于產(chǎn)生第二時(shí)鐘脈沖信號以控制第一開關(guān)N2和第二開關(guān)N6的開啟或關(guān)閉；第三時(shí)鐘脈沖產(chǎn)生單元330連接第一開關(guān)N3的柵極和第二開關(guān)N7的柵極，用于產(chǎn)生第三時(shí)鐘脈沖信號以控制第一開關(guān)N3和第二開關(guān)N7的開啟或關(guān)閉;第四時(shí)鐘脈沖產(chǎn)生單元340連接第一開關(guān)N4的柵極和第二開關(guān)NS的柵極，用于產(chǎn)生第四時(shí)鐘脈沖信號以控制第一開關(guān)N4和第二開關(guān)N7的開啟或關(guān)閉；第五時(shí)鐘脈沖產(chǎn)生單元350連接第二開關(guān)N9的柵極，用于產(chǎn)生第五時(shí)鐘脈沖信號以控制第二開關(guān)N9的開啟或關(guān)閉。
[0075]具體地，當(dāng)?shù)谝粫r(shí)鐘脈沖信號為高電平信號時(shí)，第一開關(guān)NI和第二開關(guān)N5開啟，當(dāng)?shù)谝粫r(shí)鐘脈沖信號為低電平信號時(shí)，第一開關(guān)NI和第二開關(guān)N5關(guān)閉；當(dāng)?shù)诙r(shí)鐘脈沖信號為高電平信號時(shí)，第一開關(guān)N2和第二開關(guān)N6開啟，當(dāng)?shù)诙r(shí)鐘脈沖信號為低電平信號時(shí)，第一開關(guān)N2和第二開關(guān)N6關(guān)閉；當(dāng)?shù)谌龝r(shí)鐘脈沖信號為高電平信號時(shí)，第一開關(guān)N3和第二開關(guān)N7開啟，當(dāng)?shù)谌龝r(shí)鐘脈沖信號為低電平信號時(shí)，第一開關(guān)N3和第二開關(guān)N7關(guān)閉；當(dāng)?shù)谒臅r(shí)鐘脈沖信號為高電平信號時(shí)，第一開關(guān)N4和第二開關(guān)NS開啟，當(dāng)?shù)谒臅r(shí)鐘脈沖信號為低電平信號時(shí)，第一開關(guān)N4和第二開關(guān)NS關(guān)閉；當(dāng)?shù)谖鍟r(shí)鐘脈沖信號為高電平信號時(shí)，第二開關(guān)N9開啟，當(dāng)?shù)谖鍟r(shí)鐘脈沖信號為低電平信號時(shí)，第二開關(guān)N9關(guān)閉。
[0076]需要說明的是，在本發(fā)明的其它實(shí)施例中，還可以通過改變四個(gè)第一開關(guān)和五個(gè)第二開關(guān)的器件類型，從而實(shí)現(xiàn)當(dāng)時(shí)鐘脈沖信號為低電平信號時(shí)，對應(yīng)的第一開關(guān)和第二開關(guān)開啟；當(dāng)時(shí)鐘脈沖信號為高電平信號時(shí)，對應(yīng)的第一開關(guān)和第二開關(guān)關(guān)閉，其不限制本發(fā)明的保護(hù)范圍。
[0077]需要說明的是，本實(shí)施例中為了節(jié)省芯片面積，簡化器件結(jié)構(gòu)，使得前四個(gè)時(shí)鐘脈沖產(chǎn)生單元分別控制一個(gè)第一開關(guān)和一個(gè)第二開關(guān)(即同時(shí)控制兩個(gè)開關(guān))，但在本發(fā)明的其它實(shí)施例中，還可以增加時(shí)鐘脈沖產(chǎn)生單元的數(shù)目，從而使得至少部分?jǐn)?shù)目的時(shí)鐘脈沖產(chǎn)生單元僅控制一個(gè)開關(guān)的開啟或關(guān)閉，其也在本發(fā)明的保護(hù)范圍之內(nèi)。
[0078]圖4所示的分壓電路200包括五個(gè)分壓系數(shù)，從而可以輸出五個(gè)不同的分壓電壓。即:當(dāng)升壓電壓Vll—定時(shí)，其可以分別輸出第一分壓電壓V21 = (1/2) VI1、第二分壓電壓V22 = (1/3) VI1、第三分壓電壓V23 = (1/4) VI1、第四分壓電壓V24 = (1/5) Vll以及第五分壓電壓V25 = (1/6) VII，相當(dāng)于產(chǎn)生Ι/k的分壓系數(shù)，其中k的取值范圍為2至m+1的整數(shù)。
[0079]圖5示出了圖4中五個(gè)時(shí)鐘脈沖產(chǎn)生單元的時(shí)鐘脈沖信號的時(shí)序示意圖，其中--第一時(shí)鐘脈沖產(chǎn)生單元310產(chǎn)生(0, ^1)時(shí)間內(nèi)為高電平且其余時(shí)間為低電平的第一時(shí)鐘脈沖信號冊1，第二時(shí)鐘脈沖產(chǎn)生單元320產(chǎn)生(042)時(shí)間內(nèi)為高電平且其余時(shí)間為低電平的第二時(shí)鐘脈沖信號冊2，第三時(shí)鐘脈沖產(chǎn)生單元330產(chǎn)生“2，^3)且其余時(shí)間為低電平時(shí)間內(nèi)為高電平的第三時(shí)鐘脈沖信號冊3，第四時(shí)鐘脈沖產(chǎn)生單元340產(chǎn)生“3，^4)時(shí)間內(nèi)為高電平且其余時(shí)間為低電平的第四時(shí)鐘脈沖信號2財(cái)，第五時(shí)鐘脈沖產(chǎn)生單元350產(chǎn)生“4，沾)時(shí)間內(nèi)為高電平且其余時(shí)間為低電平的第五時(shí)鐘脈沖信號冊5。
[0080]結(jié)合圖4和圖5可知，在基準(zhǔn)電壓#6？為IV且目標(biāo)電壓為例時(shí)，所述控制電路的工作過程如下:
[0081]1)在(041)時(shí)間內(nèi)，第一時(shí)鐘脈沖信號為高電平以使第一開關(guān)附導(dǎo)通且第二開關(guān)陽，而其余四個(gè)時(shí)鐘脈沖信號均為低電平從而與其相連的三個(gè)第一開關(guān)吧、吧、財(cái)以及四個(gè)第二開關(guān)郵47、呢、卿均斷開，進(jìn)而分壓電路200輸出第一分壓電壓乂21，即分壓電路200的分壓系數(shù)為1/2。換句話說，控制電路300通過控制各時(shí)序脈沖產(chǎn)生電路的時(shí)序脈沖信號來控制對應(yīng)的匪03晶體管的導(dǎo)通/斷開，從而達(dá)到了選擇分壓電路200的分壓系數(shù)的目的。由于基準(zhǔn)電壓為IV，分壓系數(shù)為1/2，從而第一分壓電壓乂21小于基準(zhǔn)電壓#6？時(shí)(此時(shí)升壓電壓VII小于27),比較器400輸出高電平信號，進(jìn)而升壓電路100繼續(xù)進(jìn)行升壓處理以使升壓電壓VII不斷升高；當(dāng)升壓電壓VII升高至大于的瞬間，第一分壓電壓^21大于基準(zhǔn)電壓#6？，從而比較器400輸出低電平信號，進(jìn)而升壓電路100停止升壓，升壓電壓VII維持在2乂。
[0082]需要說明的是，所述0時(shí)長大于升壓電壓VII升壓到2卩所需的時(shí)間。
[0083]由于此時(shí)第一開關(guān)附導(dǎo)通，從而升壓電壓VII只要大于接收晶體管？0的閾值電壓以及第一晶體管？1的閾值電壓之和即可使得分壓電路200進(jìn)行工作。
[0084]2)在時(shí)刻，第一時(shí)鐘脈沖信號變?yōu)榈碗娖?，從而第一開關(guān)附斷開且第二開關(guān)陽斷開；第二時(shí)鐘脈沖信號變?yōu)楦唠娖?，從而第一開關(guān)吧導(dǎo)通且第二開關(guān)郵導(dǎo)通；其余三個(gè)時(shí)鐘脈沖信號不變，從而其余開關(guān)仍然斷開，這樣分壓電路200輸出第二分壓電壓722，即分壓電路200的分壓系數(shù)為1/3。換句話說，控制電路300通過控制各時(shí)序脈沖產(chǎn)生電路的時(shí)序脈沖信號來控制對應(yīng)的匪03晶體管的導(dǎo)通/斷開，從而達(dá)到了從分壓系數(shù)1/2向分壓系數(shù)1/3切換的目的。由于分壓系數(shù)變?yōu)?/3，而升壓電壓為2乂，所以此時(shí)的第二分壓電壓為靡，即此時(shí)的分壓電壓小于基準(zhǔn)電壓VI'社，所以比較器400重新輸出高電平信號，進(jìn)而升壓電路100在的基礎(chǔ)上繼續(xù)進(jìn)行升壓處理以使升壓電壓VII不斷升高。
[0085]由于此時(shí)第一開關(guān)吧導(dǎo)通，從而升壓電壓VII只要大于接收晶體管？0的閾值電壓、第一晶體管？1的閾值電壓以及第二晶體管？2的閾值電壓之和即可使得分壓電路200進(jìn)行工作。
[0086]3)在(042)時(shí)間內(nèi)，各時(shí)鐘脈沖信號均未發(fā)生變化，從而升壓電路100不斷進(jìn)行升壓處理，直至第二分壓電壓乂22達(dá)到IV，即升壓電壓達(dá)到抑。當(dāng)升壓電壓大于抑之后，第二分壓電壓乂22大于IV，從而比較器400改為輸出低電平信號，進(jìn)而升壓電路100停止升壓，升壓電壓VII維持在3乂。
[0087]需要說明的是，所述“2-0的時(shí)長大于升壓電壓VII從27升壓到37所需的時(shí)間。
[0088]4)在t2時(shí)刻，第二時(shí)鐘脈沖信號EN2變?yōu)榈碗娖剑瑥亩谝婚_關(guān)N2斷開且第二開關(guān)N6斷開；第三時(shí)鐘脈沖信號EN3變?yōu)楦唠娖?，從而第一開關(guān)N3導(dǎo)通且第二開關(guān)N7導(dǎo)通；其余三個(gè)時(shí)鐘脈沖信號不變，從而其余開關(guān)仍然斷開，這樣分壓電路200輸出第三分壓電壓V23，即分壓電路200的分壓系數(shù)為1/4。換句話說，控制電路300通過控制各時(shí)序脈沖產(chǎn)生電路的時(shí)序脈沖信號來控制對應(yīng)的NMOS晶體管的導(dǎo)通/斷開，從而達(dá)到了從分壓系數(shù)1/3向分壓系數(shù)1/4切換的目的。由于分壓系數(shù)變?yōu)?/4，而升壓電壓為3V，所以此時(shí)的第三分壓電壓V23為3/4V，即分壓電壓小于基準(zhǔn)電壓Vref，所以比較器400重新輸出高電平信號，進(jìn)而升壓電路100在3V的基礎(chǔ)上繼續(xù)進(jìn)行升壓處理以使升壓電壓Vll不斷升高。
[0089]由于此時(shí)第一開關(guān)N3導(dǎo)通，從而升壓電壓Vll只要大于接收晶體管PO的閾值電壓、第一晶體管Pl的閾值電壓、第二晶體管P2的閾值電壓以及第三晶體管P3的閾值電壓之和即可使得分壓電路200進(jìn)行工作。
[0090]5)在(t2，t3)時(shí)間內(nèi)，各時(shí)鐘脈沖信號均未發(fā)生變化，從而升壓電路100不斷進(jìn)行升壓處理，直至第三分壓電壓V23達(dá)到IV，即升壓電壓達(dá)到4V。當(dāng)升壓電壓大于4V之后，第三分壓電壓V23大于IV，從而比較器400改為輸出低電平信號，進(jìn)而升壓電路100停止升壓，升壓電壓Vll維持在4V。
[0091]需要說明的是，所述(t3_t2)的時(shí)長大于升壓電壓Vll從3V升壓到4V所需的時(shí)間。
[0092]6)在t3時(shí)刻，第三時(shí)鐘脈沖信號EN3變?yōu)榈碗娖剑瑥亩谝婚_關(guān)N3斷開且第二開關(guān)N7斷開；第四時(shí)鐘脈沖信號EN4變?yōu)楦唠娖?，從而第一開關(guān)N4導(dǎo)通且第二開關(guān)NS導(dǎo)通；其余三個(gè)時(shí)鐘脈沖信號不變，從而其余開關(guān)仍然斷開，這樣分壓電路200輸出第四分壓電壓V24，即分壓電路200的分壓系數(shù)為1/5。換句話說，控制電路300通過控制各時(shí)序脈沖產(chǎn)生電路的時(shí)序脈沖信號來控制對應(yīng)的開關(guān)的導(dǎo)通/斷開，從而達(dá)到了從分壓系數(shù)1/4向分壓系數(shù)1/5切換的目的。由于分壓系數(shù)變?yōu)?/5，而升壓電壓為4V，所以此時(shí)的第四分壓電壓V24為4/5V，即此時(shí)的分壓電壓小于基準(zhǔn)電壓Vref，所以比較器400重新輸出高電平信號，進(jìn)而升壓電路100在4V的基礎(chǔ)上繼續(xù)進(jìn)行升壓處理以使升壓電壓Vll不斷升高。
[0093]由于此時(shí)第一開關(guān)N4導(dǎo)通，從而升壓電壓Vll只要大于接收晶體管PO的閾值電壓、第一晶體管Pl的閾值電壓、第二晶體管P2的閾值電壓、第三晶體管P3的閾值電壓以及第四晶體管P4的閾值電壓之和即可使得分壓電路200進(jìn)行工作。
[0094]7)在(t3，t4)時(shí)間內(nèi)，各時(shí)鐘脈沖信號均未發(fā)生變化，從而升壓電路100不斷進(jìn)行升壓處理，直至第四分壓電壓V24達(dá)到IV，即升壓電壓達(dá)到5V。當(dāng)升壓電壓大于5V之后，第四分壓電壓V24大于IV，從而比較器400改為輸出低電平信號，進(jìn)而升壓電路100停止升壓，升壓電壓Vll維持在5V。
[0095]需要說明的是，所述(t4_t3)的時(shí)長大于升壓電壓Vll從4V升壓到5V所需的時(shí)間。
[0096]8)在t4時(shí)刻，第四時(shí)鐘脈沖信號EN4變?yōu)榈碗娖?，從而第一開關(guān)N4斷開且第二開關(guān)NS斷開；第五時(shí)鐘脈沖信號EN5變?yōu)楦唠娖?，從而第二開關(guān)N9導(dǎo)通；其余三個(gè)時(shí)鐘脈沖信號不變，從而其余開關(guān)仍然斷開，這樣分壓電路200輸出第五分壓電壓V25，即分壓電路200的分壓系數(shù)為1/6。換句話說，控制電路300通過控制各時(shí)序脈沖產(chǎn)生電路的時(shí)序脈沖信號來控制對應(yīng)的開關(guān)的導(dǎo)通/斷開，從而達(dá)到了從分壓系數(shù)1/5向分壓系數(shù)1/6切換的目的。由于分壓系數(shù)變?yōu)?/6，而升壓電壓為5乂，所以此時(shí)的第五分壓電壓乂25為5/6^，即此時(shí)的分壓電壓小于基準(zhǔn)電壓#社，所以比較器400重新輸出高電平信號，進(jìn)而升壓電路100在訊的基礎(chǔ)上繼續(xù)進(jìn)行升壓處理以使升壓電壓VII不斷升高。
[0097]9)在(045)時(shí)間內(nèi)，各時(shí)鐘脈沖信號均未發(fā)生變化，從而升壓電路100不斷進(jìn)行升壓處理，直至第五分壓電壓乂25達(dá)到IV，即升壓電壓達(dá)到隊(duì)當(dāng)升壓電壓大于例之后，第五分壓電壓乂25大于IV，從而比較器400改為輸出低電平信號，進(jìn)而升壓電路100停止升壓，升壓電壓VII維持在例。
[0098]需要說明的是，所述(15-0)的時(shí)長大于升壓電壓VII從〖V升壓到67所需的時(shí)間，且所述(1544)的時(shí)長由擦除電壓的所需時(shí)間決定。需要說明的是，上述各個(gè)升壓電壓的維持時(shí)間可以全部相同，也可以部分相同，還可以全部不同。
[0099]由上述分析，可以得到如圖6所示的升壓電壓VII隨時(shí)間變化的示意圖以及分壓電壓720隨時(shí)間變化的示意圖。由于輸出電路500的輸出電壓就是升壓電壓VII，因此操作電壓隨時(shí)間變化的示意圖與圖6中升壓電壓VII的示意圖相同。
[0100]本實(shí)施例中采用晶體管進(jìn)行分壓，從而節(jié)省了芯片面積；又由于增加了多個(gè)開關(guān)，從而又可以保證分壓電路在待分壓信號較低時(shí)也能正常工作。
[0101]此外，本實(shí)施例中分壓電路對應(yīng)五個(gè)分壓系數(shù)，控制電路對全部的分壓系數(shù)進(jìn)行了從大到小的切換控制，從而將升壓電壓的上升過程分為五個(gè)階段，每個(gè)階段都包括升壓以及維持兩個(gè)過程，從而使得升壓電壓到達(dá)目標(biāo)電壓的過程變得比較緩和，避免了對存儲單元的傷害。同時(shí)，由于直接將升壓電路的輸出電壓作為操作電壓，從而兩者之間不存在壓差，消除了因閾值電壓及其使用過程中的變化對器件功率和性能的影響。
[0102]需要說明的是，在本發(fā)明的其它實(shí)施例中，也可以通過改變控制電路提供的時(shí)鐘脈沖信號而僅對部分分壓系數(shù)進(jìn)行切換控制(即使部分時(shí)鐘脈沖信號始終輸出低電平信號)，從而減少操作電壓經(jīng)歷的階段。
[0103]需要說明的是，在本發(fā)明的其它實(shí)施例中，所述第一開關(guān)的數(shù)目還可以小于串聯(lián)的晶體管組數(shù)目與1的差值，第二開關(guān)的數(shù)目小于串聯(lián)的晶體管組數(shù)目，其不限制本發(fā)明的保護(hù)范圍。
[0104]需要說明的是，在本發(fā)明的其它實(shí)施例中，所述輸出端的數(shù)目還可以小于所述開關(guān)的數(shù)目，其不限制本發(fā)明的保護(hù)范圍。
[0105]相應(yīng)地，本實(shí)施方式還提供了一種存儲器，其采用上述的操作電壓的控制電路來提供擦除電壓等操作電壓。
[0106]相應(yīng)地，本實(shí)施方式還提供了一種分壓電路，包括:
[0107]接收晶體管，其源極接收待分壓信號；
[0108]0個(gè)串聯(lián)的晶體管組，其中:前一個(gè)晶體管的柵極、漏極和后一個(gè)晶體管的源極相連，第一個(gè)晶體管的源極、所述接收晶體管的柵極和漏極相連，最后一個(gè)晶體管的漏極和柵極接地；
[0109]個(gè)第一開關(guān)，所述第一開關(guān)包括第一端、第二端和第三端，其中:所述第一端連接所述晶體管組中相鄰兩個(gè)晶體管中前一個(gè)晶體管的漏極以及后一個(gè)晶體管的源極，所述第二端接地，所述第三端用于接收時(shí)序控制信號以實(shí)現(xiàn)所述第一開關(guān)的開啟或關(guān)閉，
II ^ 111-1 ；
[0110]η+1個(gè)第二開關(guān)，所述第二開關(guān)包括第一端、第二端和第三端，其中:所述第二開關(guān)與所述晶體管組中η+1個(gè)晶體管一一對應(yīng)，所述第一端連接所述晶體管組中對應(yīng)晶體管的源極，所述第二端用于輸出分壓電壓，所述第三端用于接收時(shí)序控制信號以實(shí)現(xiàn)所述第二開關(guān)的開啟或關(guān)閉。
[0111]其中，所述第一開關(guān)可以為NMOS晶體管，所述第一端為源極，所述第二端為漏極，所述第三端為柵極。
[0112]其中，所述第二開關(guān)可以為NMOS晶體管，所述第一端為源極，所述第二端為漏極，所述第三端為柵極
[0113]其中，所述晶體管可以為PMOS晶體管。
[0114]所述分壓電路的具體工作過程可以參考上述實(shí)施例，在此不再贅述。
[0115]需要說明的是，所述分壓電路不僅可以應(yīng)用于上述操作電壓的控制電路中，還可以用于其它需要對待分壓信號進(jìn)行多個(gè)分壓處理且分壓系數(shù)為1/2、1/3........1/(η+1)
的裝置中。
[0116]本實(shí)施例中的分壓電路既可以節(jié)省芯片面積，又可以保證分壓電路在待分壓信號較低時(shí)也能正常工作。
[0117]雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
【權(quán)利要求】
1.一種操作電壓的控制電路，其特征在于，包括: 升壓電路，用于當(dāng)接收到第一信號時(shí)，進(jìn)行升壓處理以輸出升壓電壓；當(dāng)接收到第二信號時(shí)，停止升壓處理，輸出的升壓電壓維持在當(dāng)前值； 分壓電路，用于對所述升壓電壓進(jìn)行分壓處理以輸出分壓電壓，所述分壓電路包括多個(gè)不同分壓系數(shù)，所述分壓電路包括:接收晶體管，其源極接收所述升壓電壓邱個(gè)串聯(lián)的晶體管組，其中:前一個(gè)晶體管的柵極、漏極和后一個(gè)晶體管的源極相連，第一個(gè)晶體管的源極、所述接收晶體管的柵極和漏極相連，最后一個(gè)晶體管的漏極和柵極接地；n個(gè)第一開關(guān)，所述第一開關(guān)包括第一端、第二端和第三端，其中:所述第一端連接所述晶體管組中相鄰兩個(gè)晶體管中前一個(gè)晶體管的漏極以及后一個(gè)晶體管的源極，所述第二端接地，所述第三端用于接收時(shí)序控制信號以實(shí)現(xiàn)所述第一開關(guān)的開啟或關(guān)閉，η彡m-1 ；n+l個(gè)第二開關(guān)，所述第二開關(guān)包括第一端、第二端和第三端，其中:所述第二開關(guān)與所述晶體管組中η+1個(gè)晶體管一一對應(yīng)，所述第一端連接所述晶體管組中對應(yīng)晶體管的源極，所述第二端用于輸出分壓電壓，所述第三端用于接收時(shí)序控制信號以實(shí)現(xiàn)所述第二開關(guān)的開啟或關(guān)閉； 比較器，用于對所述分壓電壓與基準(zhǔn)電壓進(jìn)行比較，當(dāng)所述分壓電壓小于基準(zhǔn)電壓時(shí)，輸出第一信號；當(dāng)所述分壓電壓大于基準(zhǔn)電壓時(shí)，輸出第二信號； 控制電路，用于產(chǎn)生所述時(shí)序控制信號，以對至少部分所述分壓系數(shù)進(jìn)行從大到小的切換控制，直至所述升壓電壓達(dá)到目標(biāo)電壓； 輸出電路，用于輸出所述升壓電壓。
2.如權(quán)利要求1所述的操作電壓的控制電路，其特征在于，所述晶體管為PMOS晶體管。
3.如權(quán)利要求1所述的操作電壓的控制電路，其特征在于，所述第一開關(guān)為NMOS晶體管，所述第一端為源極，所述第二端為漏極，所述第三端為柵極；所述第二開關(guān)為NMOS晶體管，所述第一端為源極，所述第二端為漏極，所述第三端為柵極。
4.如權(quán)利要求1所述的操作電壓的控制電路，其特征在于，所述控制電路包括η+1個(gè)時(shí)序脈沖產(chǎn)生單元，前η個(gè)所述時(shí)序脈沖產(chǎn)生單元連接一個(gè)所述第一開關(guān)和一個(gè)所述第二開關(guān)，所述時(shí)鐘脈沖產(chǎn)生單元用于產(chǎn)生時(shí)鐘脈沖信號以控制所述第一開關(guān)的開啟與關(guān)閉以及所述第二開關(guān)的開啟與關(guān)閉；最后一個(gè)所述時(shí)序脈沖產(chǎn)生單元連接一個(gè)所述第二開關(guān)，所述時(shí)鐘脈沖產(chǎn)生單元用于產(chǎn)生時(shí)鐘脈沖信號以控制所述第二開關(guān)的開啟與關(guān)閉。
5.如權(quán)利要求4所述的操作電壓的控制電路，其特征在于，所述時(shí)鐘脈沖產(chǎn)生單元包括:譯碼電路和或非門，譯碼電路連接或非門的一個(gè)輸入端，或非門的另一個(gè)輸入端接收低電平信號，或非門的輸出端連接所述第一開關(guān)和所述第二開關(guān)。
6.如權(quán)利要求1所述的操作電壓的控制電路，其特征在于，所述第一信號為高電平信號，所述第二信號為低電平信號。
7.一種存儲器，其特征在于，包括如權(quán)利要求1至6中任一項(xiàng)所述的操作電壓的控制電路。
8.一種分壓電路，其特征在于，包括: 接收晶體管，其源極接收待分壓信號； m個(gè)串聯(lián)的晶體管組，其中:前一個(gè)晶體管的柵極、漏極和后一個(gè)晶體管的源極相連，第一個(gè)晶體管的源極、所述接收晶體管的柵極和漏極相連，最后一個(gè)晶體管的漏極和柵極接地； η個(gè)第一開關(guān)，所述第一開關(guān)包括第一端、第二端和第三端，其中:所述第一端連接所述晶體管組中相鄰兩個(gè)晶體管中前一個(gè)晶體管的漏極以及后一個(gè)晶體管的源極，所述第二端接地，所述第三端用于接收時(shí)序控制信號以實(shí)現(xiàn)所述第一開關(guān)的開啟或關(guān)閉，n ^ m-Ι ；η+1個(gè)第二開關(guān)，所述第二開關(guān)包括第一端、第二端和第三端，其中:所述第二開關(guān)與所述晶體管組中η+1個(gè)晶體管一一對應(yīng)，所述第一端連接所述晶體管組中對應(yīng)晶體管的源極，所述第二端用于輸出分壓電壓，所述第三端用于接收時(shí)序控制信號以實(shí)現(xiàn)所述第二開關(guān)的開啟或關(guān)閉。
9.如權(quán)利要求8所述的分壓電路，其特征在于，所述晶體管為PMOS晶體管。
10.如權(quán)利要求8所述的分壓電路，其特征在于，所述第一開關(guān)為NMOS晶體管，所述第一端為源極，所述第二端為漏極，所述第三端為柵極；所述第二開關(guān)為NMOS晶體管，所述第一端為源極，所述第二端為漏極，所述第三端為柵極。
【文檔編號】G11C7/22GK104464788SQ201410857348
【公開日】2015年3月25日 申請日期:2014年12月30日 優(yōu)先權(quán)日:2014年12月30日
【發(fā)明者】黃明永, 肖軍 申請人:上海華虹宏力半導(dǎo)體制造有限公司