一種片上ram內(nèi)建自測試方法及電路的制作方法
【專利摘要】本發(fā)明公開一種片上RAM內(nèi)建自測試方法及電路，上述方法包括以下步驟：配置測試的起始地址；從起始地址開始，對預定范圍內(nèi)的各地址進行下述操作：按照地址升序，進行寫0操作；按照地址降序，進行兩次讀0操作及兩次寫1操作；按照地址升序，進行讀1操作、寫0操作、讀0操作及寫1操作；進行兩次寫1操作及兩次讀0操作；進行讀0操作、寫1操作、讀1操作及寫0操作；進行讀0操作；在上述操作過程中，當某個測試地址的讀出數(shù)據(jù)與期望數(shù)據(jù)不一致時，則判斷測試地址發(fā)生故障，待測試完成后，輸出錯誤標志和發(fā)生故障的測試地址。本發(fā)明公開的片上RAM內(nèi)建自測試方法及電路，能夠解決現(xiàn)有技術中對單一單元的靜態(tài)故障不能實現(xiàn)全面檢測的問題。
【專利說明】-種片上RAM內(nèi)建自測試方法及電路

【技術領域】
[0001] 本發(fā)明涉及芯片檢測領域，尤其涉及一種片上RAM內(nèi)建自測試方法及電路。

【背景技術】
[0002] 隨著集成電路產(chǎn)品中隨機存取存儲器（Random-Access Memory，RAM)規(guī)模越來越 大，集成度越來越高，在生產(chǎn)制造過程中不可避免會出現(xiàn)越來越多和越來越復雜的RAM物 理缺陷。帶有失效存儲單元的芯片將引起產(chǎn)品級不可預估的錯誤，致使糾正成本驟增。因此 在晶元（Wafer)階段對RAM存儲器進行高覆蓋率的測試和篩選成為芯片全生命周期中重要 的一環(huán)。而如何通過Wafer測試快速定位缺陷單元，提高檢測覆蓋率，進而減少測試時間， 提高測試效率，是在芯片設計之初需要深入分析和解決的問題。
[0003] 現(xiàn)有技術的RAM內(nèi)建自測試（Built-in Self Test，BIST)電路常用的檢測算法是 March LR算法。該算法具有檢測速度較快的特點，而且在檢測單一單元的故障和耦合故障 上也能達到一定的覆蓋率，目前已成為業(yè)界主流的測試算法。
[0004] 要對故障進行分析，首先介紹故障原語。故障原語的形式為〈S/F/R〉，S表示敏 化操作序列，F(xiàn)表示故障行為，R表示讀操作的結(jié)果。對于故障，由兩個基本的組成部分， 即對存儲單元的操作和相應單元的故障。如果一組操作序列能夠讓故障單元表現(xiàn)出故 障的狀態(tài)，我們稱之為"敏化操作序列" S (Sensitizing operation sequence)。被檢測 單元表現(xiàn)出的故障我們稱之為"故障行為"F(Fault behavior)。為了定義一種故障，必 須要有敏化操作序列S，以及與之對應的故障行為F，當敏化序列為讀操作的時候，還應 該有敏化序列的讀取結(jié)果R(Result)，這三個元素構(gòu)成了故障源于〈S/F/R〉，其中S包括 (0, l，0w0, lwl，0wl，Iw0，r0，rl)，分別表示敏化操作序列為狀態(tài)0,狀態(tài)1，0狀態(tài)寫0, 1 狀態(tài)下寫1，〇狀態(tài)下寫1，1狀態(tài)下寫〇,讀取狀態(tài)〇,讀取狀態(tài)I ;F包括（0, 1，丨，丨），其 中"丨"表示狀態(tài)0至狀態(tài)1的上升轉(zhuǎn)變，"丨"表示狀態(tài)1至狀態(tài)0的下降轉(zhuǎn)變。R包括 (0, 1，-)，如果S不是讀操作，那么S為"_"。
[0005] 有了故障原語，就可以建立并描述故障模型。根據(jù)敏化序列的操作次數(shù)可以將故 障分為靜態(tài)故障以及動態(tài)故障。如果操作次數(shù)小于等于1，則稱為靜態(tài)故障，否則稱為動態(tài) 故障。根據(jù)敏化序列中涉及到的單元個數(shù)可分為"單一單元故障"和"多單元故障"（也可 以成為耦合故障）。其中，單一單元靜態(tài)故障是存儲器中最經(jīng)常出現(xiàn)的故障類型。其中又可 以分為：狀態(tài)故障模型，轉(zhuǎn)換故障模型，寫干擾故障模型，讀破壞故障模型，偽讀破壞故障模 型，錯誤讀故障模型。
[0006] 現(xiàn)有的RAM BIST檢測電路，采用March LR算法對單一單元的靜態(tài)故障進行檢測。 傳統(tǒng)的March LR算法實現(xiàn)方式如下：

【權(quán)利要求】
1. 一種片上隨機存取存儲器（RAM)內(nèi)建自測試方法，其特征在于，包括以下步驟： 配置測試的起始地址； 從所述起始地址開始，對預定范圍內(nèi)的各地址進行下述操作： 按照地址升序，進行寫0操作； 按照地址降序，進行兩次讀0操作及兩次寫1操作； 按照地址升序，進行讀1操作、寫0操作、讀0操作及寫1操作； 按照地址升序，進行兩次寫1操作及兩次讀0操作； 按照地址升序，進行讀0操作、寫1操作、讀1操作及寫0操作； 按照地址升序，進行讀0操作； 在上述操作過程中，當某個測試地址的讀出數(shù)據(jù)與期望數(shù)據(jù)不一致時，則判斷所述測 試地址發(fā)生故障，待測試完成后，輸出錯誤標志和發(fā)生故障的測試地址。
2. 如權(quán)利要求1所述的片上RAM內(nèi)建自測試方法，其特征在于：若未檢測到故障，待測 試完成后，輸出正確標志。
3. 如權(quán)利要求1所述的片上RAM內(nèi)建自測試方法，其特征在于：所述按照地址降序， 進行兩次讀〇操作及兩次寫1操作包括：按照地址降序，對每個地址操作順序為：先讀取數(shù) 據(jù)，讀取結(jié)果與全〇比較，再讀取數(shù)據(jù)，讀取結(jié)果與全〇比較，然后對各地址寫全1，再寫全 1〇
4. 如權(quán)利要求1所述的片上RAM內(nèi)建自測試方法，其特征在于：所述按照地址升序，進 行讀1操作、寫〇操作、讀〇操作及寫1操作包括：按照地址升序，對每個地址操作順序為： 先讀數(shù)據(jù)，讀取結(jié)果與全1比較，然后對各地址寫全〇,再讀取數(shù)據(jù)與全〇比較，然后再寫全 1〇
5. 如權(quán)利要求1所述的片上RAM內(nèi)建自測試方法，其特征在于：所述按照地址升序，進 行寫〇操作包括：按照地址升序，對每個地址操作為：寫全〇。
6. -種片上隨機存取存儲器（RAM)內(nèi)建自測試電路，其特征在于，包括：地址配置單 元、檢測單元、輸出單元， 所述地址配置單元，用于配置測試的起始地址； 所述檢測單元，用于從所述起始地址開始，對預定范圍內(nèi)的各地址進行下述操作：按照 地址升序，進行寫0操作；按照地址降序，進行兩次讀0操作及兩次寫1操作；按照地址升 序，進行讀1操作、寫〇操作、讀〇操作及寫1操作，按照地址升序，進行兩次寫1操作及兩 次讀〇操作；按照地址升序，進行讀〇操作、寫1操作、讀1操作及寫〇操作；按照地址升序， 進行讀〇操作；在上述操作過程中，當某個測試地址的讀出數(shù)據(jù)與期望數(shù)據(jù)不一致時，判斷 所述測試地址發(fā)生故障； 所述輸出單元，用于待測試完成后，輸出錯誤標志和發(fā)生故障的測試地址。
7. 如權(quán)利要求6所述的片上RAM內(nèi)建自測試電路，其特征在于：所述輸出單元，用于若 未檢測到故障，待測試完成后，輸出正確標志。
8. 如權(quán)利要求6所述的片上RAM內(nèi)建自測試電路，其特征在于：所述按照地址降序， 進行兩次讀〇操作及兩次寫1操作包括：按照地址降序，對每個地址操作順序為：先讀取數(shù) 據(jù)，讀取結(jié)果與全〇比較，再讀取數(shù)據(jù)，讀取結(jié)果與全〇比較，然后對各地址寫全1，再寫全 1〇
9. 如權(quán)利要求6所述的片上RAM內(nèi)建自測試電路，其特征在于：所述按照地址升序，進 行讀1操作、寫〇操作、讀〇操作及寫1操作包括：按照地址升序，對每個地址操作順序為： 先讀數(shù)據(jù)，讀取結(jié)果與全1比較，然后對各地址寫全〇,再讀取數(shù)據(jù)與全〇比較，然后再寫全 1〇
10. 如權(quán)利要求6所述的片上RAM內(nèi)建自測試電路，其特征在于：所述按照地址升序， 進行寫〇操作包括：按照地址升序，對每個地址操作為：寫全〇。
【文檔編號】G11C29/12GK104361909SQ201410723683
【公開日】2015年2月18日 申請日期:2014年12月2日 優(yōu)先權(quán)日:2014年12月2日
【發(fā)明者】王震, 王國狀 申請人:大唐微電子技術有限公司