具漏電流消除的otprom數(shù)組用于增強(qiáng)的電熔線感測的制作方法
【專利摘要】本文涉及具漏電流消除的OTPROM數(shù)組用于增強(qiáng)的電熔線感測，揭示數(shù)種記憶格數(shù)組以及用以操作記憶格數(shù)組的方法。在一個具體實(shí)施例中，記憶格數(shù)組包含多個位格、第一位線、第二位、第一字符線、及第二字符線。所述位格排列成行及列且各個包含第一晶體管、第二晶體管以及具有第一端及第二端的熔線。該第二晶體管可選擇性地操作以使該熔線的第一端耦合至接地。該第一位線耦合至一列中的所述位格的每一個的該第一晶體管。該第二位線耦合至該列的所述位格的每一個的該熔線的第二端。該列中的所述位格的每一個的該第一晶體管可選擇性地操作以使該熔線的第一端耦合至該第一位線。
【專利說明】具漏電流消除的OTPROM數(shù)組用于增強(qiáng)的電熔線感測

【技術(shù)領(lǐng)域】
[0001]本揭示內(nèi)容是有關(guān)于記憶格數(shù)組(memory cell array)。更特別的是,本揭示內(nèi)容是有關(guān)于表現(xiàn)出漏電流減少的單次可程序化記憶格數(shù)組。

【背景技術(shù)】
[0002]單次可程序化只讀存儲器(OTPROM)為內(nèi)存制成后可程序化的非易失性內(nèi)存結(jié)構(gòu)。即使沒有電力提供給0TPR0M，OTPROM仍保留經(jīng)程序化的內(nèi)存狀態(tài)。OTPROM記憶格數(shù)組通常包含在每個待儲存的資料位有一個位格。OTPROM數(shù)組中的每行(row)位格可耦合至被稱為字符線的訊號線。OTPROM數(shù)組中的每列(column)位格可耦合至被稱為位線的訊號線。
[0003]在典型的OTPROM位格中，可使用熔線或反熔線(antifuse)來永久性設(shè)定位格的數(shù)值。燒斷熔線會造成熔線的電阻增加或造成電路在熔線開合(open)，而程序化反熔線會造成熔線的電阻降低或造成電路在熔線閉合(close)。從OTPROM位格感測到或讀取到的邏輯狀態(tài)可基于位格的熔線是否已燒斷。例如，具有未燒斷熔線的每個OTPROM位格可表示特定的二元值(例如，邏輯狀態(tài)低，邏輯狀態(tài)高)，而具有燒斷熔線的每個OTPROM位格可表示相反的二元值。因此，通過燒斷數(shù)值與默認(rèn)二元值不同的OTPROM位格的熔線，可對OTPROM位格組成的數(shù)組進(jìn)行程序化。
[0004]大OTPROM數(shù)組通常經(jīng)歷漏電流，此漏電流會干擾感測放大器偵測位格狀態(tài)的能力。漏電流為晶體管關(guān)閉時流通的電流。典型的OTPROM數(shù)組包含耦合至熔線程序化電壓源及感測放大器的一條位線。在感測期間施加至位線的電壓造成有漏電流通過目前未被激活的位格。這種漏電流會增加被感測放大器偵測的電流以及可能造成不正確地判斷被激活的位格的熔線狀態(tài)。
[0005]因此，期望提供一種在感測位格熔線的狀態(tài)時表現(xiàn)出漏電流減少的OTPROM數(shù)組。此外，由以下結(jié)合附圖、
【發(fā)明內(nèi)容】
及【背景技術(shù)】的詳細(xì)說明可明白半導(dǎo)體制造方法及系統(tǒng)的其它合意特征及特性。


【發(fā)明內(nèi)容】

[0006]揭示于本文的是數(shù)種記憶格數(shù)組以及用以操作記憶格數(shù)組的方法。在一個具體實(shí)施例中，記憶格數(shù)組包含多個位格、第一位線以及第二位線。所述位格排列成行及列且各包含第一晶體管、第二晶體管以及具有第一端及第二端的熔線。該第二晶體管可選擇性地操作以使該熔線的第一端耦合至接地。該第一位線耦合至一列中的所述位格的每一個的該第一晶體管。該第二位線耦合至該列中的所述位格的每一個的該熔線的第二端。該列中的所述位格的每一個的該第一晶體管可選擇性地操作以使該熔線的該第一端耦合至該第一位線。
[0007]在另一示范具體實(shí)施例中，記憶格數(shù)組的操作方法包括:在讀取操作期間，將位格的熔線的第一端耦合至第一位線，在該讀取操作期間，將第二位線耦合至接地，以及在該讀取操作期間，致能感測放大器。該第二位線耦合至該熔線的第二端以及該感測放大器耦合至該第一位線。
[0008]在另一示范具體實(shí)施例中，記憶格數(shù)組包含多個位格、第一位線、第二位線、第一字符線、第二字符線、以及位線驅(qū)動器。該多個位格排列成多個行與多個列且各包含第一晶體管、第二晶體管以及具有第一端及第二端的熔線。該第二晶體管可選擇性地操作以使該熔線的第一端耦合至接地。該第一位線耦合至該多個列中的其中一列的該多個位格的每一個的該第一晶體管。該第二位線耦合至該其中一列的該多個位格的每一個的該熔線的第二端。該第一字符線耦合至該多個行的位格的其中一行的該多個位格的每一個的該第一晶體管用以選擇性地使該熔線的第一端耦合至該第一位線。該第二字符線耦合至該其中一行的位格的該多個位格的每一個的該第二晶體管用以選擇性地使該熔線的第一端與該接地耦合。該位線驅(qū)動器耦合至該第二位線且包含第一晶體管與第二晶體管。該位線驅(qū)動器的第一晶體管可選擇性地操作以施加程序化電壓至該第二位線，以及該位線驅(qū)動器的第二晶體管可選擇性地操作以使該第二位線耦合至該接地。該其中一列的該多個位格的每一個的該第一晶體管可選擇性地操作以使該熔線的第一端耦合至該第一位線。

【專利附圖】

【附圖說明】
[0009]以下結(jié)合下列附圖描述本揭示內(nèi)容的示范具體實(shí)施例，其中類似的組件用相同的組件符號表不。
[0010]圖1根據(jù)一些具體實(shí)施例圖標(biāo)OTPROM記憶格數(shù)組的方塊圖；
[0011]圖2根據(jù)一些具體實(shí)施例圖標(biāo)圖1的OTPROM記憶格數(shù)組中的一部分的電路圖；以及
[0012]圖3根據(jù)一些具體實(shí)施例圖標(biāo)圖1的OTPROM記憶格數(shù)組的各種訊號的時序圖。
[0013]主要組件符號說明
[0014]100 OTPROM記憶格數(shù)組
[0015]102 位格
[0016]104字符線驅(qū)動器
[0017]106位線驅(qū)動器
[0018]107感測放大器
[0019]108寫入字符線
[0020]110讀取字符線
[0021]112寫入位線
[0022]116讀取位線
[0023]200記憶格數(shù)組的一部分
[0024]210第一晶體管
[0025]212第二晶體管
[0026]214 熔線
[0027]216熔線214的第一端
[0028]218熔線214的第二端
[0029]220第一晶體管
[0030]222第二晶體管
[0031]224燒斷埠
[0032]226程序化電壓端口
[0033]228位線歸零端口
[0034]230致能埠
[0035]232輸入埠
[0036]234輸出端口
[0037]236電壓輸入端口
[0038]302燒斷熔線操作
[0039]304第一讀取位格操作
[0040]306第二讀取位格操作
[0041]310燒斷電流。

【具體實(shí)施方式】
[0042]以下的詳細(xì)說明在本質(zhì)上只是用來圖解說明而非旨在限制本發(fā)明具體實(shí)施例或所述具體實(shí)施例的應(yīng)用及用途。本文使用“示范”的意思是“用來作為例子、實(shí)例或圖例”。在此作為范例所描述的任何具體實(shí)作不是要讓讀者認(rèn)為它比其它具體實(shí)作更佳或有利。此外，希望不受于【技術(shù)領(lǐng)域】、【背景技術(shù)】、
【發(fā)明內(nèi)容】
或【具體實(shí)施方式】之中明示或暗示的理論約束。
[0043]以下的說明會指涉“連接”或“耦合”在一起的組件或節(jié)點(diǎn)或特征。如本文中所使用者，除非另有明確說明，“耦合”意指一組件/節(jié)點(diǎn)/特征與另一組件/節(jié)點(diǎn)/特征直接連結(jié)，然而不一定以機(jī)械方式連結(jié)。同樣，除非另有明確說明，“連接”意指一組件/節(jié)點(diǎn)/特征與另一組件/節(jié)點(diǎn)/特征直接連結(jié)(或直接相通)，然而不一定以機(jī)械方式連結(jié)。
[0044]圖1根據(jù)一些具體實(shí)施例圖標(biāo)OTPROM記憶格數(shù)組100的方塊圖。記憶格數(shù)組100包含多個位格102、字符線驅(qū)動器104、多個位線驅(qū)動器106以及多個感測放大器107。所述位格102排列成行及列。各個位格102用多個條寫入字符線108中的一個與多個條讀取字符線110中的一個耦合至字符線驅(qū)動器104。字符線108及110供存取記憶格數(shù)組100的位格102的行。例如，可致能所述讀取字符線110(例如，提供電壓)以選擇各行的位格102以供讀取。同樣，可致能所述寫入字符線108以選擇各行的位格102以供與位線合作完成程序化。
[0045]各個位格102也用多個寫入位線112中的一個耦合至位線驅(qū)動器106中的一個以及用多個讀取位線116中的一個耦合至感測放大器107中的一個。位線112及116供存取記憶格數(shù)組100的位格102的列。例如，多個位線驅(qū)動器106中的一個耦合至寫入位線112中的一個，使得兩者在寫入操作期間提供程序化電流給選定位格102以及在讀取操作期間傳送感測電流至接地，以下會加以說明。在一些具體實(shí)施例中，讀取位線116的尺寸小于供傳導(dǎo)用以燒斷熔線的燒斷電流(burning current)的必要尺寸。較小的尺寸允許更小型化的記憶格數(shù)組100。
[0046]圖2根據(jù)一些具體實(shí)施例圖標(biāo)記憶格數(shù)組100的一部分200。該部分200包含位格102中的一個、用寫入位線112中的一個耦合至位格102的其中一個位線驅(qū)動器106以及用讀取位線116中的一個耦合至位格102的其中一個感測放大器107。
[0047]以描述于此的示范具體實(shí)施例而言，在適當(dāng)?shù)陌雽?dǎo)體基板上制造位格102、位線驅(qū)動器106及感測放大器107?？捎脤⒉辉斒鲇诒疚牡默F(xiàn)有技術(shù)及制程步驟(例如，微影技術(shù)、摻雜、蝕刻、圖案化、材料成長、材料沉積等等)形成這些基于半導(dǎo)體的電路。在一些具體實(shí)施例中，所用半導(dǎo)體材料為硅。在一些替代具體實(shí)施例中，該半導(dǎo)體材料可包含鍺、砷化鎵或其類似者。該半導(dǎo)體材料可用來制造N型金屬氧化物半導(dǎo)體(NMOS)晶體管或P型金屬氧化物半導(dǎo)體(PMOS)晶體管。NMOS晶體管包含源極、漏極、柵極、以及耦合至接地的塊體，而PMOS晶體管包含源極、漏極、柵極，以及耦合至電源供應(yīng)器的塊體。
[0048]圖標(biāo)于圖2的位格102包含第一晶體管210、第二晶體管212、以及熔線214。在所提供的實(shí)施例中，晶體管210及212為NMOS晶體管。第一晶體管210的漏極用讀取位線116耦合至感測放大器107。第一晶體管210的源極耦合至熔線214的第一端216以及第二晶體管212的漏極。第一晶體管210的柵極用讀取字符線110耦合至字符線驅(qū)動器104?？芍履茏x取字符線110以導(dǎo)通第一晶體管210以及選擇性地使感測放大器107耦合至熔線214的第一端216用以感測位格102的狀態(tài)，以下會加以說明。熔線214的第二端218用寫入位線112耦合至位線驅(qū)動器106。
[0049]第二晶體管212的源極耦合至接地。第二晶體管212的柵極用寫入字符線108耦合至字符線驅(qū)動器104。可致能寫入字符線108以導(dǎo)通第二晶體管212以及選擇性地使熔線214的第一端216與接地耦合用以燒斷該熔線，以下會加以說明。應(yīng)了解，第一及第二晶體管210及212可為選擇性地使熔線214的第一端216分別耦合至讀取位線116及接地的任何裝置。
[0050]在一些具體實(shí)施例中，熔線214為在通過熔線214的電流超過臨界值時燒斷的金屬熔線裝置。在所提供的實(shí)施例中，熔線214為電子可程序化熔線(electronicallyprogrammable fuse),其中第一端216為陰極而第二端218為陽極。應(yīng)了解,可使用任何合適熔線、反熔線、或其它單次可程序化裝置。
[0051]位線驅(qū)動器106包含第一晶體管220、第二晶體管222、燒斷埠(burn port) 224、程序化電壓端口 226、以及位線歸零端口 228。在所提供的實(shí)施例中，第一晶體管220為PMOS晶體管以及第二晶體管222為NMOS晶體管。第一晶體管220的源極耦合至程序化電壓端口 226，第一晶體管220的柵極耦合至燒斷埠224，以及第一晶體管220的漏極耦合至寫入位線112?？芍履軣龜嗖?24以選擇性地使程序化電壓端口 226耦合至寫入位線112以及允許燒斷電流流動，以下會加以說明。
[0052]第二晶體管222的源極耦合至接地，第二晶體管222的柵極耦合至位線歸零端口228，以及第二晶體管222的漏極耦合至寫入位線112?？芍履芪痪€歸零端口 228以選擇性地使寫入位線112與接地耦合。因此，在第二晶體管212的漏極、源極之間的電壓VDS實(shí)質(zhì)為用于未激活的位格102的零電壓。零電壓VDS實(shí)質(zhì)排除電流泄露通過非活性位格102以及允許每條位線有大量的位格102。
[0053]感測放大器107具有致能埠230、輸入埠232、輸出端口 234、以及電壓輸入端口236。感測放大器107可為任何一種合適類型以及有任何適當(dāng)晶體管組構(gòu)。在所提供的實(shí)施例中，該感測放大器為電流感測放大器。致能埠230可被致能而感測位格102的列中用讀取位線116耦合至感測放大器107的位格102的狀態(tài)。輸入端口 232耦合至讀取位線116用以通過偵測流過讀取位線116的電流來感測位格102的狀態(tài)。輸出端口 234基于受感測的位格102的邏輯狀態(tài)來產(chǎn)生訊號，以下會加以說明。
[0054]圖3為圖1的記憶格數(shù)組100的各種訊號的時序圖。該時序圖圖標(biāo)各在燒斷熔線操作(burn fuse operat1n) 302、熔線214未燒斷的第一讀取位格操作304以及熔線214已燒斷的第二讀取位格操作306期間的示范訊號值。燒斷熔線操作302是通過致能寫入字符線108以及位線驅(qū)動器106的燒斷熔線埠224而開始。因此，位線驅(qū)動器106的第一晶體管220與位格102的第二晶體管212都導(dǎo)通，以及寫入位線112耦合至程序化電壓端口226。燒斷電流310由程序化電壓端口 226通過位線驅(qū)動器106的第一晶體管220、通過寫入位線112、通過熔線214以及通過位格102的第二晶體管212流到接地。燒斷電流310在燒斷熔線操作302期間持續(xù)以燒斷熔線214并永久性改變位格102的邏輯狀態(tài)。
[0055]第一及第二讀取位格操作304及306是通過致能感測放大器107的致能端口 230、讀取字符線110、以及位線驅(qū)動器106的位線歸零端口 228而開始。因此，位線驅(qū)動器106的第二晶體管222與位格102的第一晶體管210都導(dǎo)通。在第一讀取位格操作304期間，電流由感測放大器的輸入端口 232通過讀取位線116、通過位格102的第一晶體管、通過熔線214、通過寫入位線112、以及通過位線驅(qū)動器106的第二晶體管222流到接地。讀取位線116的電壓大致等于越過熔線214及晶體管210、222的壓降。在第二讀取位格操作306期間，沒有或很少電流流動通過熔線214，而且讀取位線116的電壓與施加至感測放大器107的電壓輸入端口 236的VDD實(shí)質(zhì)相同。
[0056]所提供的記憶格數(shù)組有數(shù)種有益的屬性。例如，寫入位線與位線中每個熔線的第二端在感測期間耦合至接地以限制來自非活性位格的漏電流。另外，漏電流限制允許為了燒斷而在熔線的第一端與接地之間具體實(shí)作大位格晶體管。也可加入低臨界電壓晶體管以減少位格面積。例如，位格102的第一晶體管210可以比第二晶體管212小(例如，1/lOx寬度/長度比)。因此，額外的晶體管210只稍微增加位格的尺寸增量。
[0057]也可加入用于讀取位線的細(xì)線，因?yàn)樽x取位線只需要傳導(dǎo)感測電流而不是用來傳導(dǎo)燒斷熔線的燒斷電流。此外，位格的第一晶體管用作電流源以及減少壓降(電壓降，串?dāng)_)對于讀取位線的沖擊。
[0058]盡管在以上的詳細(xì)說明中已提出至少一個示范具體實(shí)施例，然而應(yīng)了解，仍存在許多變體。也應(yīng)了解，所述示范具體實(shí)施例只是實(shí)施例，而且不希望以任何方式來限定本發(fā)明的范疇、應(yīng)用范圍、或組態(tài)。反而，上述詳細(xì)說明是要讓熟諳此藝者有個方便的發(fā)展藍(lán)圖用來具體實(shí)作所述示范具體實(shí)施例。應(yīng)了解，組件的功能及配置可做出不同的改變而不脫離權(quán)利要求書及其合法等效物所述的本發(fā)明范疇。
【權(quán)利要求】
1.一種記憶格數(shù)組，其包含: 多個位格，其排列成多個行及多個列，以及各包含第一晶體管、第二晶體管和具有第一端及第二端的熔線，其中，該第二晶體管可選擇性地操作，以使該熔線的該第一端耦合至接地； 第一位線，其耦合至該多個列的其中一列的該多個位格的每一個的該第一晶體管；以及 第二位線，其耦合至該其中一列的該多個位格的每一個的該熔線的該第二端，以及其中，該其中一列的該多個位格的每一個的該第一晶體管可選擇性地操作，以使該熔線的該第一端耦合至該第一位線。
2.根據(jù)權(quán)利要求1所述的記憶格數(shù)組，更包含耦合至該第二位線以及含有第一晶體管和第二晶體管的位線驅(qū)動器，其中，該位線驅(qū)動器的該第一晶體管可選擇性地操作，以施加程序化電壓至該第二位線，以及該位線驅(qū)動器的該第二晶體管可選擇性地操作，以使該第二位線耦合至該接地。
3.根據(jù)權(quán)利要求2所述的記憶格數(shù)組，其中，該位線驅(qū)動器的該第一晶體管為具有耦合至該程序化電壓的源極以及耦合至該第二位線的漏極的PMOS晶體管，以及其中，該位線驅(qū)動器的該第二晶體管為具有耦合至接地的源極以及耦合至該第二位線的漏極的NMOS晶體管。
4.根據(jù)權(quán)利要求1所述的記憶格數(shù)組，更包含耦合至該第一位線的感測放大器，以偵測該多個位格中的其中一個的狀態(tài)。
5.根據(jù)權(quán)利要求4所述的記憶格數(shù)組，其中，該感測放大器為電流感測放大器，其基于通過該第一位線及該熔線的電流來輸出該位格的邏輯狀態(tài)。
6.根據(jù)權(quán)利要求1所述的記憶格數(shù)組，更包含第一字符線，其耦合至該多個行的位格的其中一行的該多個位格的每一個的該第一晶體管，用以選擇性地使該熔線的該第一端耦合至該第一位。
7.根據(jù)權(quán)利要求6所述的記憶格數(shù)組，更包含第二字符線，其耦合至該其中一行的位格的該多個位格的每一個的該第二晶體管，用以選擇性地使該熔線的該第一端與該接地耦合。
8.根據(jù)權(quán)利要求1所述的記憶格數(shù)組,其中，該熔線為電子可程序化熔線,該熔線的該第一端為該電子可程序化熔線的陰極，以及該熔線的該第二端為該電子可程序化熔線的陽極。
9.根據(jù)權(quán)利要求1所述的記憶格數(shù)組，其中，該第一位線的尺寸小于用以傳導(dǎo)該熔線的燒斷電流的必要尺寸。
10.根據(jù)權(quán)利要求1所述的記憶格數(shù)組,其中，該其中一列的該多個位格的每一個的該第一晶體管為具有耦合至該熔線的該第一端的源極以及耦合至該第一位線的漏極的NMOS晶體管，以及其中，該多個位格的每一個的該第二晶體管為具有耦合至接地的源極以及耦合至該熔線的該第一端的漏極的NMOS晶體管。
11.一種操作記憶格數(shù)組的方法，該方法包含: 在讀取操作期間，將位格的熔線的第一端耦合至第一位線； 在該讀取操作期間，將第二位線耦合至接地，其中該第二位線耦合至該熔線的第二端；以及 在該讀取操作期間，致能感測放大器，其中，該感測放大器耦合至該第一位線。
12.根據(jù)權(quán)利要求11所述的方法，其中，將該熔線的該第一端耦合至該第一位線更包括:以字符線驅(qū)動器致能讀取字符線，以導(dǎo)通該位格的第一晶體管，以及其中，將該第二位線耦合至接地更包括:致能位線驅(qū)動器的歸零埠，以導(dǎo)通該位線驅(qū)動器的第二晶體管。
13.根據(jù)權(quán)利要求11所述的方法，更包括: 在燒斷操作期間，將該位格的該熔線的該第一端耦合至接地；以及 在該燒斷操作期間，將該第二位線耦合至程序化電壓。
14.根據(jù)權(quán)利要求13所述的方法，其中，將該熔線的該第一端耦合至接地更包括:以字符線驅(qū)動器致能寫入字符線，以導(dǎo)通該位格的第二晶體管，以及其中，將該第二位線耦合至該程序化電壓更包括:致能位線驅(qū)動器的燒斷埠，以導(dǎo)通該位線驅(qū)動器的第一晶體管。
15.一種記憶格數(shù)組，其包含: 多個位格，其排列成多個行及多個列，以及各包含第一晶體管、第二晶體管和具有第一端及第二端的熔線，其中，該第二晶體管可選擇性地操作，以使該熔線的該第一端耦合至接地； 第一位線，其耦合至該多個列的其中一列的該多個位格的每一個的該第一晶體管； 第二位線，其耦合至該其中一列的該多個位格的每一個的該熔線的該第二端； 第一字符線，其耦合至該多個行的位格的其中一行的該多個位格的每一個的該第一晶體管，用以選擇性地使該熔線的該第一端耦合至該第一位線； 第二字符線，其耦合至該其中一行的位格的該多個位格的每一個的該第二晶體管，用以選擇性地使該熔線的該第一端與該接地耦合；以及 位線驅(qū)動器，其耦合至該第二位線并含有第一晶體管和第二晶體管，其中，該位線驅(qū)動器的該第一晶體管可選擇性地操作，以施加程序化電壓至該第二位線，以及該位線驅(qū)動器的該第二晶體管可選擇性地操作，以使該第二位線耦合至該接地，以及 其中，該其中一列的該多個位格的每一個的該第一晶體管可選擇性地操作，以使該熔線的該第一端耦合至該第一位線。
16.根據(jù)權(quán)利要求15所述的記憶格數(shù)組，其中，該位線驅(qū)動器的該第一晶體管為具有耦合至該程序化電壓的源極以及耦合至該第二位線的漏極的PMOS晶體管，以及其中，該位線驅(qū)動器的該第二晶體管為具有耦合至接地的源極以及耦合至該第二位線的漏極的NMOS晶體管。
17.根據(jù)權(quán)利要求15所述的記憶格數(shù)組，其中，該熔線為電子可程序化熔線，該熔線的該第一端為該電子可程序化熔線的陰極，以及該熔線的該第二端為該電子可程序化熔線的陽極。
18.根據(jù)權(quán)利要求15所述的記憶格數(shù)組，其中，該第一位線的尺寸小于用以傳導(dǎo)該熔線的燒斷電流的必要尺寸。
19.根據(jù)權(quán)利要求15所述的記憶格數(shù)組，其中，該其中一列的該多個位格的每一個的該第一晶體管為具有耦合至該熔線的該第一端的源極以及耦合至該第一位線的漏極的NMOS晶體管，以及其中，該多個位格的每一個的該第二晶體管為具有耦合至接地的源極以及耦合至該熔線的該第一端的漏極的NMOS晶體管。
20.根據(jù)權(quán)利要求15所述的記憶格數(shù)組，更包含電流感測放大器，其耦合至該第一位線，以基于通過該第一位 線及該熔線的電流來輸出該位格的邏輯狀態(tài)。
【文檔編號】G11C16/24GK104051014SQ201410093618
【公開日】2014年9月17日 申請日期:2014年3月13日 優(yōu)先權(quán)日:2013年3月15日
【發(fā)明者】J·保德塔, A·魯?shù)履峥? 申請人:格羅方德半導(dǎo)體公司