抗多節(jié)點(diǎn)翻轉(zhuǎn)的存儲(chǔ)器的制造方法
【專利摘要】抗多節(jié)點(diǎn)翻轉(zhuǎn)的存儲(chǔ)器，涉及集成電路領(lǐng)域。本發(fā)明是為了降低甚至消除SEU效應(yīng)在存儲(chǔ)器中的影響。它具有對(duì)存儲(chǔ)單元發(fā)生單節(jié)點(diǎn)翻轉(zhuǎn)和多節(jié)點(diǎn)翻轉(zhuǎn)時(shí)的容錯(cuò)保護(hù)功能，它包括兩個(gè)PMOS存取晶體管以及一個(gè)上拉網(wǎng)絡(luò)和一個(gè)下拉網(wǎng)絡(luò)構(gòu)成的堆棧結(jié)構(gòu)。所述的一個(gè)上拉網(wǎng)絡(luò)和一個(gè)下拉網(wǎng)絡(luò)構(gòu)成的堆棧結(jié)構(gòu)（stacked?structure），由PMOS晶體管P1、P2、P3、P4、P5和P6同NMOS晶體管N1、N2、N3和N4共同組成。它的一個(gè)作用是來(lái)降低存儲(chǔ)單元的功耗。本發(fā)明可以對(duì)于存儲(chǔ)器中任意單個(gè)節(jié)點(diǎn)的翻轉(zhuǎn)進(jìn)行加固，還可以對(duì)固定的兩個(gè)節(jié)點(diǎn)進(jìn)行抗多節(jié)點(diǎn)翻轉(zhuǎn)容錯(cuò)，而不依賴于存儲(chǔ)器所存儲(chǔ)的值。
【專利說(shuō)明】抗多節(jié)點(diǎn)翻轉(zhuǎn)的存儲(chǔ)器
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及集成電路領(lǐng)域。
【背景技術(shù)】
[0002]隨著集成電路工藝技術(shù)的進(jìn)步，由福射粒子引起的單粒子翻轉(zhuǎn)(single eventupset, SEU)已經(jīng)成為了影響存儲(chǔ)器尤其是靜態(tài)隨機(jī)存取儲(chǔ)存器(static random accessmemory，SRAM)可靠性的重要因素之一。在空間環(huán)境中，當(dāng)α粒子或質(zhì)子等轟擊SRAM器件敏感節(jié)點(diǎn)的時(shí)候，將會(huì)產(chǎn)生額外的電荷，而這些電荷將會(huì)改變存儲(chǔ)單元的存儲(chǔ)值。雖然SEU并不會(huì)引起器件發(fā)生永久錯(cuò)誤，但是有可能會(huì)導(dǎo)致電子系統(tǒng)失效，因此又叫做軟錯(cuò)誤。傳統(tǒng)的標(biāo)準(zhǔn)6管存儲(chǔ)單元受到輻射粒子轟擊后的波形圖如圖1和圖2所示。尤其是當(dāng)CMOS技術(shù)進(jìn)入深亞微米以及納米節(jié)點(diǎn)后，電源電壓的持續(xù)降低以及電路節(jié)點(diǎn)電容的不斷減小已經(jīng)使得存儲(chǔ)器更加敏感于輻射粒子，并且相鄰存儲(chǔ)單元之間的距離越來(lái)越小，那么一次粒子輻射將會(huì)由于電荷共享效應(yīng)而導(dǎo)致存儲(chǔ)單元多個(gè)節(jié)點(diǎn)發(fā)生翻轉(zhuǎn)，從而進(jìn)一步降低存儲(chǔ)器的可靠性。因此，需要對(duì)現(xiàn)代納米存儲(chǔ)器進(jìn)行抗多節(jié)點(diǎn)翻轉(zhuǎn)加固設(shè)計(jì)。

【發(fā)明內(nèi)容】

[0003]本發(fā)明是為了降低甚至消除SEU效應(yīng)在存儲(chǔ)器中的影響，從而提供一種抗多節(jié)點(diǎn)翻轉(zhuǎn)的存儲(chǔ)器。
[0004]抗多節(jié)點(diǎn)翻轉(zhuǎn)的存儲(chǔ)器，它包括八個(gè)PMOS晶體管和四個(gè)NMOS晶體管；
[0005]所述八個(gè)PMOS晶體管分別為一號(hào)晶體管P1、二號(hào)晶體管P2、三號(hào)晶體管P3、四號(hào)晶體管P4、五號(hào)晶體管P5、六號(hào)晶體管P6、七號(hào)晶體管P7和八號(hào)晶體管P8 ；
[0006]所述四個(gè)NMOS晶體管分別為九號(hào)晶體管N1、十號(hào)晶體管N2、i 號(hào)晶體管N3和十二號(hào)晶體管N4 ；
[0007]所述一號(hào)晶體管Pl的漏極接入電源VDD ；
[0008]所述三號(hào)晶體管P3的漏極接入電源VDD ；
[0009]所述一號(hào)晶體管Pl的柵極同時(shí)與九號(hào)晶體管NI的柵極、三號(hào)晶體管P3的源極、四號(hào)晶體管P4的漏極、六號(hào)晶體管P6的柵極和八號(hào)晶體管P8的漏極連接；
[0010]八號(hào)晶體管P8的源極接入位線BL ；
[0011]八號(hào)晶體管P8的柵極接入字線WL ；
[0012]所述一號(hào)晶體管Pl的源極同時(shí)與七號(hào)晶體管P7的漏極、二號(hào)晶體管P2的漏極、五號(hào)晶體管P5的柵極、十一號(hào)晶體管N3的柵極和三號(hào)晶體管P3的柵極連接；
[0013]七號(hào)晶體管P7的源極接入位線BLN ；
[0014]七號(hào)晶體管P7的柵極接入字線WL ；
[0015]五號(hào)晶體管P5的漏極接入電源VDD ；
[0016]五號(hào)晶體管P5的源極同時(shí)與十號(hào)晶體管N2的柵極、四號(hào)晶體管P4的柵極、十一號(hào)晶體管N3的漏極和十二號(hào)晶體管N4的源極連接；[0017]六號(hào)晶體管P6的漏極接入電源VDD ；
[0018]六號(hào)晶體管P6的源極同時(shí)與十二號(hào)晶體管N4的柵極、二號(hào)晶體管P2的柵極、九號(hào)晶體管NI的漏極和十號(hào)晶體管N2的源極連接；
[0019]二號(hào)晶體管P2的源極與九號(hào)晶體管NI的源極連接；
[0020]四號(hào)晶體管P4的源極與十一號(hào)晶體管N3的源極連接；
[0021]十號(hào)晶體管N2的漏極同時(shí)與電源地和十二號(hào)晶體管N4的漏極連接。
[0022]該存儲(chǔ)器在存操作狀態(tài)下，字線WL為高電平，三號(hào)晶體管P3、五號(hào)晶體管P5、二號(hào)晶體管P2、九號(hào)晶體管NI和十號(hào)晶體管N2處于開(kāi)態(tài),一號(hào)晶體管P1、四號(hào)晶體管P4、六號(hào)晶體管P6、七號(hào)晶體管P7、八號(hào)晶體管P8、十一號(hào)晶體管N3和十二號(hào)晶體管N4處于關(guān)態(tài)。
[0023]該存儲(chǔ)器在讀操作狀態(tài)下，兩條位線BL和BLN預(yù)充電到VDD ;字線WL為低電平，四號(hào)晶體管P4的源極與三號(hào)晶體管P3的漏極之間的線路為節(jié)點(diǎn)Q，所述節(jié)點(diǎn)Q高電平；
[0024]一號(hào)晶體管Pl的源極與二號(hào)晶體管P2的漏極之間的線路為節(jié)點(diǎn)QN，所述節(jié)點(diǎn)QN通過(guò)七號(hào)晶體管P7、二號(hào)晶體管P2、九號(hào)晶體管NI和十號(hào)晶體管N2進(jìn)行放電，采用靈敏放大器根據(jù)兩條位線之間的電壓差將存儲(chǔ)器的狀態(tài)輸出，實(shí)現(xiàn)讀操作。
[0025]該存儲(chǔ)器在寫(xiě)操作狀態(tài)下，位線BL為低電平，位線BLN為高電平；
[0026]當(dāng)字線WL為低電平時(shí)，四號(hào)晶體管P4的源極與三號(hào)晶體管P3的漏極之間的線路為節(jié)點(diǎn)Q，所述節(jié)點(diǎn)Q為低電平；一號(hào)晶體管Pl的源極與二號(hào)晶體管P2的漏極之間的線路為節(jié)點(diǎn)QN，所述節(jié)點(diǎn)QN為高電平；
[0027]—號(hào)晶體管P1、六號(hào)晶體管P6、四號(hào)晶體管P4、七號(hào)晶體管P7、八號(hào)晶體管P8、十二號(hào)晶體管N4和十一號(hào)晶體管N3處于開(kāi)態(tài)；十號(hào)晶體管N2、九號(hào)晶體管N1、二號(hào)晶體管P2、三號(hào)晶體管P3和五號(hào)晶體管P5處于關(guān)態(tài)；
[0028]當(dāng)字線WL回到高電平時(shí)，九號(hào)晶體管NI的漏極和十號(hào)晶體管N2的源極之間的線路為節(jié)點(diǎn)so、十一號(hào)晶體管N3的漏極和十二號(hào)晶體管N4的源極之間線路為節(jié)點(diǎn)SI，節(jié)點(diǎn)Q、節(jié)點(diǎn)QN、節(jié)點(diǎn)SO和節(jié)點(diǎn)SI均處于穩(wěn)定狀態(tài)，實(shí)現(xiàn)讀操作。
[0029]本發(fā)明針對(duì)SEU效應(yīng)發(fā)生在存儲(chǔ)單元時(shí)的情況，基于SEU產(chǎn)生的物理機(jī)制以及合理的版圖拓?fù)浣Y(jié)構(gòu)，提供了一種新型的抗輻射存儲(chǔ)單元來(lái)對(duì)存儲(chǔ)單元進(jìn)行單節(jié)點(diǎn)和多節(jié)點(diǎn)翻轉(zhuǎn)抗輻射加固，從而可以有效地降低甚至消除SEU效應(yīng)在存儲(chǔ)器中的影響。本發(fā)明的面積和功耗消耗較低，如相比于傳統(tǒng)13T存儲(chǔ)單元，面積降低了 10%，功耗降低了 50%。
【專利附圖】

【附圖說(shuō)明】
[0030]圖1是【背景技術(shù)】中的6管SRAM電路圖；
[0031]圖2是【背景技術(shù)】中的6管SRAM電路發(fā)生SEU時(shí)的波形圖；
[0032]圖3是本發(fā)明的抗多節(jié)點(diǎn)翻轉(zhuǎn)存儲(chǔ)器；
[0033]圖4是【具體實(shí)施方式】一中存儲(chǔ)器的讀操作波形圖；
[0034]圖5是【具體實(shí)施方式】一中存儲(chǔ)器的寫(xiě)操作波形圖；
[0035]圖6是本發(fā)明在節(jié)點(diǎn)QN發(fā)生SEU時(shí)的仿真波形圖；圖中標(biāo)記61為節(jié)點(diǎn)Q處的電壓，標(biāo)記62為節(jié)點(diǎn)QN處的電壓，標(biāo)記63為節(jié)點(diǎn)SI處的電壓，標(biāo)記64為節(jié)點(diǎn)SO處的電壓；
[0036]圖7是本發(fā)明在節(jié)點(diǎn)SI發(fā)生SEU時(shí)的仿真波形圖；圖中標(biāo)記71為節(jié)點(diǎn)SO處的電壓，標(biāo)記72為節(jié)點(diǎn)Q處的電壓，標(biāo)記73為節(jié)點(diǎn)SI處的電壓，標(biāo)記74為節(jié)點(diǎn)QN處的電壓；[0037]圖8是本發(fā)明在節(jié)點(diǎn)SO發(fā)生SEU時(shí)的仿真波形圖；圖中標(biāo)記81為節(jié)點(diǎn)Q處的電壓，標(biāo)記82為節(jié)點(diǎn)SI處的電壓，標(biāo)記83為節(jié)點(diǎn)QN處的電壓，標(biāo)記84為節(jié)點(diǎn)SO處的電壓；
[0038]圖9是在節(jié)點(diǎn)SO-Sl發(fā)生SEU時(shí)的仿真波形圖；圖中標(biāo)記91為節(jié)點(diǎn)SO處的電壓，標(biāo)記92為節(jié)點(diǎn)QN處的電壓，標(biāo)記93為節(jié)點(diǎn)SO處的電壓，標(biāo)記94為節(jié)點(diǎn)SI處的電壓；
【具體實(shí)施方式】
[0039]【具體實(shí)施方式】一、結(jié)合圖3說(shuō)明本【具體實(shí)施方式】，抗多節(jié)點(diǎn)翻轉(zhuǎn)的存儲(chǔ)器，它包括八個(gè)PMOS晶體管和四個(gè)NMOS晶體管；
[0040]所述八個(gè)PMOS晶體管分別為一號(hào)晶體管P1、二號(hào)晶體管P2、三號(hào)晶體管P3、四號(hào)晶體管P4、五號(hào)晶體管P5、六號(hào)晶體管P6、七號(hào)晶體管P7和八號(hào)晶體管P8 ；
[0041]所述四個(gè)NMOS晶體管分別為九號(hào)晶體管N1、十號(hào)晶體管N2、i 號(hào)晶體管N3和十二號(hào)晶體管N4 ；
[0042]所述一號(hào)晶體管Pl的漏極接入電源VDD ；
[0043]所述三號(hào)晶體管P3的漏極接入電源VDD ；
[0044]所述一號(hào)晶體管Pl的柵極同時(shí)與九號(hào)晶體管NI的柵極、三號(hào)晶體管P3的源極、四號(hào)晶體管P4的漏極、六號(hào)晶體管P6的柵極和八號(hào)晶體管P8的漏極連接；
[0045]八號(hào)晶體管P8的源極接入位線BL ；
[0046]八號(hào)晶體管P8的柵極接入字線WL ；
[0047]所述一號(hào)晶體管Pl的源極同時(shí)與七號(hào)晶體管P7的漏極、二號(hào)晶體管P2的漏極、五號(hào)晶體管P5的柵極、十一號(hào)晶體管N3的柵極和三號(hào)晶體管P3的柵極連接；
[0048]七號(hào)晶體管P7的源極接入位線BLN ；
[0049]七號(hào)晶體管P7的柵極接入字線WL ；
[0050]五號(hào)晶體管P5的漏極接入電源VDD ；
[0051]五號(hào)晶體管P5的源極同時(shí)與十號(hào)晶體管N2的柵極、四號(hào)晶體管P4的柵極、十一號(hào)晶體管N3的漏極和十二號(hào)晶體管N4的源極連接；
[0052]六號(hào)晶體管P6的漏極接入電源VDD ；
[0053]六號(hào)晶體管P6的源極同時(shí)與十二號(hào)晶體管N4的柵極、二號(hào)晶體管P2的柵極、九號(hào)晶體管NI的漏極和十號(hào)晶體管N2的源極連接；
[0054]二號(hào)晶體管P2的源極與九號(hào)晶體管NI的源極連接；
[0055]四號(hào)晶體管P4的源極與十一號(hào)晶體管N3的源極連接；
[0056]十號(hào)晶體管N2的漏極同時(shí)與電源地和十二號(hào)晶體管N4的漏極連接。
[0057]該存儲(chǔ)器在存操作狀態(tài)下，字線WL為高電平，三號(hào)晶體管P3、五號(hào)晶體管P5、二號(hào)晶體管P2、九號(hào)晶體管NI和十號(hào)晶體管N2處于開(kāi)態(tài),一號(hào)晶體管P1、四號(hào)晶體管P4、六號(hào)晶體管P6、七號(hào)晶體管P7、八號(hào)晶體管P8、十一號(hào)晶體管N3和十二號(hào)晶體管N4處于關(guān)態(tài)。
[0058]該存儲(chǔ)器在讀操作狀態(tài)下，兩條位線BL和BLN預(yù)充電到VDD ;字線WL為低電平，四號(hào)晶體管P4的源極與三號(hào)晶體管P3的漏極之間的線路為節(jié)點(diǎn)Q，所述節(jié)點(diǎn)Q高電平；
[0059]一號(hào)晶體管Pl的源極與二號(hào)晶體管P2的漏極之間的線路為節(jié)點(diǎn)QN，所述節(jié)點(diǎn)QN通過(guò)七號(hào)晶體管P7、二號(hào)晶體管P2、九號(hào)晶體管NI和十號(hào)晶體管N2進(jìn)行放電，采用靈敏放大器根據(jù)兩條位線之間的電壓差將存儲(chǔ)器的狀態(tài)輸出，實(shí)現(xiàn)讀操作。[0060]該存儲(chǔ)器在寫(xiě)操作狀態(tài)下，位線BL為低電平，位線BLN為高電平；
[0061]當(dāng)字線WL為低電平時(shí)，四號(hào)晶體管P4的源極與三號(hào)晶體管P3的漏極之間的線路為節(jié)點(diǎn)Q，所述節(jié)點(diǎn)Q為低電平；一號(hào)晶體管Pl的源極與二號(hào)晶體管P2的漏極之間的線路為節(jié)點(diǎn)QN，所述節(jié)點(diǎn)QN為高電平；
[0062]—號(hào)晶體管P1、六號(hào)晶體管P6、四號(hào)晶體管P4、七號(hào)晶體管P7、八號(hào)晶體管P8、十二號(hào)晶體管N4和十一號(hào)晶體管N3處于開(kāi)態(tài)；十號(hào)晶體管N2、九號(hào)晶體管N1、二號(hào)晶體管P2、三號(hào)晶體管P3和五號(hào)晶體管P5處于關(guān)態(tài)；
[0063]當(dāng)字線WL回到高電平時(shí)，九號(hào)晶體管NI的漏極和十號(hào)晶體管N2的源極之間的線路為節(jié)點(diǎn)so、十一號(hào)晶體管N3的漏極和十二號(hào)晶體管N4的源極之間線路為節(jié)點(diǎn)SI，節(jié)點(diǎn)Q、節(jié)點(diǎn)QN、節(jié)點(diǎn)SO和節(jié)點(diǎn)SI均處于穩(wěn)定狀態(tài)，實(shí)現(xiàn)讀操作。
[0064]工作原理:本發(fā)明針對(duì)SEU效應(yīng)發(fā)生在存儲(chǔ)單元時(shí)的情況，基于SEU產(chǎn)生的物理機(jī)制以及合理的版圖拓?fù)浣Y(jié)構(gòu)，提供了一種新型的抗輻射存儲(chǔ)單元來(lái)對(duì)存儲(chǔ)單元進(jìn)行單節(jié)點(diǎn)和多節(jié)點(diǎn)翻轉(zhuǎn)抗輻射加固，從而可以有效地降低甚至消除SEU效應(yīng)在存儲(chǔ)器中的影響。它的面積和功耗消耗較低，對(duì)電路系統(tǒng)性能影響較小。由于存讀單元屬于鎖存器，因此本加固設(shè)計(jì)也是一個(gè)抗輻射鎖存器的加固設(shè)計(jì)。
[0065]使用TSMC65nm CMOS工藝，本發(fā)明設(shè)計(jì)的新型抗多節(jié)點(diǎn)翻轉(zhuǎn)的存儲(chǔ)器結(jié)構(gòu)如圖3所示。它有12個(gè)晶體管組成，其中PMOS晶體管有8個(gè)，分別是P1、P2、P3、P4、P5、P6、P7和P8 ；NM0S晶體管有4個(gè)，分別是N1、N2、N3和N4。PMOS晶體管P7和P8是存取晶體管，它們由字線WL來(lái)控制開(kāi)關(guān)操作；PM0S晶體管P1、P3、P5和P6組成了上拉網(wǎng)絡(luò)；同時(shí)，PMOS晶體管P2和P4同NMOS晶體管N1、N2、N3和N4構(gòu)成了下拉網(wǎng)絡(luò)。設(shè)計(jì)的抗多節(jié)點(diǎn)翻轉(zhuǎn)存儲(chǔ)器的輸出節(jié)點(diǎn)是Q節(jié)點(diǎn)和QN節(jié)點(diǎn)，其中Q節(jié)點(diǎn)通過(guò)PMOS存取晶體管P8與位線BL相連接，而QN節(jié)點(diǎn)通過(guò)PMOS存取晶體管P7與位線BLN相連接。在設(shè)計(jì)的存儲(chǔ)單元中，PMOS晶體管PU P2、P3、P4、P5和P6同NMOS晶體管N1、N2、N3和N4共同構(gòu)成了堆棧結(jié)構(gòu)(stackedstructure),來(lái)降低存儲(chǔ)單元的功耗。
[0066]假設(shè)存儲(chǔ)器此時(shí)的狀態(tài)如圖3所示，也就是說(shuō)，QN=O, Q=USO=O和Sl=I。
[0067]設(shè)計(jì)存儲(chǔ)器存操作:當(dāng)字線WL為高電平“I”的時(shí)候，晶體管P3、P5、P2、NI和N2處于開(kāi)態(tài)，剩下的晶體管都處于關(guān)態(tài)。此時(shí)，存儲(chǔ)器處于存操作狀態(tài)。
[0068]設(shè)計(jì)存儲(chǔ)器讀操作:首先，兩條位線BL和BLN被預(yù)充電到VDD。當(dāng)字線WL位低電平“O”的時(shí)候，節(jié)點(diǎn)Q保持它原來(lái)的“ I ”狀態(tài)。但是節(jié)點(diǎn)QN將會(huì)通過(guò)晶體管P7、P2、NI和N2進(jìn)行放電。然后，靈敏放大器根據(jù)兩條位線之間的電壓差將存儲(chǔ)器的狀態(tài)輸出，從而完成讀操作。圖4顯示了設(shè)計(jì)的存儲(chǔ)器的讀操作波形。
[0069]設(shè)計(jì)存儲(chǔ)器寫(xiě)操作:為了對(duì)存儲(chǔ)器進(jìn)行寫(xiě)操作，位線BL需要被下拉到低電平“0”，同時(shí)位線BLN需要被上拉到高電平“I”。當(dāng)字線WL位低電平“O”的時(shí)候，節(jié)點(diǎn)Q和節(jié)點(diǎn)QN被分別下拉到低電平“O”和上拉到高電平“I”。然后，晶體管PU P6、P4、N4和N3被打開(kāi)，處于開(kāi)態(tài)；同時(shí)晶體管N2、N1、P2、P3和P5被關(guān)閉，處于關(guān)態(tài)。最后，當(dāng)字線WL回到高電平“I”的時(shí)候，所有節(jié)點(diǎn)都處于穩(wěn)定狀態(tài)，從而設(shè)計(jì)的存儲(chǔ)器完成寫(xiě)操作。圖5顯示了設(shè)計(jì)的存儲(chǔ)器的寫(xiě)操作波形。
[0070]基于SEU產(chǎn)生機(jī)制，當(dāng)一個(gè)輻射粒子轟擊PMOS晶體管的時(shí)候，只能產(chǎn)生正的瞬態(tài)電壓脈沖；而轟擊NMOS晶體管的時(shí)候，只能產(chǎn)生負(fù)的瞬態(tài)電壓脈沖。因此，Q點(diǎn)不是敏感節(jié)點(diǎn)，由于它沒(méi)有與NMOS晶體管相連接?？紤]圖3給定的狀態(tài)，敏感節(jié)點(diǎn)是節(jié)點(diǎn)S0、S1和QN。在另一個(gè)存儲(chǔ)狀態(tài)，也就是QN=0、Q=USO=O和Sl=I狀態(tài)，敏感節(jié)點(diǎn)是節(jié)點(diǎn)S0、SI和Q。
[0071]在電荷共享引起的多節(jié)點(diǎn)翻轉(zhuǎn)現(xiàn)象中，多余兩個(gè)節(jié)點(diǎn)的電荷共享是不會(huì)引起存儲(chǔ)器狀態(tài)發(fā)生有效地改變，因此，本設(shè)計(jì)的抗多節(jié)點(diǎn)翻轉(zhuǎn)存儲(chǔ)器主要考慮對(duì)兩個(gè)敏感節(jié)點(diǎn)進(jìn)行抗輻射加固。
[0072]本發(fā)明的存儲(chǔ)器的抗輻射性能分析:
[0073]1、假設(shè)節(jié)點(diǎn)QN被翻轉(zhuǎn)到“I”狀態(tài)，它將關(guān)斷晶體管P3和P5，并且打開(kāi)晶體管N3。節(jié)點(diǎn)Q處于“I”狀態(tài)。由于電容效應(yīng)，節(jié)點(diǎn)SI仍然是“I狀態(tài)”。因此，晶體管N2處于開(kāi)態(tài)，從而保證節(jié)點(diǎn)SO保持它的開(kāi)始“O”狀態(tài)。結(jié)果，節(jié)點(diǎn)QN可以恢復(fù)到它的開(kāi)始“O”狀態(tài)。圖6顯示了在節(jié)點(diǎn)QN發(fā)生SEU時(shí)的仿真波形。
[0074]2、當(dāng)節(jié)點(diǎn)SI發(fā)生翻轉(zhuǎn)的時(shí)候，晶體管P4和N2將會(huì)分別被打開(kāi)和關(guān)閉。但是，由于節(jié)點(diǎn)QN保持它的“O”狀態(tài)，晶體管N3將會(huì)一直被關(guān)閉，而晶體管P5將會(huì)一直被開(kāi)啟。然后，節(jié)點(diǎn)SI被恢復(fù)到它原來(lái)的“I”狀態(tài)；圖7顯示了在節(jié)點(diǎn)SI發(fā)生SEU時(shí)的仿真波形。
[0075]3、當(dāng)節(jié)點(diǎn)SO發(fā)生翻轉(zhuǎn)的時(shí)候，晶體管P2被快速地關(guān)閉。結(jié)果，節(jié)點(diǎn)QN保持原始的“O”狀態(tài)，從而保證晶體管P5處于開(kāi)態(tài)。結(jié)果，晶體管N2將處于開(kāi)態(tài)，從而節(jié)點(diǎn)SO被恢復(fù)。圖8顯示了在節(jié)點(diǎn)SO發(fā)生SEU時(shí)的仿真波形。
[0076]4、由于電荷共享效應(yīng)的影響，節(jié)點(diǎn)SO和SI有可能被影響。此時(shí)，晶體管P4和N4被打開(kāi)，晶體管P2和N2被關(guān)閉。但是，由于晶體管N3和P2處于關(guān)閉的狀態(tài)，節(jié)點(diǎn)Q和QN仍然保持它們各自的開(kāi)始狀態(tài)。因此，晶體管P5將處于開(kāi)態(tài)，它能夠?qū)⒁呀?jīng)翻轉(zhuǎn)的SO和SI節(jié)點(diǎn)恢復(fù)到它們各自原來(lái)的狀態(tài)。對(duì)應(yīng)的，如果設(shè)計(jì)的存儲(chǔ)器處于另外一個(gè)狀態(tài)，也就是QN=U Q=O, SO=I和Sl=O狀態(tài)，在節(jié)點(diǎn)SO和SI處發(fā)生的多節(jié)點(diǎn)發(fā)轉(zhuǎn)也會(huì)被恢復(fù)。因此，節(jié)點(diǎn)SO和SI是兩個(gè)固定的可從多節(jié)點(diǎn)翻轉(zhuǎn)中恢復(fù)的節(jié)點(diǎn)，并且這兩個(gè)節(jié)點(diǎn)與存儲(chǔ)器存儲(chǔ)的值無(wú)關(guān)。圖9顯示了在節(jié)點(diǎn)SO-Sl發(fā)生SEU時(shí)的仿真波形。
[0077]5、當(dāng)節(jié)點(diǎn)SO-QN或者S1-QN發(fā)生多節(jié)點(diǎn)翻轉(zhuǎn)的時(shí)候，QN節(jié)點(diǎn)將會(huì)關(guān)閉晶體管P5和開(kāi)啟晶體管N3。同時(shí)，晶體管P4和N4也被打開(kāi)，從而將節(jié)點(diǎn)Q下拉到“O”狀態(tài)。結(jié)果，存儲(chǔ)的狀態(tài)發(fā)生翻轉(zhuǎn)。
[0078]從以上的分析來(lái)看，當(dāng)單個(gè)敏感節(jié)點(diǎn)或者節(jié)點(diǎn)SO-Sl發(fā)生翻轉(zhuǎn)的時(shí)候,存儲(chǔ)器總會(huì)有一個(gè)或者兩個(gè)節(jié)點(diǎn)不受影響，從而可以將發(fā)生翻轉(zhuǎn)的節(jié)點(diǎn)恢復(fù)到原有的狀態(tài)來(lái)避免存儲(chǔ)器發(fā)生翻轉(zhuǎn)現(xiàn)象。最差情況是當(dāng)節(jié)點(diǎn)SO-QN或Sl-QN發(fā)生多節(jié)點(diǎn)翻轉(zhuǎn)的時(shí)候，設(shè)計(jì)的存儲(chǔ)器將不能把翻轉(zhuǎn)的節(jié)點(diǎn)恢復(fù)到原始狀態(tài)，從而導(dǎo)致存儲(chǔ)器被翻轉(zhuǎn)。因此，為了最小化節(jié)點(diǎn)SO-QN或Sl-QN發(fā)生多節(jié)點(diǎn)翻轉(zhuǎn)的可能性，需要在版圖設(shè)計(jì)中合理的考慮版圖拓?fù)浣Y(jié)構(gòu)。因此，在版圖繪制的時(shí)候，可以將節(jié)點(diǎn)QN與節(jié)點(diǎn)SO-Sl在版圖的物理距離上繪制的比較遠(yuǎn)。
[0079]在兩個(gè)PMOS晶體管之間發(fā)生電荷共享的有效距離是1.62 μ m，而在一個(gè)PMOS晶體管和NMOS晶體管之間發(fā)生電荷共享的有效距離僅僅是0.6 μ m。由于N阱能夠有效地抑制電荷共享，因此，在繪制的版圖中，我們將節(jié)點(diǎn)QN和節(jié)點(diǎn)SO繪制在兩個(gè)不同的N阱中。通過(guò)這樣一個(gè)合理的版圖拓?fù)浣Y(jié)構(gòu)，使得節(jié)點(diǎn)QN與節(jié)點(diǎn)SO或SI的距離遠(yuǎn)遠(yuǎn)大于1.62 μ m或
0.6 μ m0
[0080]因此，可以認(rèn)為在節(jié)點(diǎn)QN和節(jié)點(diǎn)SO或者節(jié)點(diǎn)QN和節(jié)點(diǎn)SI之間發(fā)生電荷共享的可能性是不存在的。由于節(jié)點(diǎn)SO和節(jié)點(diǎn)SI之間的距離為0.45 μ m (小于0.6 μ m)，所以在這兩個(gè)節(jié)點(diǎn)將有可能發(fā)生電荷共享。但是，根據(jù)以上的分析以及圖8的仿真波形，在節(jié)點(diǎn)SO和節(jié)點(diǎn)SI發(fā)生的多節(jié)點(diǎn)翻轉(zhuǎn)是可以被恢復(fù)的。因此，構(gòu)造的抗多節(jié)點(diǎn)翻轉(zhuǎn)的存儲(chǔ)器能夠有效的對(duì)單節(jié)點(diǎn)翻轉(zhuǎn)和多節(jié)點(diǎn)翻轉(zhuǎn)進(jìn)行容錯(cuò)保護(hù)，從而提高系統(tǒng)的可靠性。
【權(quán)利要求】
1.抗多節(jié)點(diǎn)翻轉(zhuǎn)的存儲(chǔ)器，其特征是:它包括八個(gè)PMOS晶體管和四個(gè)NMOS晶體管； 所述八個(gè)PMOS晶體管分別為一號(hào)晶體管(P1)、二號(hào)晶體管(P2)、三號(hào)晶體管(P3)、四號(hào)晶體管(P4)、五號(hào)晶體管(P5)、六號(hào)晶體管(P6)、七號(hào)晶體管(P7)和八號(hào)晶體管(P8); 所述四個(gè)NMOS晶體管分別為九號(hào)晶體管(NI)、十號(hào)晶體管(N2)、十一號(hào)晶體管(N3)和十二號(hào)晶體管(N4)； 所述一號(hào)晶體管(Pl)的漏極接入電源VDD ； 所述三號(hào)晶體管(P3)的漏極接入電源VDD ； 所述一號(hào)晶體管(Pl)的柵極同時(shí)與九號(hào)晶體管(NI)的柵極、三號(hào)晶體管(P3)的源極、四號(hào)晶體管(P4)的漏極、六號(hào)晶體管(P6)的柵極和八號(hào)晶體管(P8)的漏極連接； 八號(hào)晶體管(P8)的源極接入位線BL ； 八號(hào)晶體管(P8)的柵極接入字線WL ； 所述一號(hào)晶體管(Pl)的源極同時(shí)與七號(hào)晶體管(P7)的漏極、二號(hào)晶體管(P2)的漏極、五號(hào)晶體管(P5)的柵極、十一號(hào)晶體管(N3)的柵極和三號(hào)晶體管(P3)的柵極連接； 七號(hào)晶體管(P7)的源極接入位線BLN ； 七號(hào)晶體管(P7)的柵極接入字線WL ； 五號(hào)晶體管(P5)的漏`極接入電源VDD ； 五號(hào)晶體管(P5)的源極同時(shí)與十號(hào)晶體管(N2)的柵極、四號(hào)晶體管(P4)的柵極、十一號(hào)晶體管(N3)的漏極和十二號(hào)晶體管(N4)的源極連接； 六號(hào)晶體管(P6)的漏極接入電源VDD ； 六號(hào)晶體管(P6)的源極同時(shí)與十二號(hào)晶體管(N4)的柵極、二號(hào)晶體管(P2)的柵極、九號(hào)晶體管(NI)的漏極和十號(hào)晶體管(N2)的源極連接； 二號(hào)晶體管(P2)的源極與九號(hào)晶體管(NI)的源極連接； 四號(hào)晶體管(P4)的源極與十一號(hào)晶體管(N3)的源極連接； 十號(hào)晶體管(N2)的漏極同時(shí)與電源地和十二號(hào)晶體管(N4)的漏極連接。
2.根據(jù)權(quán)利要求1所述的抗多節(jié)點(diǎn)翻轉(zhuǎn)的存儲(chǔ)器，其特征在于該存儲(chǔ)器在存操作狀態(tài)下，字線WL為高電平，三號(hào)晶體管(P3)、五號(hào)晶體管(P5)、二號(hào)晶體管(P2)、九號(hào)晶體管(NI)和十號(hào)晶體管(N2)處于開(kāi)態(tài)，一號(hào)晶體管(P1)、四號(hào)晶體管(P4)、六號(hào)晶體管(P6)、七號(hào)晶體管(P7)、八號(hào)晶體管(P8)、十一號(hào)晶體管(N3)和十二號(hào)晶體管(N4)處于關(guān)態(tài)。
3.根據(jù)權(quán)利要求1所述的抗多節(jié)點(diǎn)翻轉(zhuǎn)的存儲(chǔ)器，其特征在于該存儲(chǔ)器在讀操作狀態(tài)下，兩條位線BL和BLN預(yù)充電到VDD ;字線WL為低電平，四號(hào)晶體管(P4)的源極與三號(hào)晶體管(P3)的漏極之間的線路為節(jié)點(diǎn)Q，所述節(jié)點(diǎn)Q為高電平； 一號(hào)晶體管(Pl)的源極與二號(hào)晶體管(P2)的漏極之間的線路為節(jié)點(diǎn)QN，所述節(jié)點(diǎn)QN通過(guò)七號(hào)晶體管(P7)、二號(hào)晶體管(P2)、九號(hào)晶體管(NI)和十號(hào)晶體管(N2)進(jìn)行放電，采用靈敏放大器根據(jù)兩條位線之間的電壓差將存儲(chǔ)器的狀態(tài)輸出，實(shí)現(xiàn)讀操作。
4.根據(jù)權(quán)利要求1所述的抗多節(jié)點(diǎn)翻轉(zhuǎn)的存儲(chǔ)器，其特征在于該存儲(chǔ)器在寫(xiě)操作狀態(tài)下，位線BL為低電平，位線BLN為高電平； 當(dāng)字線WL為低電平時(shí)，四號(hào)晶體管(P4)的源極與三號(hào)晶體管(P3)的漏極之間的線路為節(jié)點(diǎn)Q，所述節(jié)點(diǎn)Q為低電平；一號(hào)晶體管(Pl)的源極與二號(hào)晶體管(P2)的漏極之間的線路為節(jié)點(diǎn)QN，所述節(jié)點(diǎn)QN為高電平；一號(hào)晶體管(P1)、六號(hào)晶體管(P6)、四號(hào)晶體管(P4)、七號(hào)晶體管(P7)、八號(hào)晶體管(P8)、十二號(hào)晶體管(N4)和十一號(hào)晶體管(N3)處于開(kāi)態(tài)；十號(hào)晶體管(N2)、九號(hào)晶體管(NI)、二號(hào)晶體管(P2)、三號(hào)晶體管(P3)和五號(hào)晶體管(P5)處于關(guān)態(tài)； 當(dāng)字線WL回到高電平時(shí)，九號(hào)晶體管(NI)的漏極和十號(hào)晶體管(N2)的源極之間的線路為節(jié)點(diǎn)SO、十一號(hào)晶體管(N3)的漏極和十二號(hào)晶體管(N4)的源極之間線路為節(jié)點(diǎn)SI，節(jié)點(diǎn)Q、節(jié)點(diǎn)QN、節(jié)點(diǎn)SO和節(jié)點(diǎn)SI均處 于穩(wěn)定狀態(tài)，實(shí)現(xiàn)讀操作。
【文檔編號(hào)】G11C11/413GK103778954SQ201410062259
【公開(kāi)日】2014年5月7日 申請(qǐng)日期:2014年2月24日 優(yōu)先權(quán)日:2014年2月24日
【發(fā)明者】肖立伊, 郭靖, 趙強(qiáng), 楊靜 申請(qǐng)人:哈爾濱工業(yè)大學(xué)