專利名稱：包括用于處理多命令描述符塊以便利用并發(fā)性的主機(jī)接口的閃存裝置的制作方法
技術(shù)領(lǐng)域：
背景技術(shù)：
閃存裝置可被用作計(jì)算機(jī)系統(tǒng)(例如，臺(tái)式機(jī)、筆記本計(jì)算機(jī)、便攜式計(jì)算機(jī)等)或消費(fèi)裝置(例如，音樂(lè)播放器、手機(jī)、相機(jī)等)或其他合適應(yīng)用的海量存儲(chǔ)器。閃存裝置可包括一個(gè)或更多個(gè)閃存(例如，NAND，N0R等)和存取每個(gè)閃存的閃存控制器。每個(gè)閃存耦合到1/0(輸入/輸出)總線以及大量的接ロ控制線。當(dāng)發(fā)出程序命令或擦除命令到存儲(chǔ)器裝置吋，閃存控制器通過(guò)I/O總線傳遞地址和命令數(shù)據(jù)(以及用于程序操作的寫數(shù)據(jù))。當(dāng)發(fā)出讀命令吋，閃存控制器經(jīng)I/O總線傳輸?shù)刂泛兔顢?shù)據(jù)并經(jīng)/0總線接收讀數(shù)據(jù)。圖IA示出根據(jù)合適的通信協(xié)議和主機(jī)4通信的現(xiàn)有技術(shù)閃存裝置2。閃存控制器
6包括為讀/寫命令緩存數(shù)據(jù)的緩存器8，以及為各種算法執(zhí)行控制程序的微處理器10，算法比如是邏輯塊地址(LBA)到物理塊地址(PBA)的映射，損耗均衡(wear leveling)，錯(cuò)誤糾正碼(ECC)等。閃存控制器6還包括和一個(gè)或更多個(gè)閃存14接ロ的接ロ電路12。接ロ電路12結(jié)合執(zhí)行由微處理器10發(fā)起的讀/寫命令，生成合適的控制信號(hào)16并接收來(lái)自閃存14的狀態(tài)信息18。接ロ電路12還經(jīng)I/O總線20傳輸和接收數(shù)據(jù)，包括存儲(chǔ)在緩存器8中的讀/寫數(shù)據(jù)或微處理器10生成并傳輸給和閃存14集成在一起的控制器22的命令數(shù)據(jù)。閃存14包括存儲(chǔ)器單元陣列24，其可在被稱為頁(yè)的存儲(chǔ)器段中存取。在寫操作過(guò)程中，經(jīng)I/O總線20從緩存器8接收的寫數(shù)據(jù)首先存儲(chǔ)在數(shù)據(jù)寄存器26中。然后控制器22將寫數(shù)據(jù)從數(shù)據(jù)寄存器26傳輸?shù)酱鎯?chǔ)器陣列24中的目標(biāo)頁(yè)。在讀操作中，存儲(chǔ)器陣列24中的頁(yè)被讀入到數(shù)據(jù)寄存器26中，然后經(jīng)I/O總線20傳輸?shù)狡湓诰彺嫫?中存儲(chǔ)的位置。存在存取時(shí)間，其與寫操作過(guò)程中將存儲(chǔ)在數(shù)據(jù)寄存器26中的寫數(shù)據(jù)編程到存儲(chǔ)器陣列24中目標(biāo)頁(yè)以及讀操作過(guò)程中，將來(lái)自存儲(chǔ)器陣列24中目標(biāo)頁(yè)的數(shù)據(jù)讀取到數(shù)據(jù)寄存器26中有夫。通常返回忙狀態(tài)到閃存控制器6，直到閃存14完成對(duì)存儲(chǔ)器陣列24的存取。正如下面更詳細(xì)的描述，閃存裝置2可包括被并發(fā)編程(例如，并發(fā)的寫或讀操作)的多個(gè)閃存，因而重疊閃存的存取時(shí)間并增加閃存裝置的呑吐量。圖IB示出現(xiàn)有技術(shù)閃存裝置28，其包含用于實(shí)施標(biāo)準(zhǔn)通信協(xié)議(例如，多媒體卡(MMC)，通用串行總線(USB)，通用閃存器(UFS)等)和主機(jī)4通信的主機(jī)接ロ 30。閃存裝置28還包括多個(gè)閃存H1-H3，其中每個(gè)閃存Hi包含Dl和D2兩個(gè)裝置，并且每個(gè)裝置都包括存儲(chǔ)器陣列24和相應(yīng)的數(shù)據(jù)寄存器26。閃存控制器6包含獨(dú)立的通道32r323 (每個(gè)通道都包括控制16、狀態(tài)18以及I/O總線20，如圖IA所示)，用于和相應(yīng)的閃存H1-H3通信。該配置通過(guò)采用多個(gè)裝置和多個(gè)通道使得閃存控制器6能執(zhí)行并發(fā)操作來(lái)增加吞吐量。例如，閃存控制器6可通過(guò)寫數(shù)據(jù)到第一閃存H1的裝置Dl和D2中的數(shù)據(jù)寄存器執(zhí)行寫操作，然后命令第一閃存H1將數(shù)據(jù)寄存器編程為每個(gè)裝置的目標(biāo)頁(yè)。在第一閃存H1的存取時(shí)間期間，閃存控制器6可將更多數(shù)據(jù)寫到第二閃存142的裝置Dl和D2中的數(shù)據(jù)寄存器，然后命令第二閃存142將數(shù)據(jù)寄存器編程為每個(gè)裝置的目標(biāo)頁(yè)。通過(guò)寫數(shù)據(jù)到第三閃存143，還有更多的數(shù)據(jù)可被處理，以便所有三個(gè)閃存的存取時(shí)間由于其并發(fā)處理其各自的數(shù)據(jù)而交疊。通過(guò)命令多個(gè)閃存從其各自的裝置并發(fā)讀取數(shù)據(jù)，可為讀操作實(shí)現(xiàn)類似的性能增強(qiáng)
發(fā)明內(nèi)容


圖IA示出包含用于存取閃存的閃存控制器的現(xiàn)有技術(shù)閃存裝置。圖IB示出包含用于實(shí)施常規(guī)通信協(xié)議(例如，多媒體卡(MMC)，通用串行總線(USB)，通用閃存器(UFS)等)的主機(jī)接ロ的現(xiàn)有技術(shù)閃存裝置。
圖2A示出根據(jù)本發(fā)明實(shí)施例的閃存裝置，其包含可操作用于接收多命令描述符塊的主機(jī)接ロ，該多命令描述符塊包含識(shí)別主機(jī)正在準(zhǔn)備請(qǐng)求的多個(gè)存取命令的標(biāo)識(shí)符。圖2B是根據(jù)本發(fā)明實(shí)施例的流程圖，其中存取命令被分組且然后通過(guò)并發(fā)存取至少第一和第二閃存而被并發(fā)執(zhí)行。圖2C示出根據(jù)本發(fā)明實(shí)施例的多命令描述符塊的例子。圖2D示出并發(fā)存取第一和第二閃存的實(shí)施例，其中至少部分存取時(shí)間重疊。圖3是根據(jù)本發(fā)明實(shí)施例的流程圖，其中多命令描述符塊識(shí)別多個(gè)寫命令。圖4是根據(jù)本發(fā)明實(shí)施例的流程圖，其中多命令描述符塊識(shí)別多個(gè)讀命令。
具體實(shí)施例方式圖2A示出包括多個(gè)閃存36^363的閃存裝置34，所述多個(gè)閃存36^303包括第一閃存36i和第二閃存362。閃存控制器38經(jīng)第一通道40i存取第一閃存36i并經(jīng)第二通道402存取第二閃存362。主機(jī)接ロ 42執(zhí)行圖2B的流程圖中所示的操作，其中多命令描述符塊是從主機(jī)4接收的(步驟46)。多命令描述符塊包含識(shí)別主機(jī)正在準(zhǔn)備請(qǐng)求的多個(gè)存取命令的標(biāo)識(shí)符(圖2C)。選擇第一組存取命令用于并發(fā)執(zhí)行，且選擇第二組存取命令用于并發(fā)執(zhí)行(步驟48)。通過(guò)并發(fā)存取至少第一和第二閃存，第一組存取命令被從主機(jī)接收并且并發(fā)執(zhí)行(步驟50)。通過(guò)并發(fā)存取至少第一和第二閃存，第二組存取命令被從主機(jī)接收，并且并發(fā)執(zhí)行(步驟52)。本發(fā)明的實(shí)施例中可采用任何合適的閃存36，比如任何合適的非易失性電可擦除和可編程半導(dǎo)體存儲(chǔ)器。市場(chǎng)上找到的典型閃存包括NAND型和NOR型存儲(chǔ)器；然而本發(fā)明的各方面也適用于現(xiàn)在及未來(lái)可用的任何類型的存儲(chǔ)器。圖2C中總體示出多命令描述符塊，但在實(shí)踐中其可能包括任何合適的格式，該格式包括支持任何合適通信協(xié)議的附加字段。在一個(gè)實(shí)施例，多命令描述符塊可作為通信協(xié)議的新命令實(shí)施或合并在通信協(xié)議的現(xiàn)有命令中(即成為現(xiàn)有命令的有效載荷)。在ー個(gè)實(shí)施例中，存取命令可包括寫命令、讀命令或擦除命令。閃存裝置的用戶可以發(fā)出擦除命令，從而物理擦除存儲(chǔ)在一個(gè)或更多個(gè)閃存中的數(shù)據(jù)。在一個(gè)實(shí)施例中，多命令描述符塊可包括不同命令的混合，這些命令包括寫和讀命令。但是，在允許寫和讀命令在同一描述符塊內(nèi)的實(shí)施例中，存取命令必須以正確的順序執(zhí)行，從而確保數(shù)據(jù)的一致性(即，在存取同一地址時(shí)確保在讀命令之前執(zhí)行寫命令)。在另ー實(shí)施例中，多命令描述符塊可以包括寫和擦除命令，或讀和擦除命令，但不同時(shí)包括寫和讀命令，以便通過(guò)避免數(shù)據(jù)一致性問(wèn)題而簡(jiǎn)化實(shí)施。在一個(gè)實(shí)施例中，與閃存36i-363通信的通道4(^-403可分開實(shí)施，其具有由閃存控制器38并發(fā)編程的能力。該實(shí)施例在圖2D中圖解說(shuō)明，其中閃存控制器38可對(duì)兩個(gè)或兩個(gè)以上的通道并發(fā)(或同吋)發(fā)出存取命令，以便命令時(shí)間重疊。在可替換實(shí)施例中，通道
可被復(fù)用，以便閃存控制器38串行發(fā)出存取命令到每個(gè)目標(biāo)閃存。在該實(shí)施例中，命令時(shí)間不重疊，如圖2D中圖解說(shuō)明的。然而，在這兩個(gè)實(shí)施例中，閃存的存取時(shí)間(將數(shù)據(jù)寫入到存儲(chǔ)器陣列或從存儲(chǔ)器陣列讀取數(shù)據(jù)或擦除存儲(chǔ)器陣列所需的時(shí)間)至少部分重疊，因此閃存至少在部分存取時(shí)間被并發(fā)存取。
圖2C中實(shí)施例的多命令描述符塊通過(guò)延遲執(zhí)行從主機(jī)接收的存取命令有助于提高性能。也就是說(shuō)，主機(jī)接ロ 42評(píng)估多命令描述符塊中的存取命令，從而確定如何以利用閃存的并發(fā)存取的順序執(zhí)行命令。例如，當(dāng)多命令描述符塊識(shí)別多個(gè)讀命令時(shí)，讀命令可被分組，然后被執(zhí)行，以便可以從閃存36i-363中的兩個(gè)或更多并發(fā)讀取數(shù)據(jù)。對(duì)于寫命令，為幾個(gè)寫命令緩存寫數(shù)據(jù)，直到接收到足夠的數(shù)據(jù)來(lái)允許并發(fā)寫入閃存36i-363中的兩個(gè)或更多個(gè)。擦除命令也可和讀或?qū)懨罱诲e(cuò)，以便擦除存儲(chǔ)在第一閃存中的數(shù)據(jù)和從第二閃存讀數(shù)據(jù)/寫數(shù)據(jù)到其中。圖3是根據(jù)本發(fā)明實(shí)施例的流程圖，其中包含多個(gè)寫命令的多命令描述符塊是從主機(jī)接收的(步驟54)。寫命令被評(píng)估并分組，以便通過(guò)以能實(shí)現(xiàn)并發(fā)寫入到至少兩個(gè)閃存的順序執(zhí)行寫命令而提高呑吐量(步驟56)。在將上述寫命令分組后，通知主機(jī)發(fā)送下一個(gè)命令(第一寫命令(步驟58))，其可被實(shí)施為傳輸給主機(jī)的閃存裝置完成處理多命令描述符塊的確認(rèn)。接收針對(duì)寫命令的寫數(shù)據(jù)，并將其緩沖存在存儲(chǔ)器中(步驟60)。然后以下面的方式重復(fù)這個(gè)過(guò)程，即通知主機(jī)發(fā)送下ー個(gè)命令(步驟58)，寫數(shù)據(jù)被緩沖存入存儲(chǔ)器(步驟60)，直到緩沖存入足夠的數(shù)據(jù)足以能夠并發(fā)寫數(shù)據(jù)(步驟62)。在圖3的實(shí)施例中，寫操作被延遲，直到接收到對(duì)應(yīng)于步驟56中識(shí)別的組的足夠?qū)懨?。在其他?shí)施例中，寫操作可以在接收到ー組的所有寫命令前開始執(zhí)行。一旦緩存足夠的寫數(shù)據(jù)，閃存中的至少兩個(gè)被編程從而寫入數(shù)據(jù)到對(duì)應(yīng)存儲(chǔ)器陣列(步驟64)，如圖2D中圖解說(shuō)明的。在圖3的實(shí)施例中，與存取(寫入)閃存中的存儲(chǔ)器陣列并發(fā)發(fā)生的是，針對(duì)后續(xù)寫命令的寫數(shù)據(jù)被從主機(jī)轉(zhuǎn)移。也就是說(shuō)，步驟58和步驟60與步驟64并發(fā)執(zhí)行(直到在步驟66寫緩存器滿)。如果在步驟66中寫緩存器滿，則暫停從主機(jī)接收寫數(shù)據(jù)的過(guò)程，直到在步驟64中，緩存的寫數(shù)據(jù)被寫入到閃存中(因而釋放寫緩存器中的空間)。這個(gè)實(shí)施例通過(guò)重疊從主機(jī)接收寫數(shù)據(jù)和將數(shù)據(jù)并發(fā)寫到閃存而提升性能(增加吞吐量)。當(dāng)完成對(duì)閃存的當(dāng)前寫操作時(shí)(步驟68)，這個(gè)過(guò)程從步驟64開始重復(fù)執(zhí)行，直到寫緩存器是空的(步驟70)，并且這個(gè)過(guò)程從步驟58開始重復(fù)執(zhí)行，直到所有寫命令被處理(步驟71)。在完成針對(duì)最后的寫命令的寫操作后，閃存裝置通知主機(jī)關(guān)于在多命令描述符塊中接收的所有寫命令的狀態(tài)(以及可能已經(jīng)包含在多命令描述符塊中的任何擦除命令的狀態(tài))(步驟72)。圖4是根據(jù)本發(fā)明實(shí)施例的流程圖，其中包含多個(gè)讀命令的多命令描述符塊是從主機(jī)接收的(步驟74)。這些讀命令被評(píng)估并分組，以便通過(guò)以能實(shí)現(xiàn)從至少兩個(gè)閃存并發(fā)讀取的順序執(zhí)行讀命令而提高呑吐量(步驟76)。然后，至少兩個(gè)閃存被編程從而從其存儲(chǔ)器陣列并發(fā)讀取數(shù)據(jù)(步驟78)，其中讀取的數(shù)據(jù)緩存在讀緩存器中。當(dāng)完成當(dāng)前的讀操作時(shí)(步驟80)，這個(gè)過(guò)程從步驟78開始重復(fù)執(zhí)行，直到所有讀命令都已被執(zhí)行(步驟82)。如果在步驟88讀緩存器變滿，則從閃存讀取數(shù)據(jù)的過(guò)程可被暫停。一旦足夠讀數(shù)據(jù)已經(jīng)緩存在讀緩存器中，則通知主機(jī)傳輸下一個(gè)存取命令(第一讀命令(步驟84))，其可作為傳輸給主機(jī)的閃存裝置完成處理多命令描述符塊的確認(rèn)。當(dāng)從主機(jī)接收到讀命令時(shí)，相應(yīng)的讀取數(shù)據(jù)被從讀緩存器傳輸給主機(jī)(步驟86)。在圖4的實(shí)施例中，從閃存讀取數(shù)據(jù)和將讀數(shù)據(jù)傳輸給主機(jī)的步驟并發(fā)執(zhí)行。也就是說(shuō)，步驟84和步驟86與步驟78并發(fā)執(zhí)行(直到在步驟88讀緩存器已滿)。如果在步驟88讀緩存器是滿的，則從閃存讀取數(shù)據(jù)的過(guò)程暫停，直到在步驟86緩存的讀數(shù)據(jù)被傳輸給主機(jī)(從而釋放讀緩存器中的空間)。該實(shí)施例通過(guò)重疊傳輸讀數(shù)據(jù)給主機(jī)以及并發(fā)讀取來(lái)自閃存的數(shù)據(jù)，提升了性能(増加了呑吐量)。重復(fù)步驟84和步驟86，直到在步驟90讀緩存器是空的，其中流程圖從步驟80開始重復(fù)，直到在步驟92最后的讀命令已經(jīng)被處理。閃存裝置中的控制電路(例如，圖2A的主機(jī)接ロ 42和/或閃存控制器38)可包括用于實(shí)施本文的流程圖的任何合適電路，比如ー個(gè)或更多個(gè)集成電路。在一個(gè)實(shí)施例中， 控制電路可包括ー個(gè)或更多個(gè)微處理器，以便執(zhí)行控制程序的代碼段。在其他實(shí)施例中，控制電路可包括專用集成電路(ASIC)中的狀態(tài)機(jī)電路。
權(quán)利要求
1.一種閃存裝置，其包括 多個(gè)閃存，所述多個(gè)閃存包括第一閃存和第二閃存； 閃存控制器，用于通過(guò)第一通道存取所述第一閃存以及通過(guò)第二通道存取所述第二閃存；以及 主機(jī)接ロ，其可操作用干 從主機(jī)接收多命令描述符塊，其中所述多命令描述符塊包括識(shí)別所述主機(jī)正在準(zhǔn)備請(qǐng)求的多個(gè)存取命令的標(biāo)識(shí)符； 選擇第一組存取命令以并發(fā)執(zhí)行，及選擇第二組存取命令以并發(fā)執(zhí)行； 從所述主機(jī)接收所述第一組存取命令； 通過(guò)并發(fā)存取至少所述第一和第二閃存，并發(fā)執(zhí)行所述第一組存取命令；· 從所述主機(jī)接收所述第二組存取命令；以及 通過(guò)并發(fā)存取至少所述第一和第二閃存，并發(fā)執(zhí)行所述第二組存取命令。
2.如權(quán)利要求I所述的閃存裝置，其中 所述第一組存取命令包括第一組寫命令；以及 所述第二組存取命令包括第二組寫命令。
3.如權(quán)利要求2所述的閃存裝置，其中所述主機(jī)接ロ進(jìn)ー步可操作用于 從所述主機(jī)接收所述第一組寫命令，其包括第一寫數(shù)據(jù)；以及 在接收所述第一組寫命令和所述第一寫數(shù)據(jù)后，并發(fā)地將所述第一寫數(shù)據(jù)寫入到至少所述第一和第二閃存中。
4.如權(quán)利要求3所述的閃存裝置，其中所述主機(jī)接ロ進(jìn)ー步可操作用于從所述主機(jī)接收包括第二寫數(shù)據(jù)的所述第二組寫命令，并且并發(fā)地將所述第一寫數(shù)據(jù)寫入到至少所述第一和第二閃存中。
5.如權(quán)利要求4所述的閃存裝置，其中在將所述第一寫數(shù)據(jù)并發(fā)寫入到至少所述第一和第二閃存后，所述主機(jī)接ロ進(jìn)ー步可操作用于將所述第二寫數(shù)據(jù)并發(fā)寫入到至少所述第一和第二閃存中。
6.如權(quán)利要求5所述的閃存裝置，其中在將所述第二寫數(shù)據(jù)并發(fā)寫入到至少所述第一和第二閃存后，所述主機(jī)接ロ進(jìn)ー步可操作用于通知所述主機(jī)被所述多命令描述符塊識(shí)別的存取命令的執(zhí)行狀態(tài)。
7.如權(quán)利要求I所述的閃存裝置，其中 所述第一組存取命令包含第一組讀命令；以及 所述第二組存取命令包含第二組讀命令。
8.如權(quán)利要求7所述的閃存裝置，其中所述主機(jī)接ロ進(jìn)ー步可操作用于 從至少所述第一和第二閃存并發(fā)讀取第一數(shù)據(jù)，其中所述第一數(shù)據(jù)對(duì)應(yīng)所述第一組讀命令； 從所述主機(jī)接收所述第一組讀命令；以及 將所述第一數(shù)據(jù)傳輸?shù)剿鲋鳈C(jī)。
9.如權(quán)利要求8所述的閃存裝置，其中所述主機(jī)接ロ進(jìn)ー步可操作用于從所述主機(jī)接收所述第一組讀命令，并且并發(fā)地從至少所述第一和第二閃存讀取所述第一數(shù)據(jù)。
10.如權(quán)利要求9所述的閃存裝置，其中在從至少所述第一和第二閃存并發(fā)讀取所述第一數(shù)據(jù)后，所述主機(jī)接ロ進(jìn)ー步可操作用于從至少所述第一和第二閃存并發(fā)讀取第二數(shù)據(jù)；以及所述第二數(shù)據(jù)對(duì)應(yīng)于所述第二組讀命令。
11.如權(quán)利要求I所述的閃存裝置，其中 所述第一組存取命令包括至少ー個(gè)寫命令；以及 所述第二組存取命令包括至少ー個(gè)擦除命令。
12.如權(quán)利要求I所述的閃存裝置，其中 所述第一組存取命令包括至少ー個(gè)讀命令；以及 所述第二組存取命令包括至少ー個(gè)擦除命令。
13.ー種操作閃存裝置的方法，所述閃存裝置包括多個(gè)閃存以及閃存控制器，所述多個(gè) 閃存包括第一和第二閃存，所述閃存控制器用于通過(guò)第一個(gè)通道存取所述第一閃存和通過(guò)第二通道存取所述第二閃存，該方法包括 從主機(jī)接收多命令描述符塊，其中所述多命令描述符塊包括識(shí)別所述主機(jī)正在準(zhǔn)備請(qǐng)求的多個(gè)存取命令的標(biāo)識(shí)符； 選擇第一組存取命令以并發(fā)執(zhí)行，以及選擇第二組存取命令以并發(fā)執(zhí)行； 從所述主機(jī)接收所述第一組存取命令； 通過(guò)并發(fā)存取至少所述第一和第二閃存，并發(fā)執(zhí)行所述第一組存取命令； 從所述主機(jī)接收所述第二組存取命令；以及 通過(guò)并發(fā)存取至少所述第一和第二閃存，并發(fā)執(zhí)行所述第二組存取命令。
14.如權(quán)利要求13所述的方法，其中 所述第一組存取命令包括第一組寫命令；以及 所述第二組存取命令包括第二組寫命令。
15.如權(quán)利要求14所述的方法，進(jìn)ー步包括 從所述主機(jī)接收包括第一寫數(shù)據(jù)的所述第一組寫命令；以及 在接收所述第一組寫命令和第一寫數(shù)據(jù)后，將所述第一寫數(shù)據(jù)并發(fā)寫入到至少所述第一和第二閃存。
16.如權(quán)利要求15所述的方法，進(jìn)ー步包括從所述主機(jī)接收包括第二寫數(shù)據(jù)的所述第ニ組寫命令，和并發(fā)地將所述第一寫數(shù)據(jù)寫入到至少所述第一和第二閃存中。
17.如權(quán)利要求16所述的方法，其中在將所述第一寫數(shù)據(jù)并發(fā)寫入到至少所述第一和第二閃存后，還包括將所述第二寫數(shù)據(jù)并發(fā)寫入到至少所述第一和第二閃存。
18.如權(quán)利要求17所述的方法，在將所述第二寫數(shù)據(jù)并發(fā)寫入到至少所述第一和第二閃存后，進(jìn)ー步包括通知所述主機(jī)由所述多命令描述符塊識(shí)別的存取命令的執(zhí)行狀態(tài)。
19.如權(quán)利要求13所述的方法，其中 所述第一組存取命令包含第一組讀命令；以及 所述第二組存取命令包含第二組讀命令。
20.如權(quán)利要求19所述的方法，進(jìn)ー步包括 從所述至少第一次和第二閃存并發(fā)讀取第一數(shù)據(jù)，其中所述第一數(shù)據(jù)對(duì)應(yīng)所述第一組讀命令； 從所述主機(jī)接收所述第一組讀命令；以及將所述第一數(shù)據(jù)傳輸?shù)街鳈C(jī)。
21.如權(quán)利要求20所述的方法，進(jìn)ー步包括從所述主機(jī)接收所述第一組讀命令，并發(fā)地從所述至少第一和第二閃存讀取所述第一數(shù)據(jù)。
22.如權(quán)利要求21所述的方法，其中 在從至少所述第一和第二閃存并發(fā)讀取所述第一數(shù)據(jù)后，還包括從至少所述第一和第ニ閃存并發(fā)讀取所述第二數(shù)據(jù)；以及 所述第二數(shù)據(jù)對(duì)應(yīng)于所述第二組讀命令。
23.如權(quán)利要求13所述的方法，其中 所述第一組存取命令包含至少ー個(gè)寫命令；以及 所述第二組存取命令包含至少ー個(gè)擦除命令。
24.如權(quán)利要求13所述的方法，其中 所述第一組存取命令包含至少ー個(gè)讀命令；以及所述第二組存取命令包含至少ー個(gè)擦除命令。
全文摘要
本發(fā)明涉及包括用于處理多命令描述符塊以便利用并發(fā)性的主機(jī)接口的閃存裝置。公開一種閃存裝置，其包括經(jīng)第一通道存取第一閃存和經(jīng)第二通道存取第二閃存的閃存控制器。多命令描述符塊被從主機(jī)接收，其中多命令描述符塊包括識(shí)別主機(jī)正在準(zhǔn)備請(qǐng)求的多個(gè)存取命令的標(biāo)識(shí)符。第一組存取命令被選擇用于并發(fā)執(zhí)行以及第二組存取命令被選擇用于并發(fā)執(zhí)行。通過(guò)并發(fā)存取至少第一和第二閃存，第一組存取命令被從主機(jī)接收并且并發(fā)執(zhí)行。通過(guò)并發(fā)存取至少第一和第二閃存，第二組存取命令被從主機(jī)接收并且并發(fā)執(zhí)行。
文檔編號(hào)G11C7/10GK102723099SQ20121008852
公開日2012年10月10日 申請(qǐng)日期2012年3月28日 優(yōu)先權(quán)日2011年3月28日
發(fā)明者D·S·蘇里亞布迪, M-M·L·許, R·L·霍恩, V·V·威爾金斯 申請(qǐng)人:西部數(shù)據(jù)技術(shù)公司