專利名稱：具有可變數(shù)量的使用寫端口的多端口存儲器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體上涉及半導(dǎo)體，更特別地，涉及半導(dǎo)體存儲器。
背景技術(shù)：
常規(guī)存儲器位單元需要小量電壓以可靠地寫數(shù)據(jù)到這些單元。半導(dǎo)體存儲器的發(fā)展趨勢是縮小存儲單元的尺寸以及降低與存儲器電路相關(guān)聯(lián)的電壓。隨著用于寫數(shù)據(jù)到存儲單元的寫或編程電壓減小，寫操作的可靠性受到危及。有人使用多個電源電壓，其中較高電壓用于改善寫入裕度(margin)或讀取裕度，較低電壓用于集成電路上的其他非存儲功能。然而，提供多個電源電壓的要求是不利的，因為需要額外的集成工作且由于額外的電源軌不能總是得到保證而可能不靈活。此外，可能需要額外的電壓調(diào)整器以提供較高值的寫入或編程電壓。因此，常規(guī)存儲器位單元經(jīng)常不適于與在先進半導(dǎo)體中使用的所需低電源電壓一起可靠地操作。


本發(fā)明借助于例子得到示范且不限于附圖，附圖中相似的附圖標(biāo)記指示相似的元件。圖中的元件是為了簡單和清楚而如此繪示，并且不一定是按比例繪制的。圖I是具有多個寫端口的半導(dǎo)體存儲器的第一形式的框圖，所述多個寫端口可以在使用的數(shù)量上發(fā)生變化；圖2是具有選擇性用作寫端口的讀端口的半導(dǎo)體存儲器的第二形式的框圖；圖3和圖4是時序圖，示出圖I的半導(dǎo)體存儲器的基于存儲器逐個周期的功能性和定時；以及圖5是具有多個寫端口的半導(dǎo)體存儲器的另一形式的框圖，所述多個寫端口也可以在使用的數(shù)量上發(fā)生變化。
具體實施例方式這里公開一種多端口存儲器，其對于低電壓操作具有改善的寫入或編程裕度。在一種形式中，這里公開的多端口存儲器可以通過進入低電壓模式而使用低于一伏特可靠地寫入。在一種形式中，在低電壓模式中存儲器的兩個或更多寫端口用于將數(shù)據(jù)位寫入到單個存儲單元中。圖I示出多端口存儲器10，大體上具有多個寫端口、多個讀端口和存儲器位單元12。存儲器位單元12具有P溝道晶體管14，其源極連接到用于接收標(biāo)有Vdd的電源電壓的端子。晶體管14的漏極在儲存節(jié)點22處連接到N溝道晶體管16的漏極。晶體管16的源極連接到接地基準端子。P溝道晶體管18的源極連接到用于接收Vdd的端子。晶體管18的漏極在儲存節(jié)點24處連接到N溝道晶體管20的漏極。晶體管20的源極連接到接地基準端子。晶體管14的柵極連接到晶體管16的柵極且連接到儲存節(jié)點24。晶體管18的柵極連接到晶體管20的柵極且連接到儲存節(jié)點22。兩個雙重寫入地址端口連接到標(biāo)為縮寫形式“MUX”的復(fù)用器。特別地，多位寫端口 I地址連接到復(fù)用器30的第一輸入。多位寫端口O地址連接到復(fù)用器30的第二輸入。復(fù)用器30的控制輸入連接到低電壓寫入啟動信號。當(dāng)?shù)碗妷簩懭雴有盘栁幢粩嘌詴r，復(fù)用器30傳遞寫端口 I地址。當(dāng)?shù)碗妷簩懭雴有盘柋粩嘌詴r，復(fù)用器30傳遞寫端口 O地址。復(fù)用器30的輸出連接到寫入字線解碼器32的第一輸入。多位寫端口 O地址還連接到寫入字線解碼器32的第二輸入。寫入字線解碼器32的第一輸出用作寫入字線I且連接到通道晶體管34的柵極和通道晶體管36的柵極。寫入字線解碼器32的第二輸出用作寫入字線O且連接到通道晶體管38的柵極和通道晶體管40的柵極。多端口存儲器10還具有用于接收將要寫入到存儲器位單元12的數(shù)據(jù)的雙重寫入數(shù)據(jù)端口。在所示形式中，詳示了端口 O及其互補端口和端口 I及其互補端口。復(fù)用器42的第一輸入連接到寫端口 I數(shù)據(jù)入口(data in)B輸入。這是端口 I的互補數(shù)據(jù)輸入。復(fù)用器42的第二輸入連接到寫端口 O數(shù)據(jù)入口 B輸入。這是端口 O的互補數(shù)據(jù)輸入。復(fù)用器42的控制輸入連接到低電壓寫入啟動信號。當(dāng)?shù)碗妷簩懭雴有盘柋粩嘌詴r，復(fù)用器42傳遞寫端口數(shù)據(jù)入口 B端口的信號。當(dāng)?shù)碗妷簩懭雴有盘栁幢粩嘌詴r，復(fù)用器42傳遞寫 端口 I數(shù)據(jù)入口 B端口的信號。復(fù)用器42的輸出連接到數(shù)據(jù)入口 B (互補輸入數(shù)據(jù))的端口 I驅(qū)動器電路39的輸入。端口 I驅(qū)動器電路39的輸出提供標(biāo)有寫入位線BI的寫入位線且連接到通道晶體管34的第一電流電極或源極。通道晶體管34的第二電流電極或漏極連接到存儲器位線12的儲存節(jié)點22。寫端口 O數(shù)據(jù)入口 B輸入還連接到數(shù)據(jù)入口 B的端口 O驅(qū)動器電路41的輸入。端口 O驅(qū)動器電路41的輸出提供標(biāo)有寫入位線BO的寫入位線且連接到通道晶體管38的第一電流電極或源極。通道晶體管38的第二電流電極或漏極連接到存儲器位單元12的儲存節(jié)點22。復(fù)用器44的第一輸入連接到寫端口 I數(shù)據(jù)入口輸入。這是用于端口 I的數(shù)據(jù)輸入。復(fù)用器44的第二輸入連接到寫端口 O數(shù)據(jù)入口輸入。這是端口 O的數(shù)據(jù)輸入。復(fù)用器44的控制輸入連接到低電壓寫入啟動信號。當(dāng)?shù)碗妷簩懭雴有盘柋粩嘌詴r，復(fù)用器44傳遞寫端口 O數(shù)據(jù)入口的信號。當(dāng)?shù)碗妷簩懭雴有盘栁幢粩嘌詴r，復(fù)用器44傳遞寫端口 I數(shù)據(jù)入口的信號。復(fù)用器44的輸出連接到數(shù)據(jù)入口的端口 I驅(qū)動器電路45的輸入。端口 I驅(qū)動器電路45的輸出提供標(biāo)有寫入位線I的寫入位線且連接到通道晶體管36的第一電流電極或源極。通道晶體管36的第二電流電極或漏極連接到存儲器位單元12的儲存節(jié)點24。寫端口 O數(shù)據(jù)入口輸入還連接到數(shù)據(jù)入口的端口O驅(qū)動器電路43的輸入。端口 O驅(qū)動器電路43的輸出提供標(biāo)有寫入位線O的寫入位線且連接到通道晶體管40的第一電流電極或源極。通道晶體管40的第二電流電極或漏極連接到存儲器位單元12的儲存節(jié)點24。在所示形式中，通道晶體管34、36、38和40是N溝道晶體管。多端口存儲器10還具有用于提供所讀取的數(shù)據(jù)的N+1個讀端口。在所示形式中，數(shù)字N是任意整數(shù)。第一讀取晶體管48和第N讀取晶體管52每個都具有連接到儲存節(jié)點24的柵極。晶體管48和52中的每個的源極連接到接地基準端子。讀取晶體管48的漏極連接到選擇讀取晶體管46的源極。晶體管46具有用于接收讀取字線O選擇信號的柵極或控制電極。晶體管46的漏極連接到讀取位線O。讀取晶體管52的漏極連接到選擇讀取晶體管50的源極。晶體管50具有用于接收讀取字線N選擇信號的柵極或控制電極。晶體管50的漏極連接到讀取位線N。在所示形式中，晶體管46、48、50和52是N溝道晶體管。額外的讀取位線(未示出)可用在讀取位線O和讀取位線N之間。存儲器控制邏輯器54為多端口 10提供各種控制功能，包括提供低電壓寫入啟動信號。存儲器控制邏輯器54具有在標(biāo)有測試啟動的測試端口處的輸入，測試啟動信號接收自存儲器10外部的測試控制單元。測試啟動信號提供通過測試模式導(dǎo)通或截止低電壓寫入啟動信號的能力以用于電壓敏感讀或?qū)懯У墓杵{(diào)試。運行時，多端口存儲器10操作為單獨地在操作的讀取模式中讀取數(shù)據(jù)和在操作的編程或?qū)懭肽Ｊ街芯幊袒驅(qū)懭霐?shù)據(jù)。操作的讀取模式將不會詳細描述。操作的寫入模式工作為具有操作的高電壓模式和操作的低電壓模式二者。為了理解，術(shù)語“高電壓”和“低電壓”是相對的，其中高電壓可以僅超過低電壓十分之一或十分之幾伏特。僅作為示例，高電壓的一個值可以是I. O伏特，低電壓的值可以是O. 7伏特。當(dāng)以高電壓操作模式運行時， 多端口存儲器10的單個位可以被編程以在儲存節(jié)點24上存儲數(shù)據(jù)或者從儲存節(jié)點24進行讀取。多地址寫端口是獨立的且包括寫端口 I和寫端口 0，其每個接收地址。在高電壓模式下的雙重端口操作中，寫端口 I地址和寫端口 O地址在功能操作條件方面是不同的。假定最初存儲器10處于高電壓寫入模式。在該操作條件下，存儲器控制邏輯器54檢測到足夠的電源電壓值Vdd并且解除低電壓寫入啟動信號的斷言。響應(yīng)于低電壓寫入啟動信號被解除斷言，復(fù)用器30將被配置為輸出寫端口 I地址。在高電壓模式下，復(fù)用器30將寫端口 I地址直接耦合到寫入字線解碼器32。寫入字線I將響應(yīng)于其對應(yīng)的地址被提供到寫端口 I地址輸入而被斷言為高。寫入字線I使通道晶體管34和36導(dǎo)通。晶體管34和36允許數(shù)據(jù)經(jīng)由寫端口 I數(shù)據(jù)入口和寫端口 I數(shù)據(jù)入口 B (互補)被寫入到儲存節(jié)點24。寫端口 I數(shù)據(jù)入口和寫端口 I數(shù)據(jù)入口 B分別耦合到寫入位線I和寫入位線BI上。作為低電壓寫入啟動信號是低值的結(jié)果，復(fù)用器42和44傳遞寫端口 I數(shù)據(jù)入口和寫端口 I數(shù)據(jù)入口 B。驅(qū)動器電路39和45將分別由寫入位線BI和寫入位線I接收的數(shù)據(jù)值寫入到存儲單元12中。在該操作模式中，在寫入字線I被斷言時，寫入字線O不被斷言。因此，通道晶體管38和40是不導(dǎo)通的。現(xiàn)在假定在高電壓操作模式中寫端口 O地址被接收并直接傳遞到寫入字線解碼器32。寫入字線O將響應(yīng)于其對應(yīng)的地址被提供到寫端口 O地址輸入而被斷言為高。寫入字線O使通道晶體管38和40導(dǎo)通。晶體管38和40允許數(shù)據(jù)經(jīng)由寫端口 O數(shù)據(jù)入口和寫端口 O數(shù)據(jù)入口 B (互補)而被寫入到儲存節(jié)點24。復(fù)用器42和44作為低電壓寫入啟動信號是低值的結(jié)果被配置為分別傳遞寫端口 I數(shù)據(jù)入口B和寫端口 I數(shù)據(jù)入口。驅(qū)動器電路41和43將分別從寫端口 O數(shù)據(jù)入口 B和寫端口 O數(shù)據(jù)入口接收的數(shù)據(jù)值寫入到存儲單元12中。在該操作模式中，當(dāng)寫入字線O被斷言時，寫入字線I不被斷言。因此，通道晶體管34和36是不導(dǎo)通的。然而，假定期望用于半導(dǎo)體存儲器10中的電源電壓大小足夠低，使得上述高電壓操作模式?jīng)]有高到足以確保足夠的寫入裕度。在該操作條件下，存儲器控制邏輯器54檢測到不足的電源電壓值Vdd并且將低電壓寫入啟動信號斷言為有效高信號。響應(yīng)于低電壓寫入啟動信號被斷言，復(fù)用器30將配置為輸出寫端口 O地址。因此，寫入字線解碼器32的兩個輸入都接收寫端口 O地址。響應(yīng)于接收相同輸入，寫入字線I信號與寫入字線O信號相同。作為相同信號的結(jié)果，當(dāng)寫入操作期間寫入字線O和寫入字線I被斷言時，通道晶體管34和36以及通道晶體管38和40中的每個都是導(dǎo)通的。低電壓寫入啟動信號的斷言將復(fù)用器42和44配置為分別將寫端口 O數(shù)據(jù)入口 B和寫端口 O數(shù)據(jù)入口耦合到相應(yīng)的驅(qū)動器電路39和45的輸入。結(jié)果，位單元12被兩個數(shù)據(jù)驅(qū)動器電路43和45以及它們的互補寫入相同的數(shù)據(jù)。該雙重驅(qū)動的優(yōu)點在于分別通過通道晶體管40和36以及它們的互補雙倍強度地寫入數(shù)據(jù)到儲存節(jié)點24中。寫入強度的加倍增大了低電源電壓值下的寫入裕度。應(yīng)理解，雖然存儲器10以兩個寫端口的形式示范了多個寫端口，但是可以用經(jīng)由通道晶體管連接到儲存節(jié)點24的復(fù)用器和寫入驅(qū)動器添加和配置額外的寫端口。在該替選配置中，額外的寫端口可以用于甚至進一步增大寫入數(shù)據(jù)位的強度，或者具有額外的寫端口，其每個具有雙倍的驅(qū)動強度。應(yīng)理解，存儲器控制邏輯器54可以配置為使得對于所有寫入操作都不進入低電壓操作模式且不要求低電壓操作模式具有特定的電壓轉(zhuǎn)變序列。因此，在另一形式中，在啟動時就進入低電壓模式并且存儲器在電源電壓從低電壓值改變?yōu)楦唠妷褐禃r配置成加倍強度的雙重驅(qū)動模式。在又一實施例中，僅對于一組預(yù)定的寫端口地址，選擇性進入低電壓加倍強度寫入模式，該組預(yù)定的寫端口地址包含在低電壓條件下具有減小的寫入裕度的多個弱位。圖2示出具有一個寫入數(shù)據(jù)端口和一個讀出數(shù)據(jù)端口的多端口存儲器100，而不 是如存儲器10中那樣具有兩個寫端口。在正常運行時，讀端口和寫端口不對于同一位單元同時起作用。存儲器100可以在同一存儲器周期中提供讀取數(shù)據(jù)和接收寫入數(shù)據(jù)。多端口存儲器100具有位單元60，位單元60使P溝道晶體管62的源極連接到標(biāo)有Vdd的電源端子。晶體管62的漏極連接到儲存節(jié)點64且連接到N溝道晶體管66的漏極。晶體管66的源極連接到接地基準端子。晶體管62的柵極在儲存節(jié)點70處連接到晶體管66的柵極。P溝道晶體管68具有連接到VDD電源端子的源極和在儲存節(jié)點70處連接到N溝道晶體管72的漏極的漏極。晶體管68的柵極在儲存節(jié)點64處連接到晶體管72的柵極。多端口存儲器100具有兩個地址端口，寫入地址端口和讀取地址端口。寫入地址連接到復(fù)用器81的第一輸入且連接到字線解碼器82的第一輸入。讀取地址連接到復(fù)用器81的第二輸入。復(fù)用器81的控制輸入連接到低電壓寫入啟動信號。當(dāng)?shù)碗妷簩懭雴有盘柋粩嘌詴r，復(fù)用器81傳遞寫入地址。當(dāng)?shù)碗妷簩懭雴有盘栁幢粩嘌詴r，復(fù)用器81傳遞讀取地址。復(fù)用器81的輸出連接到字線解碼器82的第二輸入。字線解碼器82的第一輸出提供寫入字線，字線解碼器82的第二輸出提供讀取字線。讀取字線連接到通道晶體管74和通道晶體管76的柵極。寫入字線連接到通道晶體管78和通道晶體管80的柵極。在所示形式中，通道晶體管74、76、78和80是N溝道晶體管。寫入數(shù)據(jù)端口接收寫端口數(shù)據(jù)和互補寫端口數(shù)據(jù)(其指定為寫端口數(shù)據(jù)入口 B)二者。寫端口數(shù)據(jù)入口 B連接到寫入驅(qū)動器數(shù)據(jù)入口 B 83和寫入驅(qū)動器數(shù)據(jù)入口 B 84 二者的輸入。寫入驅(qū)動器數(shù)據(jù)入口 B83在多端口存儲器100加電時被連續(xù)地啟動。寫入驅(qū)動器數(shù)據(jù)入口 B84具有用于接收低電壓寫入啟動信號的控制端子且被選擇性啟動。寫入驅(qū)動器數(shù)據(jù)入口 B 83的輸出提供標(biāo)有寫入位線B的互補寫入位線且連接到通道晶體管78的源極。通道晶體管78的漏極連接到儲存節(jié)點64。寫入驅(qū)動器數(shù)據(jù)入口 B 84的輸出提供標(biāo)有讀取位線B的互補讀取位線且連接到通道晶體管74的源極。通道晶體管74的漏極連接到儲存節(jié)點64。寫端口數(shù)據(jù)入口連接到寫入驅(qū)動器數(shù)據(jù)入口 86和寫入驅(qū)動器數(shù)據(jù)入口 88 二者的輸入。寫入驅(qū)動器數(shù)據(jù)入口 88在多端口存儲器100加電時被連續(xù)啟動。寫入驅(qū)動器數(shù)據(jù)入口 86具有用于接收低電壓寫入啟動信號的控制端子且被選擇性啟動。寫入驅(qū)動器數(shù)據(jù)入口 88的輸出提供寫入位線并且連接到通道晶體管80的源極。通道晶體管80的漏極連接到儲存節(jié)點70。寫入驅(qū)動器數(shù)據(jù)入口 86的輸出提供讀取位線并且連接到通道晶體管76的源極。通道晶體管76的漏極連接到儲存節(jié)點70。讀取位線連接到感測放大器61的第一輸入，互補讀取位線，即讀取位線B，連接到感測放大器61的第二輸入。感測放大器61的輸出提供讀取數(shù)據(jù)端口處的讀取數(shù)據(jù)。存儲器控制邏輯器90為多端口存儲器100提供各種控制功能，包括提供低電壓寫入啟動信號。運行時，假定初始存在操作的高電壓模式，其中低電壓寫入啟動信號是邏輯低值，導(dǎo)致寫入驅(qū)動器84和86被禁用。有單獨的讀寫端口。在高電壓模式中，讀取地址經(jīng)由復(fù)用器81耦合到斷言讀取字線的字線解碼器82的輸入上。作為響應(yīng)，使得通道晶體管74和76導(dǎo)通。在位單元60的儲存節(jié)點70處的數(shù)據(jù)通過感測放大器61在讀取數(shù)據(jù)端口處被讀出。在操作的寫入模式中，假定最初存儲器100處于高電壓寫入模式。在高電壓模式下，復(fù)用器81配置為將讀取地址直接耦合到字線解碼器82的第二輸入。在寫入操作期間， 寫入地址直接連接到字線解碼器82的第一輸入且被提供到寫入字線。作為響應(yīng)，使通道晶體管78和80導(dǎo)通。晶體管78和80允許數(shù)據(jù)經(jīng)由寫端口數(shù)據(jù)入口和寫端口數(shù)據(jù)入口 B(互補)寫入到儲存節(jié)點70。驅(qū)動器83和88將分別從寫端口數(shù)據(jù)入口 B和寫端口數(shù)據(jù)入口接收的數(shù)據(jù)值寫入到存儲單元60中。在該操作模式中，響應(yīng)于具有低值的低電壓寫入啟動信號，寫入驅(qū)動器84和86不起作用。然而，假定期望用于半導(dǎo)體存儲器100中的電源電壓大小足夠低，使得上述高電壓操作模式在電壓大小方面沒有充分大到足以確保適當(dāng)?shù)膶懭朐６取Ｔ谠摬僮髡{(diào)節(jié)下，存儲器控制邏輯器54檢測到不足的電源電壓值Vdd并且將低電壓寫入啟動信號斷言為有效高信號。響應(yīng)于低電壓寫入啟動信號被斷言，復(fù)用器81將配置為把寫入地址輸出到字線解碼器82的第二輸入。因此，寫入字線解碼器82的兩個輸入都接收寫入地址。在響應(yīng)于字線解碼器82在其第一和第二輸入上接收與存儲單元60對應(yīng)的地址的寫入操作期間，寫入字線信號和讀取字線信號二者都被斷言，導(dǎo)致通道晶體管78和80以及通道晶體管74和76是導(dǎo)通的。低電壓寫入啟動信號的斷言使得寫入驅(qū)動器數(shù)據(jù)入口 86和寫入驅(qū)動器數(shù)據(jù)入口 B 84中的每個都起作用以驅(qū)動它們各自的輸入通過相應(yīng)的讀取位線到儲存節(jié)點70上。因此，在低電壓模式下的寫入操作期間，位單元60被數(shù)據(jù)驅(qū)動器86和88以及它們的互補寫入相同的數(shù)據(jù)。該雙重驅(qū)動的優(yōu)點在于分別通過通道晶體管80和76以及它們的互補雙倍強度地寫入數(shù)據(jù)到儲存節(jié)點70中。寫入強度的加倍增大了低電源電壓值下的寫入裕度。雖然寫入驅(qū)動器84和86在寫入操作期間被啟動，但是它們在讀取操作期間被禁用，從而在位單元60的儲存節(jié)點70處的數(shù)據(jù)可以通過感測放大器61在讀取數(shù)據(jù)端口處被讀出?？偟貋碚f，多端口存儲器100選擇性地將寫入地址合并到讀取地址端口上，這實現(xiàn)了到位單元60的儲存節(jié)點70中的寫入強度的加倍。應(yīng)理解，可以增加額外的讀或?qū)懚丝谝蕴嵘δ苄裕涿總€可以配置為具有選擇性增大的儲存節(jié)點70的驅(qū)動強度。應(yīng)理解，雖然示范了驅(qū)動強度的加倍，但是可以通過增加與所示范的那些并聯(lián)的額外端口、驅(qū)動器和相關(guān)聯(lián)的控制而實現(xiàn)其他驅(qū)動強度量。應(yīng)理解，雖然示范了利用地址復(fù)用器81將寫入地址端口合并到讀取地址端口上的電路，但是可以通過在存儲器控制邏輯器90和地址生成單元(未示出)的控制下將相同的寫入和讀取地址經(jīng)由地址總線直接提供到字線解碼器82而實現(xiàn)其他方法和電路。圖3示出圖I的多端口存儲器10或圖2的多端口存儲器100的操作的示范性時序圖。提供與高電壓模式相關(guān)聯(lián)的定時信號，其中低電壓寫入啟動信號在該模式中具有邏輯低值。在高電壓模式中，示范了四個周期，每個周期具有兩個相等的階段(Phase)。讀取或?qū)懭氩僮骺梢园l(fā)生在每個階段中。出于示范目的，假定階段I是寫入操作，階段2是讀取操作。應(yīng)理解，可以實施存儲器操作的其他順序。因為電源電壓確定為足夠高，所以階段I期間的寫入操作滿足所要求的寫入裕度。階段I可以配置為用于從存儲器10的雙重寫入地址端口的寫端口中的任一個寫入。類似地，階段2可以配置為用于從多個讀端口之一讀取。對于圖I的多端口存儲器10應(yīng)理解的是，在高電壓操作模式下，可以實現(xiàn)每周期階段使用兩個不同端口的兩個寫入操作。對于圖I的多端口存儲器10應(yīng)理解的是，如果電源電壓確定為太低而不能確保適當(dāng)?shù)膶懭朐６?，那么低電壓寫入啟動信號被斷言為邏輯高信號，如所示地發(fā)生相同的存儲器操作，但是時鐘階段中僅有一個寫入操作。
圖4示出當(dāng)在低電壓模式下時圖2的多端口存儲器100的操作的示范性時序圖，用于示例的一部分。與圖3中一個周期能執(zhí)行讀取和寫入相反，存儲器配置為一個周期中執(zhí)行寫入或者讀取。寫入操作發(fā)生在存儲器周期I的第一階段中。同一周期的第二階段用于對寫入和讀取位線進行預(yù)充電。在下一階段，讀取被檢測到。在一種形式中，存儲器控制邏輯器90能確定要到來的存儲器操作是什么。為了允許讀取操作發(fā)生，在第二周期的第一階段必須阻止發(fā)生寫入操作。因為讀取位線在讀取操作期間將預(yù)充電，導(dǎo)致不正確的數(shù)據(jù)讀取，所以需要阻止寫入。在第二周期的第一階段，低電壓寫入啟動信號變低，發(fā)生回到高電壓模式的轉(zhuǎn)變。高電壓操作模式將一直保持，直到存儲器控制邏輯器90檢測到未決的寫入命令。在整個讀取操作期間需要低電壓寫入啟動信號的低值以確保讀取字線不被將寫入地址耦接到字線解碼器82的兩個輸入而中斷。作為檢測到即將來臨的寫入操作的結(jié)果，緊前面的階段抑制讀取的發(fā)生。因為讀取位線在寫入期間將預(yù)充電且讀取位線在寫入期間需要被使用，所以需要阻止讀取。因此，在寫入操作緊前面的階段中必須阻止發(fā)生讀取操作。其中讀取和寫入操作被阻止的周期導(dǎo)致多端口存儲器100中的吞吐量的損失，是改善低電源電壓下的寫入裕度的代價。圖5示出具有兩個通用地址端口的多端口存儲器200，通用地址端口中的每個可以配置為讀端口、寫端口或者二者。還有兩個數(shù)據(jù)端口，即數(shù)據(jù)端口 O和數(shù)據(jù)端口 I。多端口存儲器200具有位單元202，位單元202使P溝道晶體管262的源極連接到標(biāo)有Vdd的電源端子。晶體管262的漏極連接到儲存節(jié)點264且連接到N溝道晶體管266的漏極。晶體管266的源極連接到接地基準端子。晶體管262的柵極在儲存節(jié)點270處連接到晶體管266的柵極。P溝道晶體管268具有連接到Vdd電源端子的源極和在儲存節(jié)點270處連接到N溝道晶體管272的漏極的漏極。晶體管268的柵極在儲存節(jié)點264處連接到晶體管272的柵極。多端口存儲器200具有標(biāo)有地址端口 O和地址端口 I的兩個地址端口，其可以接收讀取地址或者寫入地址。地址端口 I連接到復(fù)用器281的第一輸入且連接到字線解碼器282的第一輸入。地址端口 O連接到復(fù)用器281的第二輸入。復(fù)用器281的控制輸入連接到低電壓寫入啟動信號。當(dāng)?shù)碗妷簩懭雴有盘柋粩嘌詴r，復(fù)用器281傳遞來自地址端口 I的地址。當(dāng)?shù)碗妷簩懭雴有盘栁幢粩嘌詴r，復(fù)用器281傳遞來自地址端口 O的地址。復(fù)用器281的輸出連接到字線解碼器282的第二輸入。字線解碼器282的第一輸出提供第一字線，即字線O，字線解碼器282的第二輸出提供第二字線，即字線I。字線I連接到通道晶體管274和通道晶體管276的柵極。字線O連接到通道晶體管278和通道晶體管280的柵極。在所示形式中，通道晶體管274、276、278和280是N溝道晶體管。數(shù)據(jù)端口包括兩個寫端口和兩個讀端口二者。每個寫入數(shù)據(jù)端口接收寫端口數(shù)據(jù)和互補寫端口數(shù)據(jù)(其指定為數(shù)據(jù)OB或者數(shù)據(jù)1B)二者。數(shù)據(jù)IB寫端口連接到寫入驅(qū)動器數(shù)據(jù)入口 B 284的輸入和復(fù)用器296的第一輸入二者。寫入驅(qū)動器數(shù)據(jù)入口 B 284僅在寫入操作期間將數(shù)據(jù)驅(qū)動到位線IB上。數(shù)據(jù)OB寫端口連接到復(fù)用器296的第二輸入。復(fù)用器296具有用于接收低電壓寫入啟動信號的控制端子。當(dāng)?shù)碗妷簩懭雴有盘柋粩嘌詴r，復(fù)用器296傳遞數(shù)據(jù)IB寫端口上的數(shù)據(jù)。當(dāng)?shù)碗妷簩懭雴有盘栁幢粩嘌詴r，復(fù)用器296傳遞數(shù)據(jù)OB寫端口上的數(shù)據(jù)。復(fù)用器296的輸出連接到寫入驅(qū)動器數(shù)據(jù)入口 B 283的輸入。寫入驅(qū)動器數(shù)據(jù)入口 B 283的輸出提供標(biāo)有位線OB的互補位線并且連接到通道晶體管278的源極。通道晶體管278的漏極連接到儲存節(jié)點264。寫入驅(qū)動器數(shù)據(jù)入口 B 284的輸出提供標(biāo)有位線IB的互補位線并且連接到通道晶體管274的源極。通道晶體管274的漏極連接到儲存節(jié)點264。 數(shù)據(jù)I寫端口連接到寫入驅(qū)動器數(shù)據(jù)入口 286的輸入和復(fù)用器298的第一輸入二者。復(fù)用器298的第二輸入連接到數(shù)據(jù)O寫端口。復(fù)用器298具有用于接收低電壓寫入啟動信號的控制端子。當(dāng)?shù)碗妷簩懭雴有盘柋粩嘌詴r，復(fù)用器298傳遞數(shù)據(jù)I寫端口上的數(shù)據(jù)。當(dāng)?shù)碗妷簩懭雴有盘栁幢粩嘌詴r，復(fù)用器298傳遞數(shù)據(jù)O寫端口上的數(shù)據(jù)。復(fù)用器298的輸出連接到寫入驅(qū)動器數(shù)據(jù)入口 288的輸入。寫入驅(qū)動器數(shù)據(jù)入口 288的輸出提供位線O并且連接到通道晶體管280的源極。通道晶體管280的漏極連接到儲存節(jié)點270。寫入驅(qū)動器數(shù)據(jù)入口 286的輸出提供位線I并且連接到通道晶體管276的源極。通道晶體管276的漏極連接到儲存節(jié)點270。位線I和位線O分別連接到感測放大器292和感測放大器294每個的第一輸入。位線IB和位線OB分別連接到感測放大器292和感測放大器294每個的第二輸入。感測放大器294的輸出提供讀取數(shù)據(jù)端口 O出的讀取數(shù)據(jù)。感測放大器292的輸出提供讀取數(shù)據(jù)端口 I處的讀取數(shù)據(jù)。存儲器控制邏輯器290為多端口存儲器200提供各種控制功能，包括提供低電壓寫入啟動信號。運行時，存儲器200用于讀取數(shù)據(jù)以及編程或?qū)懭霐?shù)據(jù)二者。存儲器200的讀取操作與圖2中結(jié)合具有一個讀端口的存儲器100描述的基本相同。存儲器200可具有一個或兩個讀端口。存儲器200可配置成一個讀端口和一個寫端口的操作模式、兩個讀端口的操作模式和兩個寫端口的操作模式。在讀取操作中，假定通過存儲器控制邏輯器290在存儲器200中建立高電壓模式。在高電壓模式中，讀取地址耦接到地址端口之一上并且輸入到字線解碼器282。僅出于示范目的，假定讀取地址提供到地址端口 O。作為響應(yīng)，字線解碼器282斷言字線O。響應(yīng)地，使通道晶體管278和280導(dǎo)通。位單元202的儲存節(jié)點270處的數(shù)據(jù)通過感測放大器294在讀取數(shù)據(jù)端口 O處被讀出。在寫入操作模式中，假定最初存儲器200處于高電壓寫入模式。在高電壓模式中，復(fù)用器281配置為將地址端口 O處的地址直接耦合到字線解碼器282的第一輸入。僅出于示范目的，假定寫入地址被提供到地址端口 O。字線解碼器282響應(yīng)于其而斷言字線O。響應(yīng)于所斷言的字線0，通道晶體管278和280被導(dǎo)通。晶體管278和280允許數(shù)據(jù)經(jīng)由數(shù)據(jù)O寫端口和數(shù)據(jù)OB寫端口(互補)寫入到儲存節(jié)點270。驅(qū)動器283和288將分別由數(shù)據(jù)OB寫端口和數(shù)據(jù)寫端口接收的數(shù)據(jù)值寫入到存儲單元202中。此外，寫入驅(qū)動器284和286分別響應(yīng)于數(shù)據(jù)IB寫端口和數(shù)據(jù)I寫端口。然而，由于字線I未被字線解碼器282斷言，所以沒有數(shù)據(jù)從數(shù)據(jù)I寫端口耦合到存儲器位單元202。在高電壓模式中，低電壓寫入啟動信號配置復(fù)用器296和298以分別傳遞兩個數(shù)據(jù)O寫端口，即數(shù)據(jù)OB寫端口和數(shù)據(jù)O寫端口。然而，假定期望用于半導(dǎo)體存儲器200中的電源電壓大小足夠低，使得上述高電壓操作模式?jīng)]有高到足以確保適當(dāng)?shù)膶懭朐６?。在該操作條件下，存儲器邏輯控制器290檢測到不足的電源電壓值Vdd并且將低電壓寫入啟動信號斷言為有效高信號。響應(yīng)于低電壓寫入啟動信號被斷言，復(fù)用器281將配置為將地址端口 I輸出到字線解碼器282的第一輸入。因此，字線解碼器282的兩個輸入都接收地址端口 I上的地址。在寫入操作期間，響應(yīng)于字線解碼器282在且第一和第二輸入二者上接收與存儲單元202對應(yīng)的地址，字線O和字線I 二者的信號都被斷言，導(dǎo)致通道晶體管278和280以及通道晶體管274和276都導(dǎo)通。因此，在存儲單元202中字線O和字線I 二者都被斷言。低電壓寫入啟動信號的斷言 通過復(fù)用器298和296將數(shù)據(jù)I寫端口和數(shù)據(jù)IB寫端口分別經(jīng)由復(fù)用器298和296耦合到寫入驅(qū)動器288和寫入驅(qū)動器283的相應(yīng)輸入上。此外，數(shù)據(jù)I寫端口直接連接到處于有效操作模式的寫入驅(qū)動器286的輸入。寫入驅(qū)動器286利用位線I經(jīng)由通道晶體管276將數(shù)據(jù)驅(qū)動到儲存節(jié)點270上。因此，在低電壓模式下的寫入操作期間，位單元202被數(shù)據(jù)驅(qū)動器286和288以及它們的互補寫入相同的數(shù)據(jù)。這種雙重驅(qū)動的優(yōu)點在于以雙倍強度分別經(jīng)由通道晶體管280和276以及它們的互補寫入數(shù)據(jù)到儲存節(jié)點270。寫入強度的加倍增大了低電源電壓值下的寫入裕度?？偟貋碚f，多端口存儲器200選擇性地合并兩個地址端口和兩個數(shù)據(jù)端口，以實現(xiàn)到位單元202的儲存節(jié)點270中的寫入強度的加倍。應(yīng)理解，可以添加額外的地址和數(shù)據(jù)端口以用于增強的功能性，其每個可以配置為具有選擇性增大的儲存節(jié)點270的驅(qū)動強度。應(yīng)理解，雖然示范了驅(qū)動強度的加倍，但是可以通過與所示范的那些并聯(lián)地增加額外的端口、驅(qū)動器和相關(guān)聯(lián)的控制而實現(xiàn)其他驅(qū)動強度量。還應(yīng)理解，雖然示范了使用地址復(fù)用器281以及寫入數(shù)據(jù)端口復(fù)用器298和296來合并地址端口和數(shù)據(jù)端口的電路，但是可以通過在存儲器控制邏輯器290的控制下從耦接到存儲器200的地址生成總線單元(未示出)和寫入數(shù)據(jù)總線(未示出)外部地提供相同地址到兩個地址端口上并且提供相同數(shù)據(jù)到兩個寫入數(shù)據(jù)端口上，來實施其他方法?，F(xiàn)在應(yīng)意識到，已經(jīng)提供了一種多端口存儲器，其能夠選擇性組合用于存儲器寫入操作的寫端口以改善位單元寫裕度。當(dāng)兩個或更多寫端口同時激活以執(zhí)行對一位單元的寫操作時，兩個寫入字線被斷言且數(shù)據(jù)被驅(qū)動到兩個寫端口的位線對上。采用兩對通道柵極導(dǎo)電，所選擇的并聯(lián)耦接到存儲器位單元的通道晶體管的電導(dǎo)增大，由此相對于上拉晶體管以及互補側(cè)的下拉晶體管的電阻，降低了存儲器位單元的通道晶體管的電阻。源自使兩個耦接的晶體管導(dǎo)通的增大的電導(dǎo)因此使存儲器位單元易于寫入。連接在一起的寫端口的數(shù)量可以響應(yīng)于存儲器位單元的操作條件而變化，諸如位單元是在測試模式還是運行模式，或者是否需要高吞吐性能的操作。對于較低吞吐量的應(yīng)用，能以低電壓寫入模式使用顯著更低的電壓，功耗得到顯著降低。改變用于執(zhí)行寫入操作的寫端口的數(shù)量的能力還可以用于測試或調(diào)試目的。例如，已經(jīng)在多代技術(shù)中發(fā)現(xiàn)了通用寄存器(GPR)寫入失效。沒有正常起作用的GPR，集成電路的功能性受到限制。采用這里描述的電路實施例，寫入失效可以避免。采用通過測試端口開啟和 關(guān)閉低電壓寫入啟動信號的能力，使得Vmin失效的硅片調(diào)試更易于區(qū)分是寫入Vmin失效還是讀取Vmin失效。例如，如果在低電壓模式下的寫入之后檢測到失效，那么可以進行隨后雙重電壓模式下的寫入。第二寫入操作將校正和去除大多數(shù)寫入失效，從而隨后的失效可以準確地確定為是讀取Vmin失效。當(dāng)讀端口在寫入操作期間用作寫端口時，存儲器位單元晶體管參數(shù)可以設(shè)計為偏向有利于讀取裕度，從而在較低電壓下兩個寫端口用于成功的寫入。因此，這里描述的實施例允許通過調(diào)節(jié)作為可靠的位單元寫入操作的函數(shù)的數(shù)據(jù)吞吐量，關(guān)于存儲器位單元的操作條件改變寫端口數(shù)量的能力。應(yīng)理解，存儲器控制邏輯器54、存儲器控制邏輯器90和存儲器控制邏輯器290中的任意邏輯器可以配置為響應(yīng)于操作溫度或除了操作電壓之外的某些其他操作條件的變化而改變寫端口的數(shù)量。例如，在一實施例中，第一模式的特征在于多端口存儲器在第一溫度下運行，第二模式的特征在于多端口存儲器在第二溫度下運行，其中第二溫度不同于第一溫度。在一種形式中，第二溫度低于第一溫度。這里以一形式提供一種具有帶儲存節(jié)點的存儲單元的多端口存儲器。第一通道晶體管耦接在儲存節(jié)點和第一端口之間。第二通道晶體管耦接在儲存節(jié)點和第二端口之間。寫入電路耦接到第一端口和第二端口以用于當(dāng)多端口存儲器由電源節(jié)點處的第一電壓供電時，分別從第一端口和第二端口之一通過第一通道晶體管和第二晶體管之一以第一模式寫入數(shù)據(jù)到儲存節(jié)點。當(dāng)多端口存儲器由電源節(jié)點處的與第一電壓不同的第二電壓供電時，數(shù)據(jù)同時從第一端口和第二端口經(jīng)由第一通道晶體管和第二通道晶體管以第二模式同時寫入到儲存節(jié)點。在另一形式中，存儲器還具有耦接到儲存節(jié)點的讀取電路。在一形式中，寫入電路選擇性地在第一端口和第二端口之間進行選擇以用于寫入數(shù)據(jù)。在另一形式中，寫入電路具有第一復(fù)用器，第一復(fù)用器的第一輸入用于從第一端口接收待寫入的數(shù)據(jù)，第二輸入用于從第二端口接收待寫入的數(shù)據(jù)，其輸出耦接到第一端口。在又一形式中，第一端口具有用于啟用第一通道晶體管的部分，第二端口具有用于啟用第二通道晶體管的部分。寫入電路還具有第二復(fù)用器，第二復(fù)用器的第一輸入用于從第一端口的用于啟用第一通道晶體管的部分接收用于第一通道晶體管的啟動信號，第二輸入用于從第二端口的用于啟用第二通道晶體管的部分接收用于第二通道晶體管的啟動信號，其輸出耦接到第一通道晶體管。在另一形式中，存儲單元具有第二儲存節(jié)點。多端口存儲器還具有耦接在儲存節(jié)點和第一端口的互補之間的第三通道晶體管。第四通道晶體管耦接在儲存節(jié)點和第二端口的互補之間。寫入電路耦接到第一端口的互補和第二端口的互補以用于當(dāng)多端口存儲器由電源節(jié)點處的第一電壓供電時，分別從第一端口和第二端口之一的互補經(jīng)由第三通道晶體管或第四通道晶體管以第一模式寫入數(shù)據(jù)到第二儲存節(jié)點。當(dāng)讀端口存儲器由電源節(jié)點處的不同于第一電壓的第二電壓供電時，數(shù)據(jù)同時從第一端口的互補和第二端口的互補經(jīng)由第三通道晶體管和第四晶體管以第二模式同時寫入到第二儲存節(jié)點。在另一形式中，在第一模式下第一端口是寫端口且第二端口是讀端口。在另一形式中，存儲器具有耦接到第二端口的感測放大器。在又一形式的多端口存儲器中，寫入電路具有第一復(fù)用器，第一復(fù)用器的第一輸入用于從第一端口接收待寫入的數(shù)據(jù)，第二輸入用于在第二模式下從第二端口接收待寫入的數(shù)據(jù)，其輸出耦接到第一端口。在另一形式中，第一端口和第二端口在第一模式下用作獨立的讀/寫端口。在另一形式中，多端口存儲器還具有耦接到第一端口的第一感測放大器和耦接到第二端口的第二感測放大器。在另一形式中，這里提供一種操作多端口存儲器的方法。數(shù)據(jù)從第一端口通過第一電導(dǎo)以第一模式寫入到存儲單元的儲存節(jié)點，其中第一模式的特征在于電源電壓以第一電平施加在電源節(jié)點處。數(shù)據(jù)從第一端口通過第一電導(dǎo)且從第二端口通過第二電導(dǎo)以第二模式同時寫入到存儲單元的儲存節(jié)點，其中第二模式的特征在于電源電壓以與第一電平不同的第二電平施加于電源節(jié)點處。在另一形式中，第二電平低于第一電平。在另一形式中，儲存于儲存節(jié)點處的數(shù)據(jù)在第一模式和第二模式期間通過耦接到儲存節(jié)點的感測放大器被讀取。在另一形式中，儲存于儲存節(jié)點處的數(shù)據(jù)通過耦接到第二端口的第一感測放大器被讀取。在另一形式中，儲存于儲存節(jié)點出的數(shù)據(jù)通過耦接到第一端口的第二感測放大器被讀取。在另一形式中，第一電導(dǎo)等于第二電導(dǎo)。在另一形式中，第一電導(dǎo)通過耦接與儲存節(jié)點和第一端口之間的第一導(dǎo)通晶體管實現(xiàn)，第二電導(dǎo)通過耦接與儲存節(jié)點與第二端口之間的第二導(dǎo)通晶體管實現(xiàn)。
在另一形式中，提供一種方法，通過獨立于第二端口的操作，經(jīng)由第一端口以第一操作模式寫入數(shù)據(jù)到存儲器的儲存節(jié)點，來操作多端口存儲器。在第二操作模式中，數(shù)據(jù)通過第一端口和第二端口同時寫入到儲存節(jié)點。在另一形式中，第一模式的特征在于多端口存儲器運行在第一溫度下。第二模式的特征在于多端口存儲器運行在第二溫度下，其中第二溫度不同于第一溫度。在一種形式中，第二溫度低于第一溫度。因為實現(xiàn)本發(fā)明的裝置大部分由本領(lǐng)域技術(shù)人員已知的電子部件和電路構(gòu)成，所以將不在比上述視為必要的范圍更大的范圍上說明電路細節(jié)，以為了理解和認知本發(fā)明的下位概念，且為了不會模糊或錯失本發(fā)明的教導(dǎo)。盡管已經(jīng)關(guān)于具體導(dǎo)電類型或電勢極性描述的本發(fā)明，但是本領(lǐng)域技術(shù)人員將意識到，導(dǎo)電類型和電勢極性可以反轉(zhuǎn)。此外，本領(lǐng)域技術(shù)人員將意識到，上述操作的功能性之間的邊界僅是示范性的。多個操作的功能可以組合成單個操作，和/或單個操作的功能可以分散在額外操作中。此外，替選實施例可包括特定操作的多個例子，操作的順序可以在各種其他實施例中被改變。盡管這里參照特定實施例描述了本發(fā)明，但是可以進行各種修改和變化而不偏離下面的權(quán)利要求闡述的本發(fā)明的范圍。例如，各種位單元晶體管結(jié)構(gòu)和各種類型的感測放大器可以被使用。不同導(dǎo)電類型的晶體管可以容易地實施為執(zhí)行所描述的功能。可以使用各種復(fù)用器電路和驅(qū)動器電路中的任意電路。存儲器電路的布局可以本質(zhì)上是對稱的或者是非對稱的?？梢园ㄟ壿嬈饕曰谄谕男阅芩胶凸臉?biāo)準確定何時使用低電壓模式和高電壓模式。因此，說明書和附圖將在示范性而非限制性的意義上看待，所有這樣的修改旨在包括在本發(fā)明的范圍內(nèi)。這里關(guān)于特定實施例描述的任何益處、優(yōu)點或問題解決方案無意理解為任意或全部權(quán)利要求的關(guān)鍵、必需或必要特征或元件。術(shù)語“耦合”在這里使用時無意限制為直接耦合或機械耦接。此外，術(shù)語“一”在這里使用時定義為一個或多于一個。此外，權(quán)利要求中介紹性短語諸如“至少一個”和“一個或更多”的使用不應(yīng)理解為暗示由不定冠詞“一”介紹的另一權(quán)利要求元素將包含這種所介紹的權(quán)利要求元素的任何特定權(quán)利要求限制到僅包含一個這種元素的發(fā)明，即使當(dāng)相同權(quán)利要求包括介紹性短語“一個或更多”或者“至少一個”以及不定冠詞諸如“一”時。這同樣適用于定冠詞的使用。除非另外說明，否則術(shù)語諸如“第一”和“第二”用于元素諸如所描述的項目之間的任意區(qū)分。因此，這些術(shù)語不一定旨在表明這種元素的時間或其他優(yōu) 先性。
權(quán)利要求
1.ー種多端ロ存儲器，包括 存儲單元，具有儲存節(jié)點； 第一通道晶體管，耦接在該儲存節(jié)點與第一端ロ之間； 第二通道晶體管，耦接在該儲存節(jié)點與第二端ロ之間；以及 寫入裝置，耦接到該第一端口和該第二端ロ以用于當(dāng)該多端ロ存儲器由電源節(jié)點處的第一電壓供電時，從該第一端口和該第二端ロ之一分別經(jīng)由該第一通道晶體管和該第二通道晶體管之ー以第一模式寫入數(shù)據(jù)到該儲存節(jié)點，并且用于當(dāng)該多端ロ存儲器由該電源節(jié)點處的與該第一電壓不同的第二電壓供電時，同時從該第一端口和該第二端ロ經(jīng)由該第一通道晶體管和該第二通道晶體管以第二模式同時寫入數(shù)據(jù)到該儲存節(jié)點。
2.如權(quán)利要求I所述的多端ロ存儲器，還包括 讀取電路，稱接到該儲存節(jié)點。
3.如權(quán)利要求2所述的多端ロ存儲器，其中，該寫入裝置的特征還在于選擇性地在該第一端口和該第二端ロ之間進行選擇以用于寫入數(shù)據(jù)。
4.如權(quán)利要求3所述的多端ロ存儲器，其中，該寫入裝置包括第一復(fù)用器，該第一復(fù)用器具有用于從該第一端ロ接收待寫入的數(shù)據(jù)的第一輸入、用于從該第二端ロ接收待寫入的數(shù)據(jù)的第二輸入、以及耦接到該第一端ロ的輸出。
5.如權(quán)利要求4所述的多端ロ存儲器，其中該寫入裝置還包括 該第一端ロ具有用于啟用該第一通道晶體管的部分； 該第二端ロ具有用于啟用該第二通道晶體管的部分；以及 該寫入裝置還包括第二復(fù)用器，該第二復(fù)用器具有用于從該第一端ロ的用于啟用該第一通道晶體管的部分接收用于該第一通道晶體管的啟用信號的第一輸入、用于從該第二端ロ的用于啟用該第二通道晶體管的部分接收用于該第二通道晶體管的啟用信號的第二輸入、以及耦接到該第一通道晶體管的輸出。
6.如權(quán)利要求I所述的多端ロ存儲器，其中 該存儲単元具有第二儲存節(jié)點； 該多端ロ存儲器還包括 第三通道晶體管，耦接在該儲存節(jié)點與該第一端ロ的互補端ロ之間； 第四通道晶體管，耦接在該儲存節(jié)點與該第二端ロ的互補端ロ之間；以及所述寫入裝置耦接到該第一端口和該第二端ロ中的每個的互補端ロ以用于當(dāng)該多端ロ存儲器由該電源節(jié)點處的第一電壓供電時，從該第一端口和該第二端口中的所述之ー的互補端ロ分別經(jīng)由該第三通道晶體管或第四通道晶體管以所述第一模式寫入數(shù)據(jù)到該第ニ儲存節(jié)點，并且用于當(dāng)該多端ロ存儲器由該電源節(jié)點處的與該第一電壓不同的第二電壓供電時，同時從該第一端ロ的互補端口和該第二端ロ的互補端ロ經(jīng)由該第三通道晶體管和該第四晶體管以第二模式同時寫入數(shù)據(jù)到該第二儲存節(jié)點。
7.如權(quán)利要求I所述的多端ロ存儲器，其中，該第一端ロ是寫入端ロ，該第二端ロ在該第一模式中是讀取端ロ。
8.如權(quán)利要求7所述的多端ロ存儲器，還包括耦接到該第二端ロ的感測放大器。
9.如權(quán)利要求8所述的多端ロ存儲器，其中，該寫入裝置包括第一復(fù)用器，該第一復(fù)用器具有用于從該第一端ロ接收待寫入的數(shù)據(jù)的第一輸入、用于在該第二模式中從該第二端ロ接收待寫入的數(shù)據(jù)的第二輸入、以及耦接到該第一端ロ的輸出。
10.如權(quán)利要求I所述的多端ロ存儲器，其中該第一端口和該第二端ロ在該第一模式中用作獨立的讀/寫端ロ。
11.如權(quán)利要求10所述的多端ロ存儲器，還包括 第一感測放大器，耦接到該第一端ロ ；以及 第二感測放大器，耦接到該第二端ロ。
12.—種操作多端ロ存儲器的方法，包括 以第一模式從第一端ロ通過第一電導(dǎo)寫入數(shù)據(jù)到存儲單元的儲存節(jié)點，其中該第一模式的特征在于電源電壓以第一電平施加在電源節(jié)點處；以及 以第二模式同時從該第一端ロ通過該第一電導(dǎo)和從第二端ロ通過第二電導(dǎo)寫入數(shù)據(jù)到該存儲単元的該儲存節(jié)點，其中該第二模式的特征在于電源電壓以與該第一電平不同的第二電平施加在該電源節(jié)點處。
13.如權(quán)利要求12所述的方法，其中，該第二電平低于該第一電平。
14.如權(quán)利要求13所述的方法，還包括在該第一模式和該第二模式期間，通過耦接到該儲存節(jié)點的感測放大器讀取儲存在該儲存節(jié)點處的數(shù)據(jù)。
15.如權(quán)利要求12所述的方法，還包括通過耦接到該第二端ロ的第一感測放大器讀取儲存在該儲存節(jié)點處的數(shù)據(jù)。
16.如權(quán)利要求15所述的方法，還包括通過耦接到該第一端ロ的第二感測放大器讀取儲存在該儲存節(jié)點處的數(shù)據(jù)。
17.如權(quán)利要求12所述的方法,其中，該第一電導(dǎo)等于該第二電導(dǎo)。
18.如權(quán)利要求17所述的方法，其中，該第一電導(dǎo)通過耦接在該儲存節(jié)點與該第一端ロ之間的第一導(dǎo)通晶體管實現(xiàn)，該第二電導(dǎo)通過耦接在該儲存節(jié)點與該第二端ロ之間的第ニ導(dǎo)通晶體管實現(xiàn)。
19.ー種操作多端ロ存儲器的方法 在操作的第一模式中，獨立于第二端ロ的操作，通過第一端ロ寫入數(shù)據(jù)到存儲器的儲存節(jié)點；以及 在操作的第二模式中，同時通過該第一端口和該第二端ロ寫入數(shù)據(jù)到該儲存節(jié)點。
20.如權(quán)利要求19所述的方法，其中 該第一模式的特征在于該多端ロ存儲器操作在第一溫度下；且 該第二模式的特征在于該多端ロ存儲器操作在第二溫度下，其中，該第二溫度不同于該第一溫度。
全文摘要
一種多端口存儲器(10)根據(jù)一方法操作。數(shù)據(jù)通過第一電導(dǎo)(36)從第一端口(位線1)以第一模式寫入到存儲單元的儲存節(jié)點(24)。第一模式的特征在于電源電壓以第一電平應(yīng)用在電源節(jié)點(VDD)處。數(shù)據(jù)同時通過第一電導(dǎo)從第一端口和通過第二電導(dǎo)(40)從第二端口(位線0)以第二模式寫入到存儲單元的儲存節(jié)點。第二模式的特征在于電源電壓以與該第一電平不同的第二電平應(yīng)用在電源節(jié)點(VDD)處。
文檔編號G11C7/06GK102844814SQ201180018612
公開日2012年12月26日 申請日期2011年3月31日 優(yōu)先權(quán)日2010年4月14日
發(fā)明者A·C·魯塞爾, 張沙彥 申請人:飛思卡爾半導(dǎo)體公司