專利名稱：具有三維結(jié)構(gòu)的半導(dǎo)體存儲(chǔ)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體上涉及存儲(chǔ)裝置。更加具體地講，本發(fā)明涉及具有三維結(jié)構(gòu)的半導(dǎo)體存儲(chǔ)裝置。
背景技術(shù)：
非易失性存儲(chǔ)裝置的例子是相變存儲(chǔ)器(PCM)。PCM使用相變材料(例如硫族化物)來存儲(chǔ)數(shù)據(jù)。典型的硫族化物化合物是Ge2-Sb2-Te5 (GST)0通過控制加熱和冷卻過程，相變材料能夠在晶相和非晶相之間穩(wěn)定轉(zhuǎn)變。與晶相相比，非晶相表現(xiàn)出相對(duì)較高的電阻，而晶相表現(xiàn)出相對(duì)較低的電阻。可以通過將GST化合物加熱到610° C的熔融溫度以上，然后迅速冷卻該化合物，來建立非晶態(tài)，其也稱為〃復(fù)位〃狀態(tài)或邏輯"0〃狀態(tài)。通過將GST化合物長(zhǎng)時(shí)間(足以將相變材料轉(zhuǎn)換為晶態(tài)的時(shí)間)加熱到結(jié)晶溫度以上，可以建立晶態(tài)，其也稱為〃設(shè)定〃狀態(tài)或邏輯〃1"狀態(tài)。結(jié)晶溫度低于610° c的熔融溫度。加熱周期后面跟著隨后的冷卻周期。圖I示出了典型的相變存儲(chǔ)單元。參照?qǐng)D1，相變存儲(chǔ)器(PCM)單元110包括存儲(chǔ)元件112和開關(guān)元件114。開關(guān)元件114用于選擇性地訪問PCM單元110的存儲(chǔ)元件112。存儲(chǔ)元件112的典型實(shí)例是由相變材料(例如GST)形成的可變電阻器。通過在晶相和非晶相之間轉(zhuǎn)換結(jié)構(gòu)(或特性)，可以改變可變電阻器的電阻。圖2示出了作為圖I中所示的PCM單元110的存儲(chǔ)元件112的示例存儲(chǔ)元件的結(jié)構(gòu)。參照?qǐng)D2，加熱器122位于第一電極124和硫族化物化合物126之間，該硫族化物化合物126由第二電極128接觸，第二電極128通常具有低電阻。第一電極124用于實(shí)現(xiàn)到加熱器122低阻抗接觸。加熱器122促使在被稱為可編程容積132的物理空間內(nèi)的一部分硫族化物化合物126從晶態(tài)轉(zhuǎn)變?yōu)榉蔷B(tài)。圖3示出了圖2中所示的用于相變存儲(chǔ)器的存儲(chǔ)元件的復(fù)位和設(shè)定編程的時(shí)間和溫度的關(guān)系。參照?qǐng)D2和3，相變存儲(chǔ)器(PCM)單元可以被編程為兩種狀態(tài)(或相)(i)非晶態(tài)或〃復(fù)位〃狀態(tài)；和(ii )晶態(tài)或〃設(shè)定〃狀態(tài)?？梢酝ㄟ^由加熱器122對(duì)相變層(存儲(chǔ)元件的硫族化物化合物126)進(jìn)行加熱來實(shí)現(xiàn)這種對(duì)狀態(tài)的編程。為了編程復(fù)位狀態(tài)，使電流I_Reset在持續(xù)時(shí)間tP_Reset內(nèi)持續(xù)流經(jīng)加熱器122來將相變層加熱到溫度T_Reset。為了編程設(shè)定狀態(tài)，使電流I_Set流經(jīng)加熱器122來將相變層加熱到溫度T_Set，并且在持續(xù)時(shí)間tP_Set內(nèi)使相變層維持在溫度T_Set上，然后再對(duì)相變層降溫。電流I_Set的時(shí)間段tP_Set大于電流I_Reset的tP_Reset。所施加電流I_Reset和I_Set的脈沖分別以附圖標(biāo)記"232"和"234"指代。圖4A和4B分別示出了處于編程后的設(shè)定狀態(tài)"SET"和編程后的復(fù)位狀態(tài)"RESET"的相變存儲(chǔ)器(PCM)。相變材料(或相變層)是以熱的方式激活的。參照?qǐng)D2、3、4A和4B，通過在持續(xù)時(shí)間tP_Set內(nèi)持續(xù)施加電流I_Set，PCM單元被編程為設(shè)定狀態(tài)。施加到相變層上的熱量與I2XR成正比，其中〃1〃是流經(jīng)加熱器122的I_Set的電流值，并且〃R〃是加熱器122的電阻。在PCM單元被編程為圖4A中所示的設(shè)定狀態(tài)("SET")時(shí)，相變層被轉(zhuǎn)變?yōu)榻Y(jié)晶狀態(tài)，其導(dǎo)致比圖4B中所示的復(fù)位狀態(tài)("RESET")更低的單元電阻。類似地，通過在持續(xù)時(shí)間tP_Reset內(nèi)持續(xù)施加電流I_Reset，相變存儲(chǔ)單元被編程為復(fù)位狀態(tài)。在PCM單元被編程為復(fù)位狀態(tài)時(shí)，一定量的相變層被轉(zhuǎn)變?yōu)?圖4B的)非晶態(tài)，導(dǎo)致比(圖4A的)設(shè)定狀態(tài)更高的單元電阻。相變層中的可編程容積通常取決于施加給相變層的熱量。相變存儲(chǔ)裝置一般情況下使用非晶態(tài)代表邏輯"0〃狀態(tài)(或復(fù)位狀態(tài))，并且使用結(jié)晶狀態(tài)代表邏輯"I"狀態(tài)(或設(shè)定狀態(tài))。表I總結(jié)了示例相變存儲(chǔ)器的典型特性。表I :相變存儲(chǔ)器特性
TlP7O^H7F
編程狀態(tài)SI
電阻高OlOOKQ )f￡(10KQ )
讀電流IS
材料狀態(tài)WW￥b
寫脈沖大約 5Ons (tP_Reset) 大約 2OOns (tP_Set)近年來，已經(jīng)使用了各種不同的相變存儲(chǔ)器(PCM)單元。圖5示出了基于二極管的PCM單元，其包括與存儲(chǔ)元件142連接的二極管144。二極管144的陰極與字線148連接。存儲(chǔ)元件142與位線146連接。二極管144是二端子器件。也可以使用三端子器件作為開關(guān)元件。圖6示出了基于FET (或MOS晶體管)的PCM單元，其包括FET (M0S晶體管)154和存儲(chǔ)元件152。晶體管54的柵極、漏極和源極分別與字線158、存儲(chǔ)元件152和地連接。存儲(chǔ)元件152與位線156連接。圖7示出了基于雙極晶體管的PCM單元，其包括(PNP型的)雙極晶體管164和存儲(chǔ)元件162。雙極晶體管164的基極、發(fā)射極和集電極分別與字線168、存儲(chǔ)元件162和地連接。存儲(chǔ)元件162與位線166連接。存儲(chǔ)單元陣列可以由多個(gè)圖5中所示的PCM單元形成，這些PCM單元與多個(gè)位線146和字線148連接。類似地，存儲(chǔ)單元陣列可以由多個(gè)圖6中所示的PCM單元形成，這些PCM單元與多個(gè)位線156和字線158連接。存儲(chǔ)單元陣列可以由多個(gè)圖7中所示的PCM單元形成，這些PCM單元與多個(gè)位線166和字線168連接。存儲(chǔ)元件142、152和162中的每個(gè)是由起到圖I中所示的存儲(chǔ)元件112的作用的可變電阻器形成。二極管144、M0S晶體管154和雙極晶體管164中的每個(gè)起到圖I中所示的開關(guān)元件114的作用并且起到訪問與其連接的存儲(chǔ)元件的訪問元件的功能。使用圖5中所示的二極管144或者圖7中所示的雙極晶體管164作為存儲(chǔ)單元中的開關(guān)元件114是減小單元尺寸以提高存儲(chǔ)密度的嘗試。需要進(jìn)一步提高存儲(chǔ)系統(tǒng)密度，以繼續(xù)降低存儲(chǔ)系統(tǒng)成本和滿足由電子系統(tǒng)中不斷增多的數(shù)據(jù)通信量所部分推動(dòng)的存儲(chǔ)容量增大的需求。

發(fā)明內(nèi)容
按照本發(fā)明的一個(gè)方面，提供了一種制造存儲(chǔ)裝置的方法。通過該方法，形成半導(dǎo)體層的堆疊。而且，按照該方法，在所述半導(dǎo)體層的堆疊中的一層上形成電路。在所述半導(dǎo)體層的堆疊中的與包括所述電路的層不同的另一層上形成主存儲(chǔ)陣列。在所述電路與所述主存儲(chǔ)陣列之間形成多個(gè)電通路。所述電路用于通過所述電通路控制主存儲(chǔ)陣列的操作。按照本發(fā)明的另一個(gè)方面，提供了一種存儲(chǔ)裝置，其包括半導(dǎo)體層的堆疊。該存儲(chǔ)器包括形成在所述半導(dǎo)體層的堆疊中的一層上的電路。主存儲(chǔ)陣列位于所述半導(dǎo)體層的堆疊中的與包括所述電路的層不同的另一層上。多個(gè)電通路處于所述電路與所述主存儲(chǔ)陣列之間。所述電路通過所述電通路控制主存儲(chǔ)陣列的操作。例如，主存儲(chǔ)陣列包括相變存儲(chǔ)器或多個(gè)存儲(chǔ)單元。多個(gè)存儲(chǔ)單元中的每一個(gè)可 以包括與可變電阻元件連接的二極管、與可變電阻元件連接的場(chǎng)效應(yīng)晶體管或者與可變電阻元件連接的雙極晶體管。按照本發(fā)明的另一個(gè)方面，提供了一種存儲(chǔ)裝置，其包括基底半導(dǎo)體層，該基底半導(dǎo)體層包括多個(gè)存儲(chǔ)器控制電路。在基底半導(dǎo)體層上方形成有半導(dǎo)體層的堆疊。所述半導(dǎo)體層的堆疊中的每一層包括與多個(gè)存儲(chǔ)器控制電路之一進(jìn)行通信的存儲(chǔ)陣列。按照本發(fā)明的另一個(gè)方面，提供了一種存儲(chǔ)裝置，該存儲(chǔ)裝置包括m層的堆疊，每一層包括形成于其上的存儲(chǔ)單元的陣列，該陣列具有Idf Xe列單元，m、k和c中的每一個(gè)是大于I的整數(shù)，每個(gè)存儲(chǔ)單元包括相變存儲(chǔ)單元。例如，相變存儲(chǔ)陣列包括與起到存儲(chǔ)元件作用的可變電阻元件連接的二極管、場(chǎng)效應(yīng)晶體管或雙極晶體管。該存儲(chǔ)裝置還可以包括用于控制在這些層之一上形成的存儲(chǔ)單元的操作的外圍電路。外圍電路和在這些層之一上的存儲(chǔ)單元陣列可以形成在公共半導(dǎo)體襯底上。例如，外圍電路可以包括用于選擇單元陣列中的字線和位線的行解碼器和列選擇器。對(duì)與選定的字線和位線連接的存儲(chǔ)單元進(jìn)行訪問，以進(jìn)行數(shù)據(jù)寫入和數(shù)據(jù)讀取。存儲(chǔ)單元可以是包括作為存儲(chǔ)元件的可變電阻器的相變存儲(chǔ)器。在寫入操作中，施加設(shè)定電流并且可變電阻器存儲(chǔ)"數(shù)據(jù)〃。在讀取操作中，將可變電阻器生成的電壓與參考電壓進(jìn)行比較，以提供讀取操作中的讀出數(shù)據(jù)。在本發(fā)明的一種實(shí)施方式中，提供了三維相變存儲(chǔ)器(PCM)裝置。該P(yáng)CM裝置包括多個(gè)(m個(gè))半導(dǎo)體(例如，硅(Si))層，在這些層上形成有多個(gè)堆疊的PCM單元陣列。例如,在多個(gè)半導(dǎo)體陣列中的每一個(gè)上,形成有多個(gè)(P組)PCM單元陣列。重復(fù)形成一組PCM單元陣列，并且在各層上并排形成多組PCM單元陣列。在第一層上形成p組PCM單元陣列，在第二層上形成P組PCM單元。類似地，在各個(gè)半導(dǎo)體層上形成p組其它的PCM單元陣列。PCM裝置可以包括陣列控制電路，例如，行解碼器和局部列解碼器。局部列解碼器執(zhí)行局部列選擇。在第一半導(dǎo)體層上并排地為m個(gè)層重復(fù)形成與第一陣列、第二陣列和第P陣列的PCM單元陣列相對(duì)應(yīng)的局部列選擇器。PCM裝置還可以包括全局列解碼器。全局列解碼器形成在第一半導(dǎo)體層上。行解碼器也形成在第一半導(dǎo)體層上。在另一種實(shí)施方式中,所有的外圍控制電路都形成在第一半導(dǎo)體層上。按照本發(fā)明的實(shí)施方式，提供了 PCM裝置和系統(tǒng)，以及具有處于多個(gè)半導(dǎo)體層上的堆疊的 多個(gè)單元陣列的相關(guān)三維裝置體系結(jié)構(gòu)。多個(gè)單元陣列提高了存儲(chǔ)系統(tǒng)中使用的存儲(chǔ)密度以及存儲(chǔ)容量。按照本發(fā)明的實(shí)施方式的存儲(chǔ)裝置可以包括其它類型的存儲(chǔ)器，例如，隨機(jī)存取存儲(chǔ)器(RAM)和只讀存儲(chǔ)器(ROM)。RAM可以包括磁性RAM (MRAM)、電阻式RAM (RRAM)和鐵電 RAM (FRAM)0在結(jié)合附圖閱讀了下面的本發(fā)明具體實(shí)施方式
的介紹之后，對(duì)于本領(lǐng)域普通技術(shù)人員，本發(fā)明的其它方面和特征將會(huì)變得顯而易見。


現(xiàn)在將參照附圖僅以舉例的方式介紹本發(fā)明的實(shí)施方式，其中圖I是圖解說明相變存儲(chǔ)器(PCM)單元的示意圖；圖2是示出了 PCM單元的結(jié)構(gòu)的橫截面圖；圖3是在PCM單元的設(shè)定和復(fù)位操作期間的溫度變化的曲線圖；圖4A和4B分別是處于設(shè)定狀態(tài)和復(fù)位狀態(tài)的PCM的橫截面圖；圖5是圖解說明基于二極管的PCM單元的示意圖；圖6是圖解說明基于FET晶體管的PCM單元的示意圖；圖7是圖解說明基于雙極晶體管的PCM單兀的不意圖；圖8是圖解說明本發(fā)明的實(shí)施方式所適用的存儲(chǔ)裝置的示意圖；圖9A是按照本發(fā)明實(shí)施方式的包括多個(gè)基于二極管的相變存儲(chǔ)(PCM)單元的存儲(chǔ)裝置的橫截面圖；圖9B是按照本發(fā)明的另一種實(shí)施方式的三維的基于二極管的PCM的橫截面圖；圖10是圖解說明按照本發(fā)明的實(shí)施方式的存儲(chǔ)裝置中包含的PCM單元陣列的示意圖；圖11是圖解說明圖10中所示的PCM單元陣列在執(zhí)行寫入操作時(shí)的示意圖；圖12是圖解說明圖10中所示的PCM單元陣列在執(zhí)行讀取操作時(shí)的示意圖；圖13A是圖解說明按照本發(fā)明實(shí)施方式的具有多個(gè)PCM單元的三維存儲(chǔ)器體系結(jié)構(gòu)的框圖；附圖13B是圖解說明用于圖13A中所示的三維存儲(chǔ)器體系結(jié)構(gòu)的存儲(chǔ)地址控制信號(hào)的示意圖；圖14是圖解說明圖13A中所示的三維存儲(chǔ)器的局部列選擇器的例子的示意圖；圖15是圖解說明圖13A中所示的三維存儲(chǔ)器的全局列選擇器的例子的示意圖；圖16是圖解說明圖13A中所示的三維存儲(chǔ)器的寫入驅(qū)動(dòng)器的例子的示意圖；圖17是圖解說明圖13A中所示的三維存儲(chǔ)器的讀出放大器的例子的示意圖；圖18是圖解說明圖13A中所示的三維存儲(chǔ)器的行解碼器的例子的示意圖；圖19A是圖解說明按照本發(fā)明的實(shí)施方式的三維存儲(chǔ)器的執(zhí)行寫入操作的電路的不意圖19B是圖解說明按照本發(fā)明的實(shí)施方式的三維存儲(chǔ)器的執(zhí)行讀取操作的電路的不意圖；圖20A是圖解說明按照本發(fā)明的實(shí)施方式的三維存儲(chǔ)器的寫入操作的時(shí)序圖；圖20B是圖解說明按照本發(fā)明的實(shí)施方式的三維存儲(chǔ)器的讀取操作的時(shí)序圖；圖21是圖解說明按照本發(fā)明另一種實(shí)施方式的具有多個(gè)PCM單元的三維存儲(chǔ)器體系結(jié)構(gòu)的框圖；圖22是圖解說明圖21中所示的三維存儲(chǔ)器的全局列選擇器的例子的示意圖；圖23是圖解說明圖21中所示的三維存儲(chǔ)器的寫入驅(qū)動(dòng)器的例子的示意圖；圖24是圖解說明圖21中所示的三維存儲(chǔ)器的讀出放大器的另一個(gè)例子的示意圖； 圖25A是圖解說明按照本發(fā)明另一種實(shí)施方式的具有分段陣列的三維存儲(chǔ)器體系結(jié)構(gòu)的框圖；附圖25B是圖解說明用于圖25A中所示的三維存儲(chǔ)器體系結(jié)構(gòu)的存儲(chǔ)地址控制信號(hào)的不意圖；和圖26A和26B是圖解說明適合于按照本發(fā)明的實(shí)施方式的存儲(chǔ)裝置的PCM單元陣列的不意圖。
具體實(shí)施例方式總地來說，本發(fā)明的實(shí)施方式涉及半導(dǎo)體存儲(chǔ)裝置。本發(fā)明的實(shí)施方式涉及相變存儲(chǔ)(PCM)裝置和系統(tǒng)以及相關(guān)的三維裝置結(jié)構(gòu)，該三維裝置結(jié)構(gòu)具有處于多個(gè)半導(dǎo)體(例如，硅)層上的堆疊的多個(gè)單元陣列。在一種實(shí)施方式中，PCM單元使用二極管作為相變存儲(chǔ)單元的開關(guān)元件。在其它一些實(shí)施方式中，開關(guān)元件是MOS晶體管和雙極晶體管。在實(shí)施方式中，存儲(chǔ)裝置是易失性和非易失性的存儲(chǔ)器。存儲(chǔ)裝置包括各種類型的存儲(chǔ)器，比如例如，隨機(jī)存取存儲(chǔ)器(RAM)和只讀存儲(chǔ)器(ROM)。RAM包括例如磁性RAM (MRAM)、電阻式RAM (RRAM)和鐵電RAM (FRAM)0圖8示出了可運(yùn)用本發(fā)明實(shí)施方式的存儲(chǔ)裝置。參照?qǐng)D8，存儲(chǔ)裝置包括具有外圍電路的存儲(chǔ)單元陣列170，該外圍電路包括行解碼器172和列解碼器、讀出放大器和寫入驅(qū)動(dòng)器174。行解碼器172接收包括預(yù)解碼地址信息和控制信息的信號(hào)176。列解碼器、讀出放大器和寫入驅(qū)動(dòng)器174接收包括控制信息的信號(hào)178。而且，列解碼器、讀出放大器和寫入驅(qū)動(dòng)器174與用于數(shù)據(jù)寫入和讀取的輸入和輸出(I/O)電路進(jìn)行通信。由存儲(chǔ)裝置控制電路(未示出)提供用于行(字線)和列(位線)的控制信息。圖9A示出了按照本發(fā)明實(shí)施方式的包括多個(gè)基于二極管的相變存儲(chǔ)(PCM)單元的存儲(chǔ)裝置。參照?qǐng)D9A，該裝置具有多組單元陣列，每組單元陣列包括單元1，..，單元(n-1)，單元n。在該特定例子中，重復(fù)布置n個(gè)存儲(chǔ)單元180-1，. ..，180- (n_l)和180_n，以形成一層單元陣列，n是大于I的整數(shù)。例如，n是64，但是并不局限于此。n個(gè)存儲(chǔ)單元180-1，. . .，180- (n-1)和180-n中個(gè)每一個(gè)都配備有GST (硫族化物化合物)182、自對(duì)準(zhǔn)底部電極184和作為陽極186和陰極188的串聯(lián)連接的垂直P-N 二極管。加熱器190處于GST 182和位線192之間，位線192具有頂部電極(未示出)，該頂部電極被配置為具有低電阻。
加熱器190對(duì)應(yīng)于圖2和4A、4B中的加熱器122。GST 182對(duì)應(yīng)于圖2和4A、4B中的硫族化物化合物126。頂部電極(其是加熱器190和位線192之間的觸點(diǎn))和底部電極184分別對(duì)應(yīng)于圖2和4A、4B的第一電極124和第二電極128。硫族化物化合物會(huì)生成如圖2和4B中所示的可編程容積132。具有陽極186和陰極188的二極管對(duì)應(yīng)于圖5中所示的二極管144并且起到圖I的開關(guān)元件114的作用。位線192由第一金屬層(Ml)形成。二極管的陰極188與P襯底198的N+摻雜基底中形成的字線194相連接。在該特定例子中，襯底198是由具有P型摻雜劑的半導(dǎo)體層形成的。字線搭接片196使用第二金屬層(M2)來降低字線電阻。字線搭接片可以被用于每n個(gè)相變存儲(chǔ)(PCM)單元。多頻繁地將字線194與低電阻搭接片196連接(例如，〃搭接")是這樣選擇的搭接足以降低在字線驅(qū)動(dòng)器(后面將會(huì)介紹)與距離搭接連接最遠(yuǎn)的存儲(chǔ)單元之間的字線電阻。不過，不要使搭接會(huì)明顯增加總體的存儲(chǔ)陣列尺寸。字線194和搭接片196通過觸點(diǎn)199連接。位線192和字線194分別對(duì)應(yīng)于圖5中所示的位線146和字線148。在實(shí)施基于FET和雙極的PCM單元的情況下，位線192對(duì)應(yīng)于位線156和166中的每個(gè)，并且字線194對(duì)應(yīng)于圖6和7中所示的字線158和168中的每個(gè)。 圖9B示出了按照本發(fā)明的另一種實(shí)施方式的三維存儲(chǔ)裝置。在圖9B中所示的特定例子中，三維存儲(chǔ)裝置包括兩個(gè)堆疊的PCM結(jié)構(gòu)100-1和100-2。PCM結(jié)構(gòu)100-1包括P襯底的第一硅層198-1。PCM結(jié)構(gòu)100-2包括單晶的第二硅層198-2。層198-1和198-2可以使用包括GaAs和"III-V"化合物材料的半導(dǎo)體材料。堆疊的PCM結(jié)構(gòu)100-1和100-2中的每個(gè)PCM結(jié)構(gòu)具有多個(gè)PCM單元，這些PCM單元具有與圖9A中所示的基于二極管的PCM單元相同的結(jié)構(gòu)。PCM結(jié)構(gòu)100-1和100-2包括各自的字線194-1、194-2和字線搭接片 196-1、196-2。第一層100-1的PCM單元陣列是在P襯底198-1 (第一半導(dǎo)體層)上制造的。第二層100-2的PCM單元陣列是在第二半導(dǎo)體層198-2上制造的。可以在PCM結(jié)構(gòu)100-2上方形成的層上制造PCM單元陣列的另外結(jié)構(gòu)。本領(lǐng)域技術(shù)人員將會(huì)理解，堆疊結(jié)構(gòu)的層數(shù)并沒有限制。圖10示出了按照本發(fā)明實(shí)施方式的存儲(chǔ)裝置中包含的相變存儲(chǔ)器(PCM)單元陣列。該存儲(chǔ)裝置具有如圖9A和9B中所示的三維結(jié)構(gòu)。在圖10中所示的特定例子中，存儲(chǔ)單元是基于二極管的PCM單元。每個(gè)存儲(chǔ)單元包括二極管144和可變電阻器142，作為圖5中所示的存儲(chǔ)元件。參照?qǐng)D9A、9B和10，在一個(gè)半導(dǎo)體層(例如，圖9B中的層198_1和198_2中的每個(gè))上制造多個(gè)(p個(gè))單元陣列(PCM單元陣列1，PCM單元陣列2，. . .，PCM單元陣列p)，P是大于I的整數(shù)。例如，P是4或8。PCM單元陣列的電路結(jié)構(gòu)彼此相同。每組p個(gè)PCM單元陣列302-1-302-p包括多個(gè)(j個(gè))位線(B/Ll-B/Lj)。多個(gè)(k個(gè))字線〃W/L1〃-" ff/Lk〃312-l-312-k與PCM單元陣列302-1-302-p的PCM單元相連接。每個(gè)PCM單元陣列包括多個(gè)存儲(chǔ)單元(kX j個(gè)單元)，k和j分別代表行數(shù)和列數(shù)，k和j各自是大于I的整數(shù)。例如，k是512, j是256。每個(gè)存儲(chǔ)單元包括與存儲(chǔ)元件連接的二極管，比如例如,如圖5中所示，基于二極管的PCM單元包括與存儲(chǔ)元件142連接的二極管144。本領(lǐng)域技術(shù)人員將會(huì)理解，P、k和j是沒有限制的。在圖10中，每個(gè)存儲(chǔ)元件由電阻器表示(如圖5中所示，實(shí)際上是可變電阻器142)。總地來說，與字線和位線連接的存儲(chǔ)單元由〃304-(K，J)"表示，K代表一層中行的可變數(shù)量，J代表P組中的一組中的列的可變數(shù)量，I彡K彡k, I彡J彡j。在圖10中，示出了存儲(chǔ)單元304- (1，I)和304- (k，j)。每個(gè)存儲(chǔ)單元在位線和字線的交點(diǎn)處與位線和字線耦接。每個(gè)存儲(chǔ)單元具有第一端子306和第二端子310。第一端子306對(duì)應(yīng)于圖2、4A、4B中所示的第一電極124和圖9A中所示的位線192與加熱器190的連接。不過，圖10沒有示出與存儲(chǔ)單元的可變電阻器連接的加熱器。第二端子310對(duì)應(yīng)于圖9A中所示的陰極188與字線194的連接點(diǎn)。圖10中所示的存儲(chǔ)單元304-(k，j)的第一和第二端子306和310分別與相應(yīng)的位線〃B/Lj〃308-j和字線〃W/Lk〃312-k連接。位線也稱為〃列〃，字線也稱為〃行〃。一個(gè)單元陣列中的列數(shù)j是沒有限制的，并且j可以等于n，n代表圖9A和9B中所示的一個(gè)陣列內(nèi)的一行中PCM單元的數(shù)量。j例如為256。一個(gè)單元陣列中的行數(shù)k和陣列的個(gè)數(shù)P是沒有限制的。圖11示出了圖10中所示的PCM單元陣列之一(例如，PCM單元陣列1,302-1)，其目的是為了描述寫入操作"WRITE"。字線和位線的選擇是按照行和列地址來進(jìn)行的。在圖11中所示的特定例子中，選擇了字線"W/L2"和位線"B/Lj"。 參照?qǐng)D11，通過將字線〃W/L2〃312-2的偏壓變?yōu)?V，字線〃W/L2〃312_2被選中，同時(shí)各個(gè)字線312-1和312-3-312-k具有VDD+2伏的偏壓，仍然保持未選中狀態(tài)。在圖11中所示的特定例子中，VDD的電壓是I. 8伏，并且該技術(shù)使用0. 18 y m的最小形體尺寸。不過，本領(lǐng)域技術(shù)人員應(yīng)該會(huì)理解，也可以使用其它電壓、工藝技術(shù)和單元特征。來自寫入驅(qū)動(dòng)器(稍后將加以介紹)的值為〃I_Reset〃或〃I_Set〃的寫入電流流過選中的位線〃B/Lj〃308_j并且經(jīng)由選中的單元304-(2，j)流過選中的字線〃W/L2〃312-2。利用位線的寄生電容將位線電位抬高，使得未選中的位線(例如，位線308-1，308-2和其它未示出的位線)被保持為高阻抗"懸浮"狀態(tài)。與未選中的字線或懸浮位線連接的未選中的單元被反向偏置，因此沒有電流流經(jīng)未選中的單元。選中的單元304-(2，j)用于通過設(shè)定電流I_Set寫入數(shù)據(jù)"1〃或者通過復(fù)位電流I_Reset寫入數(shù)據(jù)"O"。圖12示出了圖10的PCM單元陣列1，302-1，該P(yáng)CM單元陣列被偏置為用于進(jìn)行讀取操作"READ"。參照?qǐng)D12，通過將字線〃W/L2〃312-2的偏壓變?yōu)?V，字線〃W/L2〃312_2被選中，同時(shí)未選中的字線312-1和312-3-312-k具有VDD+1伏的偏壓，仍然保持未選中狀態(tài)。讀取電流〃I_Read〃通過選中的位線〃B/Lj〃308-j和選中的單元304-(2, j)從讀出放大器(后面將加以介紹)流向選中的字線"W/L2"312-2。利用位線的寄生電容將位線電位抬高，使得未選中的位線(例如，位線308-1,308-2和其它位線(未示出))被保持為高阻抗〃懸浮"狀態(tài)。與未選中的字線或懸浮位線連接的未選中的單元被反向偏置，因此沒有電流流經(jīng)未選中的單元。在表2 (Kwang-Jin Lee 等人，“A 90nm I. 8V 512Mb Diode-Switch PRAM With266MB/s Read Throughput”，IEEE J Solid-State Circuits,第 43 卷,第 I 期,第 150-162頁，2008年I月)中總結(jié)了圖10、11和12中所示的基于二極管的PCM裝置的電壓偏置狀況和電流狀況的例子。所有電壓和電流值都是用于實(shí)施方式的示例。本領(lǐng)域技術(shù)人員應(yīng)該會(huì)理解，與工藝技術(shù)和單元特性相符的其它值也是可以的。表2 :基于二極管的PCM的電壓和電流狀況
權(quán)利要求
1.ー種制造存儲(chǔ)裝置的方法，包括形成半導(dǎo)體層的堆疊；在所述半導(dǎo)體層的堆疊中的ー層上形成電路；在所述半導(dǎo)體層的堆疊中的與包括所述電路的層不同的另ー層上形成主存儲(chǔ)陣列；和在所述電路和所述主存儲(chǔ)陣列之間形成多條電通路，所述電路通過所述電通路控制所述主存儲(chǔ)陣列的操作。
2.根據(jù)權(quán)利要求I所述的方法，其中形成主存儲(chǔ)陣列包括下列之一形成相變存儲(chǔ)器；和形成包括多個(gè)存儲(chǔ)単元的相變存儲(chǔ)器，每個(gè)存儲(chǔ)單元包括與可變電阻元件連接的ニ極管。
3.根據(jù)權(quán)利要求I或2所述的方法，還包括在包括所述電路的層上形成次存儲(chǔ)陣列。
4.根據(jù)權(quán)利要求I所述的方法，其中，形成半導(dǎo)體層的堆疊包括在形成包括所述主存儲(chǔ)陣列的層之前形成包括所述電路的層。
5.根據(jù)權(quán)利要求I所述的方法，還包括下列之一在所述半導(dǎo)體層的堆疊中的每ー層上形成存儲(chǔ)陣列；和在所述半導(dǎo)體層的堆疊中的與包括所述電路的層不同的每ー層上形成存儲(chǔ)陣列。
6.一種存儲(chǔ)裝置，包括半導(dǎo)體層的堆疊；在所述半導(dǎo)體層的堆疊中的ー層上的電路；在所述半導(dǎo)體層的堆疊中的與包括所述電路的層不同的另ー層上的主存儲(chǔ)陣列；和在所述電路和所述主存儲(chǔ)陣列之間的多條電通路，所述電路通過所述電通路控制所述主存儲(chǔ)陣列的操作。
7.根據(jù)權(quán)利要求6所述的存儲(chǔ)裝置，其中，所述主存儲(chǔ)陣列包括下列之一相變存儲(chǔ)器；和多個(gè)存儲(chǔ)單兀。
8.根據(jù)權(quán)利要求6所述的存儲(chǔ)裝置，其中，所述多個(gè)存儲(chǔ)單元中的每ー個(gè)包括下列之與可變電阻元件連接的ニ極管；與可變電阻元件連接的場(chǎng)效應(yīng)晶體管；和與可變電阻元件連接的雙極晶體管。
9.根據(jù)權(quán)利要求6所述的存儲(chǔ)裝置，其中，包括所述電路的層還包括存儲(chǔ)陣列。
10.根據(jù)權(quán)利要求6所述的存儲(chǔ)裝置，其中，包括所述電路的層是所述半導(dǎo)體層的堆疊中形成的第一層。
11.根據(jù)權(quán)利要求6所述的存儲(chǔ)裝置，其中，所述半導(dǎo)體層的堆疊中的每ー層包括存儲(chǔ)陣列。
12.根據(jù)權(quán)利要求6所述的存儲(chǔ)裝置，還包括在所述半導(dǎo)體層的堆疊中的與包括所述電路的層不同的每ー層上的存儲(chǔ)陣列。
13.一種存儲(chǔ)裝置，包括包括多個(gè)存儲(chǔ)器控制電路的基底半導(dǎo)體層；和 在所述基底半導(dǎo)體層上方形成的半導(dǎo)體層的堆疊，所述半導(dǎo)體層的堆疊中的每ー層包括與所述多個(gè)存儲(chǔ)器控制電路之一通信的存儲(chǔ)陣列。
14.根據(jù)權(quán)利要求13所述的存儲(chǔ)裝置，其中，每個(gè)存儲(chǔ)陣列包括下列之一 包括多個(gè)存儲(chǔ)単元的相變存儲(chǔ)器，其中每個(gè)存儲(chǔ)單元包括與可變電阻元件連接的ニ極管；和 包括多個(gè)存儲(chǔ)単元的相變存儲(chǔ)器，其中每個(gè)存儲(chǔ)單元包括與可變電阻元件連接的場(chǎng)效應(yīng)晶體管。
15.根據(jù)權(quán)利要求14所述的存儲(chǔ)裝置，其中，每個(gè)存儲(chǔ)陣列包括相變存儲(chǔ)器，該相變存儲(chǔ)器包括多個(gè)存儲(chǔ)単元，每個(gè)存儲(chǔ)單元具有與可變電阻元件連接的雙極晶體管。
16.一種存儲(chǔ)裝置，包括 m層的堆疊，每個(gè)層包括形成于其上的存儲(chǔ)單元陣列，該陣列具有k行Xe列的単元，m、k和c中的每個(gè)是大于I的整數(shù)，每個(gè)存儲(chǔ)單元包括相變存儲(chǔ)単元；和 用于控制在這些層之一上形成的存儲(chǔ)單元的操作的外圍電路。
17.根據(jù)權(quán)利要求16所述的存儲(chǔ)裝置，其中，所述外圍電路和在這些層之一上的存儲(chǔ)單元陣列形成在公共半導(dǎo)體襯底上。
18.根據(jù)權(quán)利要求17所述的存儲(chǔ)裝置，其中，所述外圍電路包括與所述m層相對(duì)應(yīng)的m個(gè)行選擇器，所述m個(gè)行選擇器中的每個(gè)行選擇器控制在相應(yīng)層上形成的存儲(chǔ)單元的行選擇。
19.根據(jù)權(quán)利要求18所述的存儲(chǔ)裝置，其中，所述外圍電路還包括與所述m層相對(duì)應(yīng)的m個(gè)列選擇器，所述m個(gè)列選擇器中的每個(gè)列選擇器控制在相應(yīng)層上形成的存儲(chǔ)單元的列選擇。
20.根據(jù)權(quán)利要求19所述的存儲(chǔ)裝置，其中，所述外圍電路還包括P個(gè)全局列選擇器，每個(gè)全局列選擇器控制所述m個(gè)列選擇器的列選擇。
21.根據(jù)權(quán)利要求16到20中任何一項(xiàng)所述的存儲(chǔ)裝置，其中，在所述m層中的每ー層上的存儲(chǔ)單元的存儲(chǔ)陣列被劃分為多個(gè)子陣列。
22.根據(jù)權(quán)利要求16到20中任何一項(xiàng)所述的存儲(chǔ)裝置，其中，每ー層的c列被按照每j列分成ー組的方式分成P組，C等于jXp。
23.根據(jù)權(quán)利要求22所述的存儲(chǔ)裝置，其中，所述P個(gè)全局列選擇器響應(yīng)于用于選擇全局列的全局列選擇信號(hào)。
24.根據(jù)權(quán)利要求23所述的存儲(chǔ)裝置，其中，與所選擇的全局列相關(guān)聯(lián)的P個(gè)列選擇器響應(yīng)于用于選擇陣列中的一列的局部列選擇信號(hào)。
25.根據(jù)權(quán)利要求24所述的存儲(chǔ)裝置，其中，所述m個(gè)行選擇器中的每個(gè)響應(yīng)于用于選擇陣列中的一行的行選擇信號(hào)。
26.根據(jù)權(quán)利要求25所述的存儲(chǔ)裝置，其中，所述陣列的所選擇的行和列中的存儲(chǔ)單元按照數(shù)據(jù)寫入和讀取進(jìn)行操作。
27.根據(jù)權(quán)利要求22到26中任何一項(xiàng)所述的存儲(chǔ)裝置，其中，所述m個(gè)列選擇器包括選擇操作晶體管和放電操作晶體管，所述選擇操作晶體管與j個(gè)列耦合，所述放電操作晶體管與所述選擇操作晶體管耦合，在訪問存儲(chǔ)單元之前所述放電操作晶體管對(duì)這些列進(jìn)行放電。
28.根據(jù)權(quán)利要求22到27中任何一項(xiàng)所述的存儲(chǔ)裝置，其中，所述外圍電路還包括用于向單元陣列的所選擇的行和列中的存儲(chǔ)單元寫入數(shù)據(jù)的數(shù)據(jù)寫入電路。
29.根據(jù)權(quán)利要求22到27中任何一項(xiàng)所述的存儲(chǔ)裝置，其中，所述外圍電路還包括用于從單元陣列的所選擇的行和列中的存儲(chǔ)單元中讀取數(shù)據(jù)的數(shù)據(jù)讀取電路。
30.根據(jù)權(quán)利要求29所述的存儲(chǔ)裝置，其中，所述數(shù)據(jù)讀取電路包括用于在數(shù)據(jù)讀取之前對(duì)用于讀取數(shù)據(jù)的線路進(jìn)行放電的數(shù)據(jù)讀取放電晶體管。
31.根據(jù)權(quán)利要求30所述的存儲(chǔ)裝置，其中，所述數(shù)據(jù)讀取電路還包括 用于對(duì)數(shù)據(jù)讀出操作線路進(jìn)行預(yù)充電的預(yù)充電操作晶體管；和 用于響應(yīng)于數(shù)據(jù)電壓而在所述數(shù)據(jù)讀出操作線路上生成電壓的鉗位操作晶體管。
32.根據(jù)權(quán)利要求31所述的存儲(chǔ)裝置，其中，所述數(shù)據(jù)讀取電路還包括用于執(zhí)行多個(gè)對(duì)所述數(shù)據(jù)讀出操作線路進(jìn)行預(yù)充電的步驟的電路。
33.根據(jù)權(quán)利要求31或32所述的存儲(chǔ)裝置，其中，所述數(shù)據(jù)讀取電路還包括用于將在所述數(shù)據(jù)讀出操作線路上生成的電壓與參考電壓進(jìn)行比較的比較器，其中，如果所生成的電壓大于所述參考電壓，則所述比較器提供讀出數(shù)據(jù)輸出。
全文摘要
三維存儲(chǔ)裝置包括半導(dǎo)體層的堆疊。在每個(gè)層上形成有相變存儲(chǔ)器(PCM)單元陣列。每個(gè)PCM單元包括作為存儲(chǔ)元件的可變電阻器，該可變電阻器的電阻可以變化。在一個(gè)層上，形成了包括行和列解碼器、讀出放大器和全局列選擇器的外圍電路，以控制存儲(chǔ)器的操作。局部位線和字線與存儲(chǔ)單元相連接。全局列選擇器選擇出要與局部位線連接的全局位線。行解碼器選擇字線。所施加的電流流過與所選擇的局部位線和字線連接的存儲(chǔ)單元。在寫入操作中，施加設(shè)定電流或復(fù)位電流并且所選擇的PCM單元的可變電阻器存儲(chǔ)"數(shù)據(jù)"。在讀取操作中，施加讀取電流并且將可變電阻器兩端生成的電壓與參考電壓進(jìn)行比較，以提供讀出數(shù)據(jù)。
文檔編號(hào)G11C11/34GK102834868SQ201180017987
公開日2012年12月19日 申請(qǐng)日期2011年4月4日 優(yōu)先權(quán)日2010年4月5日
發(fā)明者金鎮(zhèn)祺 申請(qǐng)人:莫塞德技術(shù)公司