專利名稱：一種存儲器的bist地址掃描電路及其掃描方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路領(lǐng)域，特別是涉及一種存儲器的BIST地址掃描電路。本發(fā)明還涉及一種存儲器的BIST地址掃描方法。
背景技術(shù)：
在SoC系統(tǒng)應(yīng)用中，經(jīng)常會有多個存儲器同時存在于一個系統(tǒng)中。如有一個Flash(閃存)用于存儲數(shù)據(jù)，同時還有一個EEPR0M(電可擦可編程只讀存儲器)用于存儲設(shè)置數(shù)據(jù)。目前，存儲器的測試大都采用內(nèi)建自測系統(tǒng)BIST (Buid-1n-SeIf-TestCircuit)。BIST通常是一個序列命令解碼控制模塊，通過對序列命令進行劃分段，串轉(zhuǎn)并，然后解碼，產(chǎn)生控制(地址或數(shù)據(jù)信號)組成的輸入到被測存儲器的測試向量，然后對被測存儲器產(chǎn)生的響應(yīng)與預(yù)期進行比對來判斷被測存儲器是否通過測試。在對多存儲器系統(tǒng)進行測試時，由于存儲器的種類不同，容量不同，地址結(jié)構(gòu)不同，通常每個存儲器都配一個BIST。這樣會增加較多的電路，占用更多的芯片面積。在中國專利200720170572.X “一種嵌入式存儲器內(nèi)建自測試結(jié)構(gòu)”中雖然涉及到一種多存儲器系統(tǒng)的測試。但是，由于它是同時對所有的存儲器進行并行測試，只能用于多存儲器的地址掃描方法是相同的，并且地址掃描是一維的、連續(xù)的。當每個存儲器地址的掃描方法不同，地址掃描是三維的、不連續(xù)的(行地址、列地址和塊地址)，使用該方法就不能進行正常測試?，F(xiàn)在有一種對多存儲器進行三維的、不連續(xù)的地址掃描的方法是:根據(jù)各個存儲器的每一維地址的寬度，計算完成其掃描的Clock的數(shù)量，通過數(shù)Clock進行時序控制，確定其邊界，掃描地址時，根據(jù)不同的掃描方法進行組合，從而完成所有存儲器全部地址空間的掃描。這個方法比較繁瑣。還有一種對多存儲器進行三維的、不連續(xù)的地址掃描的方法是:定義行地址、列地址和塊地址三個寄存器，并根據(jù)各個存儲器的地址結(jié)構(gòu)和寬度確定其邊界，掃描地址時分別對各寄存器計算，根據(jù)不同的掃描方法進行組合，從而完成所有存儲器全部地址空間的掃描。這種方法需要較多的寄存器。

發(fā)明內(nèi)容
本發(fā)明是提供一種存儲器的BIST地址掃描電路，支持多維地址的多存儲器系統(tǒng)的測試，能測試各種類型的存儲器。為此，本發(fā)明還要提供一種存儲器的BIST地址掃描方法。本發(fā)明的BIST地址掃描電路，包括:地址寄存器、加法器、地址邊界比較器、地址邊界寄存器、地址邊界選擇器、加數(shù)選擇器、進位位選擇開關(guān)、結(jié)束信號選擇器和控制字；所述地址寄存器連接存儲器地址線、地址邊界選擇器和加法器；所述加法器連接加數(shù)選擇器和進位位選擇開關(guān)；所述地址邊界比較器連接地址邊界寄存器、地址邊界選擇器、進位位選擇開關(guān)和結(jié)束信號選擇器；所述控制字連接加數(shù)選擇器、進位位選擇開關(guān)、地址邊界選擇器和結(jié)束信號選擇器。所述地址掃描電路，只有一個地址寄存器，地址寄存器的位數(shù)等于被測試存儲器中容量最大存儲器的地址寬度。所述地址掃描電路，與被測試存儲器的地址相連是低位對齊，順序由高到低是塊地址一歹I」地址一彳了地址。所述地址掃描電路，所述地址寄存器的初始順序由高到低始終是塊地址一列地址一打地址。所述地址掃描電路，多層存儲器的層地址直接接入到行地址的高位。本發(fā)明的存儲器的BIST地址掃描方法，通過地址寄存器，加法器，地址邊界比較器，地址邊界寄存器，地址邊界選擇器，加數(shù)選擇器，進位位選擇開關(guān)，結(jié)束信號選擇器，控制字，使多存儲器系統(tǒng)中的不同存儲器的行地址、列地址和塊地址組合成一個地址寄存器，該地址寄存器中的地址始終是一個完整的、連續(xù)的地址，包括:進行行地址掃描，掃描順序為:行地址一列地址一塊地址，到達塊地址的邊界時，停止掃描；進行列地址掃描，掃描順序為:列地址一塊地址一行地址，當行地址有進位時，停止掃描。進一步改進所述地址掃描方法，能通過外部的時序控制結(jié)束掃描。所述地址掃描方法，通過加數(shù)選擇器，能根據(jù)不同的測試算法分別對各個存儲器的地址進行運算，如:行地址或列地址±1或土K (K的值根據(jù)存儲器的讀數(shù)據(jù)總線寬度和測試方法來選擇，通常為1、2、4、8，分別對應(yīng)8Bit，16Bit，32Bit和64Bit的存儲器輸出總線的覽度)。本發(fā)明的存儲器的BIST地址掃描方法能方便的按照不同的掃描方法分別對各個存儲器的地址進行運算，使之能適用于地址寬度不同、地址結(jié)構(gòu)不同的多存儲器系統(tǒng)的測試。地址寄存器的位數(shù)等于多存儲器系統(tǒng)中容量最大的存儲器的地址寬度(包括PLANE地址)，地址寄存器的初始順序由高到低始終是:塊地址Ba-列地址Ra-行地址Ca。在多存儲器系統(tǒng)中，各個存儲器的多維地址與本BIST相連的順序由高到低是:塊地址Ba-列地址Ra-行地址Ca，并且從Ca低位對齊，BIST依次對各個存儲器進行測試，本發(fā)明的BIST地址掃描電路及掃描方法支持多維地址空間的多存儲器系統(tǒng)的測試，兼容多PLANE存儲器的測試，能測試各種類型的存儲器。


圖1是本發(fā)明掃描電路的示意圖。圖2是本發(fā)明掃描電路的原理圖。圖3是本發(fā)明與多存儲器系統(tǒng)的連接示意圖。圖4是本發(fā)明掃描電路掃描一雙存儲器系統(tǒng)的示意圖。圖5是圖4實施例的示意圖一，顯示存儲器I的行掃描。圖6是圖4實施例的示意圖二，顯示存儲器I的列掃描。圖7是圖4實施例的示意圖三，顯示存儲器2的行掃描。圖8是圖4實施例的示意圖四，顯示存儲器2的列掃描。
具體實施例方式如圖1所示，本發(fā)明的存儲器的BIST地址掃描電路，包括:地址寄存器、加法器、地址邊界比較器、地址邊界寄存器、地址邊界選擇器、加數(shù)選擇器、進位位選擇開關(guān)、結(jié)束信號選擇器和控制字；所述地址寄存器連接存儲器地址線、地址邊界選擇器和加法器；所述加法器連接加數(shù)選擇器和進位位選擇開關(guān)；所述地址邊界比較器連接地址邊界寄存器、地址邊界選擇器、進位位選擇開關(guān)和結(jié)束信號選擇器；所述控制字連接加數(shù)選擇器、進位位選擇開關(guān)、地址邊界選擇器和結(jié)束信號選擇器。所述地址寄存器的位數(shù)等于被測試存儲器中容量最大存儲器的地址寬度。本發(fā)明的存儲器的BIST地址掃描電路與被測試存儲器的地址相連是低位對齊，順序由高到低是:塊地址一列地址一行地址。本掃描電路的示意圖中只有一個地址寄存器，地址寄存器的初始順序由高到低始終是塊地址一列地址一行地址。所述BIST地址掃描電路，多層(PLANE)存儲器的層(PLANE)地址直接接入到行地址的高位。如圖2所示，當測試某個存儲器時，假設(shè)，該存儲器的行地址、列地址和塊地址的寬度分別為X、1、Z，首先使地址寄存器的位數(shù)等于x+y+z,存儲器的地址Ba, Ra, Ca連接到地址寄存器的Adr [χ+y+z-l，O]，低位對齊，設(shè)定地址邊界選擇器使塊地址Ba與地址邊界比較器對齊，把塊地址Ba的邊界存入地址邊界寄存器，塊地址Ba的邊界不一定是所有的位都為I，需要通過與地址寄存器中的Ba的邊界值比較來確定地址掃描是否已到塊地址Ba的邊界，當?shù)竭_塊地址Ba的邊界時地址邊界比較器標志位置位；行掃描的順序是Ca-Ra-Ba，進行行掃描時，設(shè)定進位位選擇開關(guān)，使地址邊界比較器的標志位與Ca
斷開，使Ca[x_l]的進位位與Ra
相連，通過加數(shù)選擇器，使加數(shù)與Ca的低位對齊，然后累加到地址寄存器，直至到塊地址Ba的邊界，地址邊界比較器標志位置位，通過結(jié)束信號選擇器輸出結(jié)束信號，停止掃描。列掃描的順序是Ra-Ba-Ca，進行列掃描時，設(shè)定進位位選擇開關(guān)，使Ca[x-1]到Ra
的進位斷開，使地址邊界比較器的標志位與Ca
進位位相連，通過加數(shù)選擇器，使加數(shù)與Ra的低位對齊，然后累加到地址寄存器，當?shù)竭_塊地址Ba的邊界時，地址邊界比較器標志位置位，向Ca
進位，同時通過控制器把地址寄存器中的Ba清零，一直到Ca[x_l]有進位，通過結(jié)束信號選擇器輸出結(jié)束信號，停止掃描。也可以通過外部的時序控制(數(shù)Clock)方法來結(jié)束掃描，這樣去掉了結(jié)束信號產(chǎn)生電路，進一步簡化了電路。單PLANE存儲器沒有PLANE地址位，對于多PLANE存儲器只需把PLANE地址放在Ca的高位，構(gòu)成一個新的行地址CA {PLANE，Ca}，這樣不用做任何改動就可以用于多PLANE存儲器的測試。通過加數(shù)選擇器，可以根據(jù)不同的測試算法分別對各個存儲器的地址進行運算，如:行地址或列地址±1或土K(K的值根據(jù)存儲器的類型和測試方法來選擇，通常為1、2、4、8)。如圖3所示，測試向量生成模塊通過地址存儲器輸出的全部地址線直接連到所有的被測試存儲器的地址上，地址寄存器的位數(shù)等于被測試存儲器中容量最大存儲器的地址寬度，地址順序由高到低是:塊地址一列地址一行地址，低位對齊。被測試存儲器數(shù)據(jù)輸出通過存儲器選擇控制模塊輸出到測試結(jié)果比較模塊，存儲器選擇控制模塊輸出控制信號(讀、寫和休眠等)到相應(yīng)的被測試存儲器。測試是依次進行的，把未被測試的存儲器設(shè)置為休眠狀態(tài)。測試向量生成模塊能根據(jù)不同的掃描方法和測試算法生成測試向量并輸出到被測存儲器，被測存儲器輸出的數(shù)據(jù)通過存儲器選擇控制模塊輸出到測試結(jié)果比較模塊與設(shè)定值比較，如果出現(xiàn)錯誤就停止掃描，用戶可以從BIST掃描電路中讀出出錯地址，如果沒有錯誤，當所有被測試存儲器空間掃描完成，完成測試。圖4至圖7是本發(fā)明的一實施例，這是一個雙存儲器系統(tǒng)，存儲器I是雙PLANE的FLASH存儲器，存儲器2是單PLANE的EEROM存儲器。存儲器1:雙PLANE,塊地址數(shù)96 (Ba寬7bit)，行地址數(shù)16 (Ra寬bit)，列地址數(shù)256 (Ca寬bit)，共20位地址，總?cè)萘?68k ；存儲器2:單PLANE,塊地址數(shù)8 (Ba寬3bit)，行地址數(shù)64 (Ra寬6bit)，列地址數(shù)64 (Ca寬6bit)，共15位地址，總?cè)萘?2k。Ca為列地址，Ra為行地址，Ba為塊地址，PLANE為層面地址。如圖4所示，地址寄存器的位數(shù)為20位，等于存儲器I的地址寬度。存儲器I的地址Ba[6:0]，Ra[3:0]，PLANE，Ca[7，O]連接到地址寄存器的Adr [19，O]，低位對齊。存儲器2的地址Ba[2:0]，Ra[5:0]，Ca[5:0]連接到地址寄存器的Adr [14，O]，低位對齊。選擇對存儲器I進行掃描時，將存儲器2設(shè)置成休眠狀態(tài)，把存儲器I的Ba邊界值96存入地址邊界寄存器里，地址寄存器的順序由高到低是:Ba[6:0]，Ra[3:0], PLANE,Ca[7，0]。如圖5所示，存儲器I行掃描的順序是Ca-PLANE-Ra-Ba，進行行掃描時，通過加數(shù)選擇器，使I或K(實施例中K = 8)與Ca[7:0]]的低位對齊，然后累加到地址寄存器，直至到塊地址Ba到達地址邊界，通過比較地址寄存器中的Ba[6:0]和地址邊界寄存器中的96來確定地址掃描是否已到塊地址Ba的邊界，當?shù)竭_塊地址Ba的邊界時地址邊界比較器標志置位，停止掃描，通過結(jié)束信號選擇器輸出結(jié)束信號。如圖6所示，存儲器I列掃描的順序是Ra-Ba-Ca-PLANE，進行列掃描時，通過進位位選擇開關(guān)斷開PLANE和Ra[3]的進位位，使Ra[3]的進位位與Ba
相連，地址邊界比較器的輸出與Ca
相連，PLANE的進位位接到結(jié)束信號選擇器，通加數(shù)選擇器，使I與Ra[3:0]的低位對齊，然后累加到地址寄存器，當?shù)竭_塊地址Ba的邊界時(Ba = 96)地址邊界比較器標志置位，同時通過控制器把地址寄存器中的Ba [6:0]清零，一直到PLANE有進位，停止掃描，通過結(jié)束信號選擇器輸出結(jié)束信號。選擇對存儲器2進行掃描時，將存儲器I設(shè)置成休眠狀態(tài)，把存儲器2的Ba邊界值8存入地址邊界寄存器里，地址寄存器的順序由高到低是:Ba[2:0]，Ra[5:0]，Ca[5:0]。如圖7所示，存儲器2行掃描的順序是Ca-Ra-Ba，進行行掃描時，通過加數(shù)選擇器，使I或K (實施例中K = 8)與Ca [5:0]的低位對齊，然后累加到地址寄存器，直至到塊地址Ba的邊界，通過比較地址寄存器中的Ba[2:0]和地址邊界寄存器中的8來確定地址掃描是否已到塊地址Ba的邊界，當?shù)竭_塊地址Ba的邊界時地址邊界比較器標志置位，停止掃描，通過結(jié)束信號選擇器輸出結(jié)束信號。如圖8所示，存儲器2列掃描的順序是Ra-Ba-Ca，進行列掃描時，通過進位位選擇開關(guān)斷開Ca[5]和Ra[5]的進位位，使Ra[5]的進位位與Ba
相連，地址邊界比較器的輸出與Ca
相連，Ca[5]的進位位接到結(jié)束信號選擇器，通過低位地址選擇器，使I或K(通過加數(shù)選擇器來選擇)與Ra[5:0]的低位對齊，然后累加到地址寄存器，當?shù)竭_塊地址Ba的邊界時(Ba = 8)地址邊界比較器標志置位，同時通過控制器把地址寄存器中的Ba[2:0]清零，一直到Ca[5]有進位，停止掃描，通過結(jié)束信號選擇器輸出結(jié)束信號。本發(fā)明的掃描方法，包括:通過地址寄存器，加法器，地址邊界比較器，地址邊界寄存器，地址邊界選擇器，加數(shù)選擇器，進位位選擇開關(guān)，結(jié)束信號選擇器，控制字，使多存儲器系統(tǒng)中的不同存儲器的行地址、列地址和塊地址組合成一個地址寄存器，該地址寄存器中的地址始終是一個完整的、連續(xù)的地址，包括:進行行地址掃描，掃描順序為:行地址一列地址一塊地址，到達塊地址的邊界時，停止掃描；進行列地址掃描,掃描順序為:列地址一塊地址一行地址，當行地址有進位時,停止掃描。以上通過具體實施方式
和實施例對本發(fā)明進行了詳細的說明，但這些并非構(gòu)成對本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進，這些也應(yīng)視為本發(fā)明的保護范圍。
權(quán)利要求
1.一種用于測試多存儲器的BIST地址掃描電路，其特征是，包括:地址寄存器、加法器、地址邊界比較器、地址邊界寄存器、地址邊界選擇器、加數(shù)選擇器、進位位選擇開關(guān)、結(jié)束信號選擇器和控制字；所述地址寄存器連接存儲器地址線、地址邊界選擇器和加法器；所述加法器連接加數(shù)選擇器和進位位選擇開關(guān)；所述地址邊界比較器連接地址邊界寄存器、地址邊界選擇器、進位位選擇開關(guān)和結(jié)束信號選擇器；所述控制字連接加數(shù)選擇器、進位位選擇開關(guān)、地址邊界選擇器和結(jié)束信號選擇器。
2.如權(quán)利要求1所述的地址掃描電路，其特征是:只有一個地址寄存器，地址寄存器的位數(shù)等于被測試存儲器中容量最大存儲器的地址寬度。
3.如權(quán)利要求1所述的地址掃描電路，其特征是:與被測試存儲器的地址相連是低位對齊，順序由高到低是，塊地址一列地址一行地址。
4.如權(quán)利要求1所述的地址掃描電路，其特征是:所述地址寄存器的初始順序由高到低始終是，塊地址一列地址一行地址。
5.如權(quán)利要求1所述的地址掃描電路，其特征是:多層存儲器的層地址直接接入到行地址的高位。
6.一種如權(quán)利要求1所述掃描電路的地址掃描方法，通過地址邊界選擇器、加數(shù)選擇器、結(jié)束信號選擇器和進位位選擇開關(guān)，使多存儲器系統(tǒng)中的不同存儲器的行地址、列地址和塊地址在所述地址寄存器中始終是一個完整的、連續(xù)的地址，其特征是:: 進行行地址掃描，掃描順序為:行地址一列地址一塊地址，到達塊地址的邊界時，停止掃描; 進行列地址掃描，掃描順序為:列地址一塊地址一行地址，當行地址有進位時，停止掃 描。
7.如權(quán)利要求6所述的地址掃描方法，其特征是:能通過外部的時序控制結(jié)束掃描。
8.如權(quán)利要求6所述的地址掃描方法，其特征是:通過加數(shù)選擇器，能根據(jù)不同的測試算法分別對各個存儲器的地址進行運算，如:行地址或列地址±1或土K。
全文摘要
本發(fā)明公開了一種存儲器的BIST地址掃描電路，包括地址寄存器、加法器、地址邊界比較器、地址邊界寄存器、地址邊界選擇器、加數(shù)選擇器、進位位選擇開關(guān)、結(jié)束信號選擇器和控制字。所述地址寄存器連接存儲器地址線、地址邊界選擇器和加法器；所述加法器連接加數(shù)選擇器和進位位選擇開關(guān)；所述地址邊界比較器連接地址邊界寄存器、地址邊界選擇器、進位位選擇開關(guān)和結(jié)束信號選擇器；所述控制字連接加數(shù)選擇器、進位位選擇開關(guān)、地址邊界選擇器和結(jié)束信號選擇器。本發(fā)明還公開了一種存儲器的BIST地址掃描方法。本發(fā)明的BIST地址掃描電路及其掃描方法支持多維地址空間的多存儲器系統(tǒng)的測試，能測試各種類型的存儲器。
文檔編號G11C29/12GK103177768SQ201110441108
公開日2013年6月26日 申請日期2011年12月26日 優(yōu)先權(quán)日2011年12月26日
發(fā)明者黃昊, 高璐 申請人:上海華虹Nec電子有限公司