專(zhuān)利名稱(chēng)：靜態(tài)隨機(jī)存取存儲(chǔ)器以及靜態(tài)隨機(jī)存取存儲(chǔ)器方法
技術(shù)領(lǐng)域：
本發(fā)明主要涉及一種集成電路，特別涉及一種存儲(chǔ)器電路。
背景技術(shù)：
關(guān)于一靜態(tài)隨機(jī)存取存儲(chǔ)器(Static Random Access Memory或SRAM)，可利用一寫(xiě)入追蹤電路(write tracking circuit)或一模擬存儲(chǔ)器單元(emulation memory cell)以決定其寫(xiě)入時(shí)間。根據(jù)上述寫(xiě)入時(shí)間，可決定用于一寫(xiě)入操作的一字線(xiàn)脈沖的寬度。在傳統(tǒng)的方法中，寫(xiě)入追蹤電路或模擬存儲(chǔ)器單元使用設(shè)置于一存儲(chǔ)器陣列區(qū)域外的邏輯裝置，當(dāng)上述邏輯裝置與存儲(chǔ)器單元位于不同程序、電壓、以及溫度(process voltage temperature或PVT)的情況下時(shí)，傳統(tǒng)寫(xiě)入追蹤電路或模擬存儲(chǔ)器單元幷無(wú)法提供精準(zhǔn)的寫(xiě)入追蹤。此外，實(shí)際的存儲(chǔ)器陣列中具有不同的電路負(fù)載(例如，電容)，以及不同的裝置特性(例如，電流，裝置速度，等等)，故難以完成精確的寫(xiě)入追蹤。因此，需要一種新的電路及方法以解決上述問(wèn)題。

發(fā)明內(nèi)容
為克服上述現(xiàn)有技術(shù)的缺陷，根據(jù)本發(fā)明一實(shí)施例提供一種靜態(tài)隨機(jī)存取存儲(chǔ)器，包括至少二存儲(chǔ)器單元，共用一讀取位元線(xiàn)以及一寫(xiě)入位元線(xiàn)，各上述存儲(chǔ)器單元分別耦接至對(duì)應(yīng)的讀取字線(xiàn)以及寫(xiě)入字線(xiàn)；以及一寫(xiě)入追蹤控制電路，耦接至上述存儲(chǔ)器單元以決定上述存儲(chǔ)器單元的一寫(xiě)入時(shí)間，其中上述寫(xiě)入追蹤控制電路接收一輸入電壓以及提供一輸出電壓，且于一寫(xiě)入追蹤操作期間設(shè)定各上述存儲(chǔ)器單元的上述讀取字線(xiàn)以及寫(xiě)入字線(xiàn)。根據(jù)本發(fā)明一實(shí)施例提供一種靜態(tài)隨機(jī)存取存儲(chǔ)器方法，適用于一靜態(tài)隨機(jī)存取存儲(chǔ)器，包括于一寫(xiě)入追蹤操作下同時(shí)寫(xiě)入一數(shù)據(jù)至共用一讀取位元線(xiàn)以及一寫(xiě)入位元線(xiàn)的至少二存儲(chǔ)器單元；從上述讀取位元線(xiàn)讀取寫(xiě)入至上述存儲(chǔ)器單元的上述數(shù)據(jù)；以及利用一寫(xiě)入追蹤控制電路決定上述靜態(tài)隨機(jī)存取存儲(chǔ)器的一寫(xiě)入時(shí)間。根據(jù)本發(fā)明一實(shí)施例提供一種靜態(tài)隨機(jī)存取存儲(chǔ)器，包括至少二存儲(chǔ)器單元，共用一讀取位元線(xiàn)以及一寫(xiě)入位元線(xiàn)，各上述存儲(chǔ)器單元分別耦接至對(duì)應(yīng)的讀取字線(xiàn)以及寫(xiě)入字線(xiàn)；以及一寫(xiě)入追蹤控制電路，耦接至上述存儲(chǔ)器單元以決定上述存儲(chǔ)器單元的一寫(xiě)入時(shí)間，上述寫(xiě)入追蹤控制電路包括一第一PMOS晶體管，上述第一PMOS晶體管用以對(duì)上述寫(xiě)入位元線(xiàn)預(yù)充電，以及一第二PMOS晶體管，上述第二PMOS晶體管用以對(duì)上述讀取位元線(xiàn)預(yù)充電，其中上述寫(xiě)入追蹤控制電路接收一輸入電壓，其中于上述寫(xiě)入追蹤操作期間上述輸入電壓同時(shí)寫(xiě)入存儲(chǔ)器單元，于上述寫(xiě)入追蹤操作期間根據(jù)耦接至上述存儲(chǔ)器單元的上述讀取位元線(xiàn)提供一輸出電壓，且于一寫(xiě)入追蹤操作期間可設(shè)定各上述存儲(chǔ)器單元的上述讀取字線(xiàn)以及寫(xiě)入字線(xiàn)。根據(jù)本發(fā)明的靜態(tài)隨機(jī)存取存儲(chǔ)器可完成精確的寫(xiě)入追蹤。


參考以下詳細(xì)說(shuō)明并配合附圖圖1是顯示根據(jù)一些實(shí)施例的具有一寫(xiě)入追蹤控制電路的一靜態(tài)隨機(jī)存取存儲(chǔ)器的范例；圖2是顯示用于圖1所示的具有一寫(xiě)入追蹤控制電路的靜態(tài)隨機(jī)存取存儲(chǔ)器在寫(xiě)入追蹤操作期間的多種波形；以及圖3為一流程圖，顯示一示范的方法用于圖1所示的具有寫(xiě)入追蹤控制電路的靜態(tài)隨機(jī)存取存儲(chǔ)器。其中，附圖標(biāo)記說(shuō)明如下100 靜態(tài)隨機(jī)存取存儲(chǔ)器；102 存儲(chǔ)器單元；106 寫(xiě)入追蹤控制電路；108、114、116 反相器；110、112 反相器組;202、204、206、208、210、212 波型；302、304、306 步驟；附 NMOS晶體管；Pl、P2 PMOS 晶體管；RBL 讀取位元線(xiàn)； Vout 輸出電壓；RBLB 讀取位元線(xiàn)帶；WBL 寫(xiě)入位元線(xiàn)；RffL 讀取字線(xiàn)；WBLB 寫(xiě)入位元線(xiàn)帶；T_write 寫(xiě)入時(shí)間；WffL 寫(xiě)入字線(xiàn)；Vdd、VSS、Vl、V2 電壓;Vin 輸入電壓。
具體實(shí)施例方式本發(fā)明制造以及應(yīng)用的實(shí)施例詳述于下文。應(yīng)了解到，本發(fā)明提供多種可應(yīng)用的發(fā)明概念，其可實(shí)現(xiàn)說(shuō)明書(shū)中特定內(nèi)容的多種變化。其中特定的實(shí)施例僅以一特定的制造和應(yīng)用方式作舉例，并非限制于其揭示的范圍。圖1為根據(jù)本發(fā)明一些實(shí)施例中具有一寫(xiě)入追蹤控制電路的靜態(tài)隨機(jī)存取存儲(chǔ)器的范例的電路圖。該靜態(tài)隨機(jī)存取存儲(chǔ)器100包括存儲(chǔ)器單元102以及一寫(xiě)入追蹤控制電路106。該靜態(tài)隨機(jī)存取存儲(chǔ)器100具有分開(kāi)的一讀取位元線(xiàn)(read bitline或RBL) 以及寫(xiě)入位元線(xiàn)(write bitline或WBL)，因此為一雙端口存儲(chǔ)器(two-port memory) 于此實(shí)施例中上述存儲(chǔ)器單元102包括具有電性連接至讀取位元線(xiàn)、讀取位元線(xiàn)帶(read bitline bar或RBLB)、寫(xiě)入位元線(xiàn)、寫(xiě)入位元線(xiàn)帶(write bitline bar或WBLB)、以及寫(xiě)入字線(xiàn)(write wordline或WffL)的10個(gè)晶體管?？梢瞥罱又磷x取位元線(xiàn)帶的2個(gè)晶體管以使存儲(chǔ)器單元102中的晶體管數(shù)量減少至8個(gè)。上述寫(xiě)入位元線(xiàn)(和/或是寫(xiě)入位元線(xiàn)帶)具有多個(gè)電性連接的存儲(chǔ)器單元(例如，64個(gè)、1 個(gè)等等)，其依照實(shí)施例而決定。上述寫(xiě)入追蹤控制電路106包括P型金屬氧化物半導(dǎo)體晶體管(以下以PMOS晶體管稱(chēng)之)P1、P2，N型金屬氧化物半導(dǎo)體晶體管(以下以NMOS晶體管稱(chēng)之)Ni，反相器108、 114以及116，由兩個(gè)串接反相器所構(gòu)成的反相器組110，以及由三個(gè)串接反相器所構(gòu)成的反相器組112。上述PMOS晶體管Pl以及P2用以分別對(duì)寫(xiě)入位元線(xiàn)以及讀取位元線(xiàn)預(yù)充電。在此實(shí)施例中，上述NMOS晶體管m耦接至一選擇多路器(未顯示)，該選擇多路器選擇(例如，使能)上述寫(xiě)入位元線(xiàn)，以及如圖1中所示該金屬氧化物半導(dǎo)體晶體管m電性連接至電壓Vdd，以指示上述寫(xiě)入位元線(xiàn)被使能以用于寫(xiě)入追蹤操作。由兩個(gè)串接反相器所構(gòu)成的反相器組110用來(lái)使得信號(hào)Vin供應(yīng)至PMOS晶體管Pl的延遲時(shí)間與經(jīng)過(guò)反相器 108以及NMOS晶體管m的延遲時(shí)間一致。由三個(gè)串接反相器所構(gòu)成的反相器組112用來(lái)使得反相器108的輸出供應(yīng)至PMOS晶體管P2的延遲時(shí)間與經(jīng)過(guò)NMOS晶體管附以及存儲(chǔ)器單元102中的晶體管至PMOS晶體管P2的延遲時(shí)間一致。然而，根據(jù)不同實(shí)施例可具有不同的延遲。寫(xiě)入追蹤控制電路106電性連接至具有寫(xiě)入位元線(xiàn)、寫(xiě)入位元線(xiàn)帶、讀取位元線(xiàn)、以及讀取位元線(xiàn)帶。利用寫(xiě)入追蹤控制電路106寫(xiě)入追蹤操作，一給定數(shù)量的多個(gè)存儲(chǔ)器單元102 (例如，最上面的5個(gè)存儲(chǔ)器單元)的寫(xiě)入字線(xiàn)以及讀取字線(xiàn)耦接在一起并設(shè)定(例如，耦接至一電源供給電壓Vdd)。多個(gè)存儲(chǔ)器單元102(例如，最上面的5個(gè)存儲(chǔ)器單元)同時(shí)地寫(xiě)入相同的數(shù)據(jù)(于同一時(shí)間)。此外，多個(gè)存儲(chǔ)器單元102(例如，最上面的5個(gè)存儲(chǔ)器單元) 的讀取位元線(xiàn)電性連接在一起并于寫(xiě)入追蹤操作共用上述讀取位元線(xiàn)。寫(xiě)入字線(xiàn)WWL、讀取字線(xiàn)RWL以及讀取位元線(xiàn)RBL所共同電性連接的存儲(chǔ)器單元102的數(shù)量可根據(jù)寫(xiě)入追蹤的速度(用來(lái)決定寫(xiě)入字線(xiàn)脈沖在一般寫(xiě)入操作下的寬度)以及將其共同電性連接所產(chǎn)生的晶體管結(jié)負(fù)載效應(yīng)(transistor junction loading effect)來(lái)決定。于寫(xiě)入操作模式下借由將上述多個(gè)存儲(chǔ)器單元102共同耦接時(shí)，由于多個(gè)存儲(chǔ)器單元102可將電流合并，故可提升從讀取位元線(xiàn)讀取的速度。另一方面，當(dāng)電性連接在一起的多個(gè)存儲(chǔ)器單元102的數(shù)量增加時(shí)，同時(shí)會(huì)導(dǎo)致上述晶體管結(jié)負(fù)載(例如，電容) 增加而減緩讀取自讀取位元線(xiàn)的讀取速度。圖2是顯示用于圖1所示的具有一寫(xiě)入追蹤控制電路的靜態(tài)隨機(jī)存取存儲(chǔ)器在寫(xiě)入追蹤操作期間的多種波形。一開(kāi)始當(dāng)輸入電壓(Vin)于非寫(xiě)入周期為一邏輯0，且由于二反相器108以及116，寫(xiě)入位元線(xiàn)帶以及電壓V2也是邏輯0。借由PMOS晶體管Pl預(yù)充電， 寫(xiě)入位元線(xiàn)以及電壓Vl具有邏輯1。且借由PMOS晶體管P2預(yù)充電，讀取位元線(xiàn)為邏輯1。于寫(xiě)入周期期間，如圖2所示電壓Vin隨波形202由邏輯0變?yōu)檫壿?，NM0S晶體管m拉低寫(xiě)入位元線(xiàn)的波形204至邏輯0，以及電壓Vl的波形206至邏輯0。電壓V2的波形208 (以及寫(xiě)入位元線(xiàn)帶)隨著電壓Vin通過(guò)二反相器108以及116從邏輯0變化至邏輯1。讀取位元線(xiàn)的波形210變?yōu)檫壿?以反應(yīng)存儲(chǔ)器單元102所存儲(chǔ)的信息(例如，電壓Vl和/或V2)。輸出電壓Vout如波形212在反相器114之后變?yōu)檫壿?。寫(xiě)入時(shí)間T_ write為介于電壓Vin以及Vout的變化時(shí)間延遲，并可由寫(xiě)入時(shí)間T_write決定用于靜態(tài)隨機(jī)存取存儲(chǔ)器100標(biāo)準(zhǔn)寫(xiě)入操作的一適當(dāng)?shù)膶?xiě)入字線(xiàn)脈沖寬度。寫(xiě)入追蹤控制電路耦接于寫(xiě)入位元線(xiàn)以及寫(xiě)入位元線(xiàn)帶，且可用以估計(jì)于最差情況下的寫(xiě)入操作。由于用于寫(xiě)入追蹤的實(shí)際存儲(chǔ)器單元102在靜態(tài)隨機(jī)存取存儲(chǔ)器100單元陣列內(nèi)，比起利用在存儲(chǔ)器陣列區(qū)域外的電路更可準(zhǔn)確的計(jì)算寫(xiě)入時(shí)間。此外，分離的寫(xiě)入追蹤控制電路106可應(yīng)用于一晶片中不同的存儲(chǔ)器陣列芯片，故可分別地考慮到每個(gè)芯片的程序、電壓、以及溫度(PVT)以決定其寫(xiě)入時(shí)間。在寫(xiě)入周期期間，相同的數(shù)據(jù)同時(shí)寫(xiě)入至多個(gè)存儲(chǔ)器單元102。由于存儲(chǔ)器單元 102的讀取端口電性連接在一起(例如，讀取位元線(xiàn))以于寫(xiě)入完成時(shí)監(jiān)測(cè)，借由存儲(chǔ)器單元102中多個(gè)讀取晶體管拉低讀取位元線(xiàn)，以最小化讀取位元線(xiàn)拉低時(shí)間以及電壓Vout的時(shí)間延遲。此外，由于寫(xiě)入操作執(zhí)行于多個(gè)存儲(chǔ)器單元102，故寫(xiě)入追蹤可監(jiān)測(cè)多個(gè)存儲(chǔ)器單元102的平均寫(xiě)入時(shí)間。圖3是顯示使用圖1所示的具有寫(xiě)入追蹤控制電路的靜態(tài)隨機(jī)存取存儲(chǔ)器的操作流程的實(shí)施例。在步驟302，于一寫(xiě)入追蹤操作下相同的數(shù)據(jù)同時(shí)寫(xiě)入于共用一讀取位元線(xiàn)以及一寫(xiě)入位元線(xiàn)的至少二存儲(chǔ)器單元。在步驟304中，從讀取位元線(xiàn)中讀取寫(xiě)入至上述存儲(chǔ)器單元的數(shù)據(jù)。在步驟306，利用一寫(xiě)入追蹤控制電路計(jì)算上述靜態(tài)隨機(jī)存取存儲(chǔ)器的一寫(xiě)入時(shí)間。借由寫(xiě)入追蹤控制電路接收一輸入電壓Vin作為寫(xiě)入至少二存儲(chǔ)器單元的數(shù)據(jù)。 借由寫(xiě)入追蹤控制電路可提供一輸出電壓Vout作為讀取上述讀取位元線(xiàn)的數(shù)據(jù)。于上述寫(xiě)入追蹤操作下可設(shè)定上述至少二存儲(chǔ)器單元的讀取字線(xiàn)以及寫(xiě)入字線(xiàn)。上述寫(xiě)入追蹤電路可提供上述至少二存儲(chǔ)器單元的一平均寫(xiě)入時(shí)間?？山栌蓪?xiě)入追蹤控制電路決定上述靜態(tài)隨機(jī)存取存儲(chǔ)器字線(xiàn)于標(biāo)準(zhǔn)寫(xiě)入操作下的脈沖寬度。本領(lǐng)域技術(shù)人員應(yīng)可了解本發(fā)明仍可具有多種實(shí)施例的變化。雖上述實(shí)施例以及其特性以詳述如上，但需了解在不違背本發(fā)明的精神以及范疇下可有多種變化，替代以及修改。再者，本說(shuō)明書(shū)中流程，機(jī)器，制造，以及構(gòu)成的物質(zhì)，手段，方法以及步驟的特定實(shí)施例并非用以限制本發(fā)明的應(yīng)用范圍。本領(lǐng)域普通技術(shù)人員可輕易了解本發(fā)明實(shí)施例的流程，機(jī)器，制造，構(gòu)成的物質(zhì)，手段，方法，或步驟，于先前存在或是稍后的改良，根據(jù)本發(fā)明所應(yīng)用的實(shí)施例以完成相近的功能或達(dá)到相近的結(jié)果。因此，本發(fā)明的范圍包括其流程，機(jī)器，制造，構(gòu)成的物質(zhì)，手段，方法，或步驟。上述方法實(shí)施例顯示一示范的步驟，但并非必須依照其順序進(jìn)行。根據(jù)本發(fā)明實(shí)施例的精神及范圍，可適當(dāng)?shù)丶尤耄鎿Q，改變順序，和/或刪除步驟。
權(quán)利要求
1.一種靜態(tài)隨機(jī)存取存儲(chǔ)器，包括至少二存儲(chǔ)器單元，共用一讀取位元線(xiàn)以及一寫(xiě)入位元線(xiàn)，各上述存儲(chǔ)器單元分別耦接至對(duì)應(yīng)的讀取字線(xiàn)以及寫(xiě)入字線(xiàn)；以及一寫(xiě)入追蹤控制電路，耦接至上述存儲(chǔ)器單元以決定上述存儲(chǔ)器單元的一寫(xiě)入時(shí)間，其中上述寫(xiě)入追蹤控制電路接收一輸入電壓以及提供一輸出電壓，且于一寫(xiě)入追蹤操作期間設(shè)定各上述存儲(chǔ)器單元的上述讀取字線(xiàn)以及寫(xiě)入字線(xiàn)。
2.如權(quán)利要求1所述的靜態(tài)隨機(jī)存取存儲(chǔ)器，其中上述寫(xiě)入追蹤控制電路用以提供上述存儲(chǔ)器單元的一平均寫(xiě)入時(shí)間。
3.如權(quán)利要求1所述的靜態(tài)隨機(jī)存取存儲(chǔ)器，其中上述寫(xiě)入追蹤控制電路用以于上述寫(xiě)入追蹤操作期間接收上述輸入電壓，上述輸入電壓用以同時(shí)寫(xiě)入各上述存儲(chǔ)器單元，上述寫(xiě)入追蹤控制電路用以于上述寫(xiě)入追蹤操作期間根據(jù)耦接至上述存儲(chǔ)器單元的上述讀取位元線(xiàn)的一讀取電壓提供上述輸出電壓，且上述寫(xiě)入追蹤控制電路用以根據(jù)上述輸入電壓以及上述輸出電壓之間的一時(shí)間延遲決定用于一標(biāo)準(zhǔn)寫(xiě)入操作的上述寫(xiě)入字線(xiàn)的一脈沖寬度，上述輸入電壓由一輸入電壓節(jié)點(diǎn)所提供，而上述輸出電壓由一輸出電壓節(jié)點(diǎn)所提 {共。
4.如權(quán)利要求1所述的靜態(tài)隨機(jī)存取存儲(chǔ)器，其中上述寫(xiě)入追蹤控制電路包括耦接至上述寫(xiě)入位元線(xiàn)的一第一 PMOS晶體管，且上述第一 PMOS晶體管用以于上述寫(xiě)入追蹤操作對(duì)上述寫(xiě)入位元線(xiàn)預(yù)充電，上述寫(xiě)入追蹤控制電路還包括耦接于上述輸入電壓節(jié)點(diǎn)以及上述第一 PMOS晶體管之間的一第一延遲電路，且上述寫(xiě)入追蹤控制電路還包括耦接至上述讀取位元線(xiàn)的一第二 PMOS晶體管，且上述第二 PMOS晶體管用以于上述寫(xiě)入追蹤操作對(duì)上述讀取位元線(xiàn)預(yù)充電，上述寫(xiě)入追蹤控制電路還包括耦接于上述寫(xiě)入位元線(xiàn)以及上述第二 PMOS晶體管之間的一第二延遲電路。
5.一種靜態(tài)隨機(jī)存取存儲(chǔ)器方法，適用于一靜態(tài)隨機(jī)存取存儲(chǔ)器，包括于一寫(xiě)入追蹤操作下同時(shí)寫(xiě)入一數(shù)據(jù)至共用一讀取位元線(xiàn)以及一寫(xiě)入位元線(xiàn)的至少二存儲(chǔ)器單元；從上述讀取位元線(xiàn)讀取寫(xiě)入至上述存儲(chǔ)器單元的上述數(shù)據(jù)；以及利用一寫(xiě)入追蹤控制電路決定上述靜態(tài)隨機(jī)存取存儲(chǔ)器的一寫(xiě)入時(shí)間。
6.如權(quán)利要求5所述的靜態(tài)隨機(jī)存取存儲(chǔ)器方法，還包括借由上述寫(xiě)入追蹤控制電路接收一輸入電壓作為寫(xiě)入至上述存儲(chǔ)器單元的上述數(shù)據(jù)；以及借由上述寫(xiě)入追蹤控制電路提供一輸出電壓作為讀取上述讀取位元線(xiàn)的上述數(shù)據(jù)。
7.如權(quán)利要求5所述的靜態(tài)隨機(jī)存取存儲(chǔ)器方法，還包括利用寫(xiě)入追蹤控制電路提供上述存儲(chǔ)器單元的一平均寫(xiě)入時(shí)間。
8.如權(quán)利要求5所述的靜態(tài)隨機(jī)存取存儲(chǔ)器方法，還包括利用寫(xiě)入追蹤控制電路決定用于一標(biāo)準(zhǔn)寫(xiě)入操作的上述存儲(chǔ)器單元的上述寫(xiě)入字線(xiàn)的一脈沖寬度；利用寫(xiě)入追蹤控制電路中一第一 PMOS晶體管于上述寫(xiě)入追蹤操作對(duì)上述寫(xiě)入位元線(xiàn)預(yù)充電；以及利用寫(xiě)入追蹤控制電路中一第二 PMOS晶體管于上述寫(xiě)入追蹤操作對(duì)上述讀取位元線(xiàn)預(yù)充電。
9.一種靜態(tài)隨機(jī)存取存儲(chǔ)器，包括至少二存儲(chǔ)器單元，共用一讀取位元線(xiàn)以及一寫(xiě)入位元線(xiàn)，各上述存儲(chǔ)器單元分別耦接至對(duì)應(yīng)的讀取字線(xiàn)以及寫(xiě)入字線(xiàn)；以及一寫(xiě)入追蹤控制電路，耦接至上述存儲(chǔ)器單元以決定上述存儲(chǔ)器單元的一寫(xiě)入時(shí)間， 上述寫(xiě)入追蹤控制電路包括一第一 PMOS晶體管，上述第一 PMOS晶體管用以對(duì)上述寫(xiě)入位元線(xiàn)預(yù)充電，以及一第二 PMOS晶體管，上述第二 PMOS晶體管用以對(duì)上述讀取位元線(xiàn)預(yù)充電，其中上述寫(xiě)入追蹤控制電路接收一輸入電壓，其中于上述寫(xiě)入追蹤操作期間上述輸入電壓同時(shí)寫(xiě)入存儲(chǔ)器單元，于上述寫(xiě)入追蹤操作期間根據(jù)耦接至上述存儲(chǔ)器單元的上述讀取位元線(xiàn)提供一輸出電壓，且于一寫(xiě)入追蹤操作期間可設(shè)定各上述存儲(chǔ)器單元的上述讀取字線(xiàn)以及寫(xiě)入字線(xiàn)。
10.如權(quán)利要求9所述的靜態(tài)隨機(jī)存取存儲(chǔ)器，其中上述寫(xiě)入追蹤控制電路用以根據(jù)上述輸入電壓以及上述輸出電壓之間的一時(shí)間延遲決定用于一標(biāo)準(zhǔn)寫(xiě)入操作的上述寫(xiě)入字線(xiàn)的一脈沖寬度。
全文摘要
本發(fā)明提供一種靜態(tài)隨機(jī)存取存儲(chǔ)器，該靜態(tài)隨機(jī)存取存儲(chǔ)器包括至少二存儲(chǔ)器單元，共用一讀取位元線(xiàn)以及一寫(xiě)入位元線(xiàn)。各存儲(chǔ)器單元耦接至各別的讀取字線(xiàn)以及各別的字線(xiàn)。一寫(xiě)入追蹤控制電路，耦接至上述存儲(chǔ)器單元以決定上述存儲(chǔ)器單元的一寫(xiě)入時(shí)間。上述寫(xiě)入追蹤控制電路接收一輸入電壓以及提供一輸出電壓，且于一寫(xiě)入追蹤操作期間可設(shè)定各上述存儲(chǔ)器單元的上述讀取字線(xiàn)以及寫(xiě)入字線(xiàn)。本發(fā)明可完成精確的寫(xiě)入追蹤。
文檔編號(hào)G11C11/413GK102339640SQ20111002509
公開(kāi)日2012年2月1日 申請(qǐng)日期2011年1月20日 優(yōu)先權(quán)日2010年7月20日
發(fā)明者王兵, 許國(guó)原, 陶昌雄 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司