專利名稱：具有復(fù)位功能的靜態(tài)隨機(jī)存儲(chǔ)單元的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種靜態(tài)隨機(jī)存儲(chǔ)單元，更具體地，一種具有復(fù)位功能的靜態(tài)隨機(jī)存 儲(chǔ)單元。
背景技術(shù)：
按照數(shù)據(jù)存儲(chǔ)方式，半導(dǎo)體存儲(chǔ)器分為動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DRAM)，非揮發(fā)性存儲(chǔ)器 和靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)。靜態(tài)隨機(jī)存儲(chǔ)器能夠以一種簡(jiǎn)單而且低功耗的方式實(shí)現(xiàn)快速的 操作速度，并且，與DRAM相比，SRAM不需要周期性刷新存儲(chǔ)的信息，所以設(shè)計(jì)和制造相對(duì)容 易。靜態(tài)隨機(jī)存儲(chǔ)器因而建立起其獨(dú)特的優(yōu)勢(shì)，在數(shù)據(jù)存儲(chǔ)領(lǐng)域得到廣泛應(yīng)用。
已知傳統(tǒng)的靜態(tài)隨機(jī)存儲(chǔ)單元為六管單元，如圖1所示，六管單元01包括第一、 第二驅(qū)動(dòng)NMOS晶體管210、220，第一、第二負(fù)載PMOS晶體管215、225，其中第一驅(qū)動(dòng)NMOS 晶體管210與第一負(fù)載PMOS晶體管215構(gòu)成第一反相器21，第二驅(qū)動(dòng)NMOS晶體管220與 第二負(fù)載PMOS晶體管225構(gòu)成第二反相器22，第一反相器輸出與第二反相器輸入相連，第 二反相器輸出與第一反相器輸入相連，由此構(gòu)成交叉耦合的鎖存器，該鎖存器連接在正電 源電壓(VCC)和電源地(GND)之間；兩只存取NMOS晶體管M0J41，其漏極分別與第一反相 器輸出212、第二反相器輸出222相連，其源極分別與位線201、位線反202連接，其柵極均 與字線230連接。當(dāng)對(duì)六管單元進(jìn)行讀/寫(xiě)操作時(shí)，字線230轉(zhuǎn)換至高電壓，兩對(duì)互補(bǔ)位線 讀出/寫(xiě)入數(shù)據(jù)。然而以此六管單元構(gòu)成的靜態(tài)隨機(jī)存儲(chǔ)器芯片在上電之初，即在未對(duì)存 儲(chǔ)器進(jìn)行寫(xiě)操作之前，靜態(tài)隨機(jī)存單元中的數(shù)據(jù)將會(huì)是一個(gè)隨機(jī)值，即可能鎖存了高電平， 也可能鎖存了低電平，在某些應(yīng)用中這是不允許的。例如以SRAM為配置單元的FPGA，上電 之初未知的SRAM值將會(huì)導(dǎo)致FPGA的巨大上電電流，導(dǎo)致FPGA上電失敗。
本發(fā)明正是基于解決上述問(wèn)題，提出了一種具有復(fù)位功能的靜態(tài)隨機(jī)存單元。發(fā)明內(nèi)容
本發(fā)明的目的在于，提供一種具有復(fù)位功能的靜態(tài)隨機(jī)存儲(chǔ)單元，使其能夠在第 一次寫(xiě)入之前通過(guò)復(fù)位操作，初始化該靜態(tài)隨機(jī)存儲(chǔ)單元的內(nèi)容，從而避免傳統(tǒng)六管靜態(tài) 隨機(jī)存儲(chǔ)單元在第一次寫(xiě)入之前的隨機(jī)值。
本發(fā)明提供一種具有復(fù)位功能的靜態(tài)隨機(jī)存儲(chǔ)單元，其包括
一第一反相器，該第一反相器包括第一驅(qū)動(dòng)NMOS晶體管及第一負(fù)載PMOS晶體管， 該第一驅(qū)動(dòng)NMOS晶體管的柵極端與第一負(fù)載PMOS晶體管的柵極端相連，第一驅(qū)動(dòng)NMOS晶 體管的漏極端與第一負(fù)載PMOS晶體管的漏極端相連；
一第二反相器，該第二反相器包括第二驅(qū)動(dòng)NMOS晶體管及第二負(fù)載PMOS晶體管， 該第二驅(qū)動(dòng)NMOS晶體管的柵極端與第二負(fù)載PMOS晶體管的柵極端相連，第二驅(qū)動(dòng)NMOS晶 體管的漏極端與第二負(fù)載PMOS晶體管的漏極端相連；
該第一反相器的輸出端與該第二反相器的輸入端相連，該第二反相器的輸出端與 該第一反相器的輸入端相連，由此構(gòu)成交叉耦合的鎖存器，該鎖存器連接在正電源電壓和電源地之間；
一存取NMOS晶體管，其漏極與第一反相器的輸出端相連，其柵極與字線連接，其 源極與位線連接；
一復(fù)位上拉PMOS晶體管，其漏極與第二反相器的輸出端相連，其柵極連接置數(shù)控 制線，源極連接正電源電壓；
一復(fù)位下拉NMOS晶體管，其漏極與第一反相器的輸出端相連，其柵極連接清零控 制線，源極連接電源地。
其中所述字線與電源地線垂直。
其中所述置數(shù)控制線與電源地線平行。
其中所述清零控制線與電源地線平行。
本發(fā)明還提供一種具有復(fù)位功能的靜態(tài)隨機(jī)存儲(chǔ)單元，其包括
一第一反相器，該第一反相器包括第一驅(qū)動(dòng)NMOS晶體管及第一負(fù)載PMOS晶體管， 該第一驅(qū)動(dòng)NMOS晶體管的柵極端與第一負(fù)載PMOS晶體管的柵極端相連，第一驅(qū)動(dòng)NMOS晶 體管的漏極端與第一負(fù)載PMOS晶體管的漏極端相連；
一第二反相器，該第二反相器包括第二驅(qū)動(dòng)NMOS晶體管及第二負(fù)載PMOS晶體管， 該第二驅(qū)動(dòng)NMOS晶體管的柵極端與第二負(fù)載PMOS晶體管的柵極端相連，第二驅(qū)動(dòng)NMOS晶 體管的漏極端與第二負(fù)載PMOS晶體管的漏極端相連；
該第一反相器的輸出端與該第二反相器的輸入端相連，該第二反相器的輸出端與 該第一反相器的輸入端相連，由此構(gòu)成交叉耦合的鎖存器，該鎖存器連接在正電源電壓和 電源地之間；
一存取NMOS晶體管，其漏極與第一反相器的輸出端相連，其柵極與字線連接，其 源極與位線連接；
一復(fù)位上拉PMOS晶體管，其漏極與第二反相器的輸出端相連，其柵極連接置數(shù)控 制線，源極連接正電源電壓。
本發(fā)明又提供一種具有復(fù)位功能的靜態(tài)隨機(jī)存儲(chǔ)單元，其包括
一第一反相器，該第一反相器包括第一驅(qū)動(dòng)NMOS晶體管及第一負(fù)載PMOS晶體管， 該第一驅(qū)動(dòng)NMOS晶體管的柵極端與第一負(fù)載PMOS晶體管的柵極端相連，第一驅(qū)動(dòng)NMOS晶 體管的漏極端與第一負(fù)載PMOS晶體管的漏極端相連；
一第二反相器，該第二反相器包括第二驅(qū)動(dòng)NMOS晶體管及第二負(fù)載PMOS晶體管， 該第二驅(qū)動(dòng)NMOS晶體管的柵極端與第二負(fù)載PMOS晶體管的柵極端相連，第二驅(qū)動(dòng)NMOS晶 體管的漏極端與第二負(fù)載PMOS晶體管的漏極端相連；
該第一反相器的輸出端與該第二反相器的輸入端相連，該第二反相器的輸出端與 該第一反相器的輸入端相連，由此構(gòu)成交叉耦合的鎖存器，該鎖存器連接在正電源電壓和 電源地之間；
一存取NMOS晶體管，其漏極與第一反相器的輸出端相連，其柵極與字線連接，其 源極與位線連接；
—復(fù)位下拉NMOS晶體管，其漏極與第一反相器的輸出端相連，其柵極連接清零控 制線，源極連接電源地。


通過(guò)附圖形象而詳細(xì)地對(duì)上述發(fā)明內(nèi)容進(jìn)行描述，以使本發(fā)明的特點(diǎn)和優(yōu)點(diǎn)變得 更加清晰，這些附圖包括
圖1示出的是傳統(tǒng)的六管SRAM單元電路圖。
圖2示出的是具有復(fù)位功能的靜態(tài)隨機(jī)存儲(chǔ)單元第一實(shí)施例的電路圖。
圖3示出的是第一實(shí)施例靜態(tài)隨機(jī)存儲(chǔ)單元操作時(shí)序圖。
圖4示出的是具有復(fù)位功能的靜態(tài)隨機(jī)存儲(chǔ)單元第二實(shí)施例的電路圖。
圖5示出的是第二實(shí)施例靜態(tài)隨機(jī)存儲(chǔ)單元操作時(shí)序圖。
圖6示出的是具有復(fù)位功能的靜態(tài)隨機(jī)存儲(chǔ)單元第三實(shí)施例的電路圖。
圖7示出的是第三實(shí)施例靜態(tài)隨機(jī)存儲(chǔ)單元操作時(shí)序圖。
具體實(shí)施方式
為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，在下文中，通過(guò)參照附圖，本 發(fā)明的三個(gè)實(shí)施例將被詳細(xì)地描述，其中附圖中的三個(gè)實(shí)施例的相同部件采用相同的標(biāo) 號(hào)。但是，本發(fā)明可以以許多不同的形式加以實(shí)施，并不應(yīng)限定于這里給出的實(shí)例，該實(shí)例 的提供是為了使本公開(kāi)是徹底的和完整的，并且向熟悉本領(lǐng)域的人員全面地傳達(dá)本發(fā)明的ο
第一實(shí)施例
如圖2所示，圖2是本發(fā)明所提供的具有復(fù)位功能的靜態(tài)隨機(jī)存儲(chǔ)單元實(shí)施方式 1的電路圖，其包括
一第一反相器11，該第一反相器11包括第一驅(qū)動(dòng)NMOS晶體管110及第一負(fù)載 PMOS晶體管115，該第一驅(qū)動(dòng)NMOS晶體管110的柵極端與第一負(fù)載PMOS晶體管115的柵 極端相連，第一驅(qū)動(dòng)NMOS晶體管110的漏極端與第一負(fù)載PMOS晶體管115的漏極端相連；
一第二反相器12，該第二反相器12包括第二驅(qū)動(dòng)NMOS晶體管120及第二負(fù)載 PMOS晶體管125，該第二驅(qū)動(dòng)NMOS晶體管120的柵極端與第二負(fù)載PMOS晶體管125的柵 極端相連，第二驅(qū)動(dòng)NMOS晶體管110的漏極端與第二負(fù)載PMOS晶體管115的漏極端相連；
該第一反相器11的輸出端與該第二反相器12的輸入端相連，該第二反相器12的 輸出端與該第一反相器11的輸入端相連，由此構(gòu)成交叉耦合的鎖存器，該鎖存器連接在正 電源電壓(VCC)和電源地(GND)之間；
一存取NMOS晶體管140，其漏極與第一反相器11的輸出端112相連，其柵極與字 線30連接，其源極與位線20連接，該字線30與電源地(GND)線垂直；
一復(fù)位上拉PMOS晶體管135，其漏極與第二反相器12的輸出端122相連，其柵極 連接置數(shù)控制線101，源極連接正電源電壓(VCC)，該置數(shù)控制線101與電源地(GND)線平 行；
—復(fù)位下拉NMOS晶體管130，其漏極與第一反相器11的輸出端112相連，其柵極 連接清零控制線102，該清零控制線102與電源地(GND)線平行，源極連接電源地(GND)；
在該靜態(tài)隨機(jī)存儲(chǔ)單元及在包含多個(gè)該靜態(tài)隨機(jī)存儲(chǔ)單元的陣列中，所述字線30 與電源地線垂直；
在該靜態(tài)隨機(jī)存儲(chǔ)單元及在包含多個(gè)該靜態(tài)隨機(jī)存儲(chǔ)單元的陣列中，所述置數(shù)控制線101與電源地線平行。
在該靜態(tài)隨機(jī)存儲(chǔ)單元及在包含多個(gè)該靜態(tài)隨機(jī)存儲(chǔ)單元的陣列中，所述清零控 制線102與電源地線平行。
圖3示出的是第一實(shí)施例下，該靜態(tài)隨機(jī)存儲(chǔ)單元操作時(shí)序圖。在復(fù)位所述靜態(tài) 隨機(jī)存儲(chǔ)單元期間，字線30應(yīng)保持低電平，保證存取NMOS晶體管140處于關(guān)閉狀態(tài)，同時(shí) 復(fù)位上拉PMOS晶體管的柵極所連接的置數(shù)控制線101應(yīng)保持低電平，保證復(fù)位上拉PMOS 晶體管135處于導(dǎo)通狀態(tài)，則第二反相器12的輸出122將被復(fù)位上拉PMOS晶體管135驅(qū) 動(dòng)置高電平，同時(shí)復(fù)位下拉NMOS晶體管130的柵極所連接的清零控制線102應(yīng)保持高電 平，保證復(fù)位下拉NMOS晶體管130處于導(dǎo)通狀態(tài)，第一反相器11的輸出112將被復(fù)位下拉 NMOS晶體管130驅(qū)動(dòng)置低電平，靜態(tài)隨機(jī)存儲(chǔ)單元被復(fù)位成0值，復(fù)位操作完成，由第一反 相器和第二反相器構(gòu)成的鎖存器將保持復(fù)位結(jié)果；在寫(xiě)入所述靜態(tài)隨機(jī)存儲(chǔ)單元期間，復(fù) 位上拉PMOS晶體管的柵極所連接的置數(shù)控制線101應(yīng)保持高電平，保證復(fù)位上拉PMOS晶 體管135處于關(guān)閉狀態(tài)，同時(shí)復(fù)位下拉NMOS晶體管130的柵極所連接的清零控制線102應(yīng) 保持低電平，保證復(fù)位下拉NMOS晶體管130處于關(guān)閉狀態(tài)，同時(shí)字線30應(yīng)保持高電平，保 證存取NMOS晶體管140處于導(dǎo)通狀態(tài)，位線20上待寫(xiě)入的數(shù)據(jù)被強(qiáng)制寫(xiě)入鎖存器，寫(xiě)操作 完成；在保持所述靜態(tài)隨機(jī)存儲(chǔ)單元期間，復(fù)位上拉PMOS晶體管的柵極所連接的置數(shù)控制 線101應(yīng)保持高電平，保證復(fù)位上拉PMOS晶體管135處于關(guān)閉狀態(tài)，同時(shí)復(fù)位下拉NMOS晶 體管130的柵極所連接的清零控制線102應(yīng)保持低電平，保證復(fù)位下拉NMOS晶體管130處 于關(guān)閉狀態(tài)，同時(shí)字線30應(yīng)保持低電平，保證存取NMOS晶體管140處于關(guān)閉狀態(tài)，由第一 反相器和第二反相器構(gòu)成的鎖存器將保持寫(xiě)入結(jié)果；在讀出所述靜態(tài)隨機(jī)存儲(chǔ)單元期間， 復(fù)位上拉PMOS晶體管的柵極所連接的置數(shù)控制線101應(yīng)保持高電平，保證復(fù)位上拉PMOS 晶體管135處于關(guān)閉狀態(tài)，同時(shí)復(fù)位下拉NMOS晶體管130的柵極所連接的清零控制線102 應(yīng)保持低電平，保證復(fù)位下拉NMOS晶體管130處于關(guān)閉狀態(tài)，同時(shí)字線30應(yīng)保持高電平， 保證存取NMOS晶體管140處于導(dǎo)通狀態(tài)，所述靜態(tài)隨機(jī)存儲(chǔ)單元中所存儲(chǔ)的數(shù)據(jù)送至位線 20被讀出；
第二實(shí)施例
如圖4所示，圖4是本發(fā)明所提供的具有復(fù)位功能的靜態(tài)隨機(jī)存儲(chǔ)單元實(shí)施方式 2的電路圖，本實(shí)施例與第一實(shí)施例基本相同，不同處只是與第一實(shí)施例相比少了一復(fù)位下 拉NMOS晶體管130 ；
在該靜態(tài)隨機(jī)存儲(chǔ)單元及在包含多個(gè)該靜態(tài)隨機(jī)存儲(chǔ)單元的陣列中，所述字線30 與電源地線垂直；
在該靜態(tài)隨機(jī)存儲(chǔ)單元及在包含多個(gè)該靜態(tài)隨機(jī)存儲(chǔ)單元的陣列中，所述置數(shù)控 制線101與電源地線平行。
圖5示出的是第二實(shí)施例下，該靜態(tài)隨機(jī)存儲(chǔ)單元操作時(shí)序圖。在復(fù)位所述靜態(tài) 隨機(jī)存儲(chǔ)單元期間，字線30應(yīng)保持低電平，保證存取NMOS晶體管140處于關(guān)閉狀態(tài)，同時(shí) 復(fù)位上拉PMOS晶體管的柵極所連接的置數(shù)控制線101應(yīng)保持低電平，保證復(fù)位上拉PMOS 晶體管135處于導(dǎo)通狀態(tài)，則第二反相器12的輸出122將被復(fù)位上拉PMOS晶體管135驅(qū) 動(dòng)置高電平，同時(shí)第二反相器12的輸出122將驅(qū)動(dòng)第一反相器的輸入，促使第一反相器輸 出112為低電平，靜態(tài)隨機(jī)存儲(chǔ)單元被復(fù)位成0值，復(fù)位操作完成，由第一反相器和第二反相器構(gòu)成的鎖存器將保持復(fù)位結(jié)果；在寫(xiě)入所述靜態(tài)隨機(jī)存儲(chǔ)單元期間，復(fù)位上拉PMOS晶 體管的柵極所連接的置數(shù)控制線101應(yīng)保持高電平，保證復(fù)位上拉PMOS晶體管135處于關(guān) 閉狀態(tài)，同時(shí)字線30應(yīng)保持高電平，保證存取NMOS晶體管140處于導(dǎo)通狀態(tài)，位線20上 待寫(xiě)入的數(shù)據(jù)被強(qiáng)制寫(xiě)入鎖存器，寫(xiě)操作完成；在保持所述靜態(tài)隨機(jī)存儲(chǔ)單元期間，復(fù)位上 拉PMOS晶體管的柵極所連接的置數(shù)控制線101應(yīng)保持高電平，保證復(fù)位上拉PMOS晶體管 135處于關(guān)閉狀態(tài)，同時(shí)字線30應(yīng)保持低電平，保證存取NMOS晶體管140處于關(guān)閉狀態(tài)， 由第一反相器和第二反相器構(gòu)成的鎖存器將保持寫(xiě)入結(jié)果；在讀出所述靜態(tài)隨機(jī)存儲(chǔ)單元 期間，復(fù)位上拉PMOS晶體管的柵極所連接的置數(shù)控制線101應(yīng)保持高電平，保證復(fù)位上拉 PMOS晶體管135處于關(guān)閉狀態(tài)，同時(shí)字線30應(yīng)保持高電平，保證存取NMOS晶體管140處于 導(dǎo)通狀態(tài)，所述靜態(tài)隨機(jī)存儲(chǔ)單元中所存儲(chǔ)的數(shù)據(jù)送至位線20被讀出；
第三實(shí)施例
如圖6所示，圖6是本發(fā)明所提供的具有復(fù)位功能的靜態(tài)隨機(jī)存儲(chǔ)單元實(shí)施方式 3的電路圖，本實(shí)施例與第一實(shí)施例基本相同，不同處只是與第一實(shí)施例相比少了一復(fù)位上 拉PMOS晶體管135 ；
在該靜態(tài)隨機(jī)存儲(chǔ)單元及在包含多個(gè)該靜態(tài)隨機(jī)存儲(chǔ)單元的陣列中，所述字線30 與電源地線垂直；
在該靜態(tài)隨機(jī)存儲(chǔ)單元及在包含多個(gè)該靜態(tài)隨機(jī)存儲(chǔ)單元的陣列中，所述清零控 制線102與電源地線平行。
圖7示出的是第三實(shí)施例下，該靜態(tài)隨機(jī)存儲(chǔ)單元操作時(shí)序圖。在復(fù)位所述靜態(tài) 隨機(jī)存儲(chǔ)單元期間，字線30應(yīng)保持低電平，保證存取NMOS晶體管140處于關(guān)閉狀態(tài)，同時(shí) 復(fù)位下拉NMOS晶體管130的柵極所連接的清零控制線102應(yīng)保持高電平，保證復(fù)位下拉 NMOS晶體管130處于導(dǎo)通狀態(tài)，第一反相器11的輸出112將被復(fù)位下拉NMOS晶體管130驅(qū) 動(dòng)置低電平，同時(shí)第一反相器12的輸出112將驅(qū)動(dòng)第二反相器的輸入，促使第二反相器輸 出122為高電平，靜態(tài)隨機(jī)存儲(chǔ)單元被復(fù)位成0值，復(fù)位操作完成，由第一反相器和第二反 相器構(gòu)成的鎖存器將保持復(fù)位結(jié)果；在寫(xiě)入所述靜態(tài)隨機(jī)存儲(chǔ)單元期間，復(fù)位下拉NMOS晶 體管130的柵極所連接的清零控制線102應(yīng)保持低電平，保證復(fù)位下拉NMOS晶體管130處 于關(guān)閉狀態(tài)，同時(shí)字線30應(yīng)保持高電平，保證存取NMOS晶體管140處于導(dǎo)通狀態(tài)，位線20 上待寫(xiě)入的數(shù)據(jù)被強(qiáng)制寫(xiě)入鎖存器，寫(xiě)操作完成；在保持所述靜態(tài)隨機(jī)存儲(chǔ)單元期間，復(fù)位 下拉NMOS晶體管130的柵極所連接的清零控制線102應(yīng)保持低電平，保證復(fù)位下拉NMOS 晶體管130處于關(guān)閉狀態(tài)，同時(shí)字線30應(yīng)保持低電平，保證存取NMOS晶體管140處于關(guān)閉 狀態(tài)，由第一反相器和第二反相器構(gòu)成的鎖存器將保持寫(xiě)入結(jié)果；在讀出所述靜態(tài)隨機(jī)存 儲(chǔ)單元期間，復(fù)位下拉NMOS晶體管130的柵極所連接的清零控制線102應(yīng)保持低電平，保 證復(fù)位下拉NMOS晶體管130處于關(guān)閉狀態(tài)，同時(shí)字線30應(yīng)保持高電平，保證存取NMOS晶 體管140處于導(dǎo)通狀態(tài)，所述靜態(tài)隨機(jī)存儲(chǔ)單元中所存儲(chǔ)的數(shù)據(jù)送至位線20被讀出；
需要說(shuō)明的是，雖然參照示范性的實(shí)施例詳細(xì)地描述了本發(fā)明，但是那些熟悉本 領(lǐng)域的普通技術(shù)人員將了解，在不脫離所附的權(quán)利要求的情況下，在形式和細(xì)節(jié)上可以就 此做出各種變化。8
權(quán)利要求
1.一種具有復(fù)位功能的靜態(tài)隨機(jī)存儲(chǔ)單元，其包括一第一反相器，該第一反相器包括第一驅(qū)動(dòng)NMOS晶體管及第一負(fù)載PMOS晶體管，該第 一驅(qū)動(dòng)NMOS晶體管的柵極端與第一負(fù)載PMOS晶體管的柵極端相連，第一驅(qū)動(dòng)NMOS晶體管 的漏極端與第一負(fù)載PMOS晶體管的漏極端相連；一第二反相器，該第二反相器包括第二驅(qū)動(dòng)NMOS晶體管及第二負(fù)載PMOS晶體管，該第 二驅(qū)動(dòng)NMOS晶體管的柵極端與第二負(fù)載PMOS晶體管的柵極端相連，第二驅(qū)動(dòng)NMOS晶體管 的漏極端與第二負(fù)載PMOS晶體管的漏極端相連；該第一反相器的輸出端與該第二反相器的輸入端相連，該第二反相器的輸出端與該第 一反相器的輸入端相連，由此構(gòu)成交叉耦合的鎖存器，該鎖存器連接在正電源電壓和電源 地之間；一存取NMOS晶體管，其漏極與第一反相器的輸出端相連，其柵極與字線連接，其源極 與位線連接；一復(fù)位上拉PMOS晶體管，其漏極與第二反相器的輸出端相連，其柵極連接置數(shù)控制 線，源極連接正電源電壓；一復(fù)位下拉NMOS晶體管，其漏極與第一反相器的輸出端相連，其柵極連接清零控制 線，源極連接電源地。
2.根據(jù)權(quán)利要求1所述的靜態(tài)隨機(jī)存儲(chǔ)單元，其中所述字線與電源地線垂直。
3.根據(jù)權(quán)利要求1所述的靜態(tài)隨機(jī)存儲(chǔ)單元，其中所述置數(shù)控制線與電源地線平行。
4.根據(jù)權(quán)利要求1所述的靜態(tài)隨機(jī)存儲(chǔ)單元，其中所述清零控制線與電源地線平行。
5.一種具有復(fù)位功能的靜態(tài)隨機(jī)存儲(chǔ)單元，其包括一第一反相器，該第一反相器包括第一驅(qū)動(dòng)NMOS晶體管及第一負(fù)載PMOS晶體管，該第 一驅(qū)動(dòng)NMOS晶體管的柵極端與第一負(fù)載PMOS晶體管的柵極端相連，第一驅(qū)動(dòng)NMOS晶體管 的漏極端與第一負(fù)載PMOS晶體管的漏極端相連；一第二反相器，該第二反相器包括第二驅(qū)動(dòng)NMOS晶體管及第二負(fù)載PMOS晶體管，該第 二驅(qū)動(dòng)NMOS晶體管的柵極端與第二負(fù)載PMOS晶體管的柵極端相連，第二驅(qū)動(dòng)NMOS晶體管 的漏極端與第二負(fù)載PMOS晶體管的漏極端相連；該第一反相器的輸出端與該第二反相器的輸入端相連，該第二反相器的輸出端與該第 一反相器的輸入端相連，由此構(gòu)成交叉耦合的鎖存器，該鎖存器連接在正電源電壓和電源 地之間；一存取NMOS晶體管，其漏極與第一反相器的輸出端相連，其柵極與字線連接，其源極 與位線連接；一復(fù)位上拉PMOS晶體管，其漏極與第二反相器的輸出端相連，其柵極連接置數(shù)控制 線，源極連接正電源電壓。
6.根據(jù)權(quán)利要求5所述的靜態(tài)隨機(jī)存儲(chǔ)單元，其中所述字線與電源地線垂直。
7.根據(jù)權(quán)利要求5所述的靜態(tài)隨機(jī)存儲(chǔ)單元，其中所述置數(shù)控制線與電源地線平行。
8.一種具有復(fù)位功能的靜態(tài)隨機(jī)存儲(chǔ)單元，其包括一第一反相器，該第一反相器包括第一驅(qū)動(dòng)NMOS晶體管及第一負(fù)載PMOS晶體管，該第 一驅(qū)動(dòng)NMOS晶體管的柵極端與第一負(fù)載PMOS晶體管的柵極端相連，第一驅(qū)動(dòng)NMOS晶體管 的漏極端與第一負(fù)載PMOS晶體管的漏極端相連；一第二反相器，該第二反相器包括第二驅(qū)動(dòng)NMOS晶體管及第二負(fù)載PMOS晶體管，該第 二驅(qū)動(dòng)NMOS晶體管的柵極端與第二負(fù)載PMOS晶體管的柵極端相連，第二驅(qū)動(dòng)NMOS晶體管 的漏極端與第二負(fù)載PMOS晶體管的漏極端相連；該第一反相器的輸出端與該第二反相器的輸入端相連，該第二反相器的輸出端與該第 一反相器的輸入端相連，由此構(gòu)成交叉耦合的鎖存器，該鎖存器連接在正電源電壓和電源 地之間；一存取NMOS晶體管，其漏極與第一反相器的輸出端相連，其柵極與字線連接，其源極 與位線連接；一復(fù)位下拉NMOS晶體管，其漏極與第一反相器的輸出端相連，其柵極連接清零控制 線，源極連接電源地。
9.根據(jù)權(quán)利要求8所述的靜態(tài)隨機(jī)存儲(chǔ)單元，其中所述字線與電源地線垂直。
10.根據(jù)權(quán)利要求8所述的靜態(tài)隨機(jī)存儲(chǔ)單元，其中所述清零控制線與電源地線平行。
全文摘要
一種具有復(fù)位功能的靜態(tài)隨機(jī)存儲(chǔ)單元，其包括一第一反相器，其包括第一驅(qū)動(dòng)NMOS晶體管及第一負(fù)載PMOS晶體管；一第二反相器，其包括第二驅(qū)動(dòng)NMOS晶體管及第二負(fù)載PMOS晶體管；該第一反相器的輸出端與該第二反相器的輸入端相連，該第二反相器的輸出端與該第一反相器的輸入端相連，由此構(gòu)成交叉耦合的鎖存器，該鎖存器連接在正電源電壓和電源地之間；一存取NMOS晶體管，其漏極與第一反相器的輸出端相連，其柵極與字線連接，其源極與位線連接；一復(fù)位上拉PMOS晶體管，其漏極與第二反相器的輸出端相連，其柵極連接置數(shù)控制線，源極連接正電源電壓；一復(fù)位下拉NMOS晶體管，其漏極與第一反相器的輸出端相連，其柵極連接清零控制線，源極連接電源地。
文檔編號(hào)G11C11/413GK102034533SQ201110004548
公開(kāi)日2011年4月27日 申請(qǐng)日期2011年1月11日 優(yōu)先權(quán)日2011年1月11日
發(fā)明者于芳, 吳利華, 趙凱, 韓小煒 申請(qǐng)人:中國(guó)科學(xué)院半導(dǎo)體研究所