專利名稱：存儲器儲存裝置、存儲器控制器與產(chǎn)生對數(shù)似然比的方法
技術(shù)領(lǐng)域：
本發(fā)明是涉及一種用于錯誤校正程序的產(chǎn)生對數(shù)似然比的方法，且特別涉及一種實(shí)行該方法的存儲器儲存裝置與存儲器控制器。
背景技術(shù)：
數(shù)碼相機(jī)、手機(jī)與MP3在這幾年來的成長十分迅速，使得消費(fèi)者對數(shù)碼內(nèi)容的儲存需求也急速增加。由于閃存(Flash Memory)具有資料非揮發(fā)性、省電、體積小與無機(jī)械結(jié)構(gòu)等的特性，適合使用者隨身攜帶作為數(shù)碼檔案傳遞與交換的儲存媒體。固態(tài)硬盤(Solid State Drive, SSD)就是以閃存作為儲存媒體的一個例子，并且已廣泛使用于電腦主機(jī)系統(tǒng)中作為主硬盤。目前的閃存主要分為兩種，分別為反或型閃存(NOR Flash)與反及型閃存(NAND Flash)。閃存也可根據(jù)每一記憶胞可儲存的資料位元數(shù)而區(qū)分為多階記憶胞(Multi-Level Cell, MLC)閃存及單階記憶胞(Single-Level Cell，SLC)閃存。SLC閃存的每個記憶胞僅能儲存1個位元資料，而MLC閃存的每個記憶胞可儲存至少2個以上的位元資料。例如，以 4階記憶胞閃存為例，每一記憶胞可儲存2個位元資料(即，丨‘11"、丨‘10"、丨‘00〃 與〃 01")。在閃存中，記憶胞會由位元線(Bit Line)與字元線(Word Line)來串起而形成一記憶胞陣列(memory cell array)。當(dāng)控制位元線與字元線的控制電路在讀取或?qū)懭胭Y料到記憶胞陣列的指定記憶胞時(shí)，其他非指定的記憶胞的浮動電壓可能會受到干擾 (disturb)，進(jìn)而造成錯誤位元。也就是說，控制電路從記憶胞中所讀取的資料(也稱為讀取資料)與原先所寫入的資料(也稱為寫入資料)不同?；蛘?，當(dāng)閃存因長期閑置、存儲器漏電、或是多次抹除或?qū)懭氲纫蛩囟斐赡ズ?Wear)情況時(shí)，記憶胞中的浮動電壓也可能改變而造成錯誤位元。一般來說，存儲器儲存裝置會配置錯誤校正電路來對寫入資料進(jìn)行錯誤校正編碼以及對讀取資料進(jìn)行錯誤校正解碼(也稱為錯誤校正程序)，由此更正錯誤位元。由于制程的演進(jìn)或存儲器本身的硬體架構(gòu)的關(guān)系(如多階記憶胞閃存的每一記憶胞可儲存的位元數(shù)越多其可能產(chǎn)生的錯誤位元也較SLC多)，這種存儲器儲存裝置會需要使用錯誤校正能力較佳的錯誤校正技術(shù)(例如，低密度同位檢查碼(Low Density Parity Check Code, LDPC code))來對資料進(jìn)行錯誤校正程序。存儲器儲存裝置儲存有一查詢表記錄軟資訊(Softhformation)與該軟資訊會對應(yīng)到0或1的機(jī)率比值(稱之為對數(shù)似然比 (LogLikelihood Ratio，LLI ))的對應(yīng)關(guān)系。因此在使用LDPC碼進(jìn)行錯誤校正時(shí)，存儲器儲存裝置首先從記憶胞中獲取軟資訊，并依據(jù)查詢表取得軟資訊對應(yīng)到的對數(shù)似然比，接著再以LDPC碼進(jìn)行錯誤更正的動作。查詢表所記錄的對數(shù)似然比可利用訓(xùn)練樣本寫入再讀取后進(jìn)行統(tǒng)計(jì)來取得其數(shù)值。越正確的對數(shù)似然比越能降低以LDPC碼進(jìn)行錯誤校正的迭代(iteration)次數(shù)，進(jìn)而縮短對讀取資料進(jìn)行錯誤校正解碼的時(shí)間。然而，存儲器儲存裝置中的閃存會隨著其儲存次數(shù)(erase-program times)的增加而改變其錯誤特性，因此若要取得最佳的對數(shù)似然比，則必須不斷地統(tǒng)計(jì)閃存的錯誤特性，此舉將對系統(tǒng)造成相當(dāng)大的負(fù)擔(dān)。

發(fā)明內(nèi)容
鑒于此，本發(fā)明提供一種產(chǎn)生對數(shù)似然比(Log Likelihood Ratio, LLR)的方法， 降低存儲器儲存裝置在估算讀取資料所對應(yīng)的對數(shù)似然比的運(yùn)算負(fù)擔(dān)。本發(fā)明提供一種存儲器控制器，降低存儲器儲存裝置在估算讀取資料所對應(yīng)的對數(shù)似然比的運(yùn)算負(fù)擔(dān)。本發(fā)明提供一種存儲器儲存裝置，在估算讀取資料所對應(yīng)的對數(shù)似然比時(shí)具有較少的運(yùn)算負(fù)擔(dān)。本發(fā)明提出一種產(chǎn)生對數(shù)似然比的方法，用于一存儲器儲存裝置，此存儲器儲存裝置包括具有多個記憶胞的閃存芯片。其中，各記憶胞具有多個儲存狀態(tài)，且上述儲存狀態(tài)是以至少一位元資料讀取電壓來區(qū)分。此方法包括使用上述位元資料讀取電壓從上述記憶胞中獲取一讀取資料，此讀取資料對應(yīng)第一儲存狀態(tài)，且第一儲存狀態(tài)為上述儲存狀態(tài)的其中之一。此方法還包括對讀取資料執(zhí)行錯誤校正程序以獲得讀取資料在寫入時(shí)對應(yīng)的第二儲存狀態(tài)，其中第二儲存狀態(tài)為上述儲存狀態(tài)的其中之一。在所讀取的符合錯誤統(tǒng)計(jì)總數(shù)的儲存狀態(tài)中，取得在寫入時(shí)為第二儲存狀態(tài)而在讀取時(shí)為第一儲存狀態(tài)的儲存錯誤總數(shù)。以及根據(jù)錯誤統(tǒng)計(jì)總數(shù)、上述儲存狀態(tài)的儲存狀態(tài)數(shù)量，以及儲存錯誤總數(shù)執(zhí)行一對數(shù)運(yùn)算，進(jìn)而產(chǎn)生讀取資料的第一對數(shù)似然比。從另一觀點(diǎn)來看，本發(fā)明提出一種存儲器控制器，包括主機(jī)系統(tǒng)介面、存儲器介面、存儲器管理電路、錯誤校正電路以及對數(shù)似然比估算電路。其中主機(jī)系統(tǒng)介面是用以耦接主機(jī)系統(tǒng)，存儲器介面用以耦接一閃存芯片。此閃存芯片包括多個記憶胞且各個記憶胞具有多個儲存狀態(tài)。上述儲存狀態(tài)是以至少一位元資料讀取電壓來區(qū)分。存儲器管理電路，耦接至主機(jī)系統(tǒng)介面與存儲器介面，存儲器管理電路接收來自主機(jī)系統(tǒng)的讀取指令，并經(jīng)由存儲器介面從上述記憶胞中獲取對應(yīng)讀取指令的讀取資料，其中讀取資料對應(yīng)一第一儲存狀態(tài)，此第一儲存狀態(tài)為上述儲存狀態(tài)的其中之一。其中，存儲器管理電路包括一對數(shù)似然比查詢表。錯誤校正電路耦接存儲器管理電路，用以對讀取資料執(zhí)行一錯誤校正程序以獲得讀取資料在寫入時(shí)所對應(yīng)的第二儲存狀態(tài)，而第二儲存狀態(tài)為上述儲存狀態(tài)的其中之一。對數(shù)似然比估算電路耦接存儲器管理電路與錯誤校正電路，用以在所讀取的符合錯誤統(tǒng)計(jì)總數(shù)的儲存狀態(tài)中，取得在寫入時(shí)為第二儲存狀態(tài)而在讀取時(shí)為第一儲存狀態(tài)的儲存錯誤總數(shù)，以及根據(jù)錯誤統(tǒng)計(jì)總數(shù)、上述儲存狀態(tài)的儲存狀態(tài)數(shù)量，與儲存錯誤總數(shù)執(zhí)行一對數(shù)運(yùn)算，進(jìn)而產(chǎn)生讀取資料的第一對數(shù)似然比。 從又一觀點(diǎn)來看，本發(fā)明提出一種存儲器儲存裝置，包括連接器、閃存芯片以及存儲器控制器。連接器用以耦接主機(jī)系統(tǒng)。閃存芯片包括多個記憶胞且各記憶胞具有多個儲存狀態(tài)，上述儲存狀態(tài)是以至少一位元資料讀取電壓來區(qū)分。存儲器控制器耦接至閃存芯片與連接器。存儲器控制器包括一對數(shù)似然比查詢表。其中，存儲器控制器控制閃存芯片使用上述位元資料讀取電壓從記憶胞中獲取一讀取資料，其中讀取資料對應(yīng)一第一儲存狀態(tài)，且第一儲存狀態(tài)為上述儲存狀態(tài)的其中之一。存儲器控制器對讀取資料執(zhí)行錯誤校正程序以獲得讀取資料在寫入時(shí)對應(yīng)的第二儲存狀態(tài)，其中第二儲存狀態(tài)為上述儲存狀態(tài)的其中之一。存儲器控制器在所讀取的符合一錯誤統(tǒng)計(jì)總數(shù)的儲存狀態(tài)中，取得在寫入時(shí)為第二儲存狀態(tài)而在讀取時(shí)為第一儲存狀態(tài)的儲存錯誤總數(shù)，以及根據(jù)錯誤統(tǒng)計(jì)總數(shù)、這些儲存狀態(tài)的儲存狀態(tài)數(shù)量，和儲存錯誤總數(shù)執(zhí)行一對數(shù)運(yùn)算，以產(chǎn)生讀取資料的第一對數(shù)似然比?；谏鲜?，本發(fā)明在存儲器儲存裝置接收主機(jī)系統(tǒng)下達(dá)的指令而進(jìn)行資料讀取時(shí)，利用發(fā)生儲存錯誤的資料來估算并更新該讀取資料所對應(yīng)的對數(shù)似然比，據(jù)此降低估算對數(shù)似然比的運(yùn)算負(fù)擔(dān)。而所產(chǎn)生的對數(shù)似然比能降低錯誤校正程序的迭代次數(shù)，從而增加錯誤校正程序的執(zhí)行效率。為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖作詳細(xì)說明如下。


圖IA是根據(jù)本發(fā)明一范例實(shí)施例示出的使用存儲器儲存裝置的主機(jī)系統(tǒng)的示意圖。圖IB是根據(jù)本發(fā)明范例實(shí)施例所示出的電腦、輸入/輸出裝置與存儲器儲存裝置的示意圖。圖IC是根據(jù)本發(fā)明另一范例實(shí)施例所示出的主機(jī)系統(tǒng)與存儲器儲存裝置的示意圖。圖2是示出圖IA所示的存儲器儲存裝置的概要方塊圖。圖3是根據(jù)本發(fā)明一范例實(shí)施例示出的儲存狀態(tài)與位元資料讀取電壓的示意圖。圖4是根據(jù)本發(fā)明一范例實(shí)施例示出的存儲器控制器的概要方塊圖。圖5是延續(xù)圖3的范例實(shí)施例示出的可能發(fā)生儲存錯誤的儲存狀態(tài)的對應(yīng)關(guān)系。圖6是根據(jù)本發(fā)明一范例實(shí)施例示出的產(chǎn)生對數(shù)似然比的方法的流程圖。圖7是根據(jù)本發(fā)明另一范例實(shí)施例示出的存儲器控制器的概要方塊圖。圖8是根據(jù)本發(fā)明另一范例實(shí)施例示出的產(chǎn)生對數(shù)似然比的方法的流程圖。附圖標(biāo)記
1000主機(jī)系統(tǒng)；1100 電腦；
1102微處理器；1104 隨機(jī)存取存儲器；
1106輸入/輸出裝置；1108 系統(tǒng)總線；
1110資料傳輸介面；1202 滑鼠；
1204鍵盤；1206 顯示器；
1208打印機(jī)；1212 隨身碟；
1214 記憶卡；1216 固態(tài)硬盤；
1310數(shù)碼相機(jī)；1312 安全數(shù)碼卡；
1314多媒體記憶卡；1316 記憶棒；
1318小型快閃卡；1320 嵌入式儲存裝置；
100 存儲器儲存裝置；102 連接器；
104，104，存儲器控制器；106 閃存芯片；
VA 第一位元資料讀取電壓；VB 第二位元資料讀取E
7
VC 第三位元資料讀取電壓；VD 第四位元資料讀取電壓；VE 第五位元資料讀取電壓；VF 第六位元資料讀取電壓；VG 第七位元資料讀取電壓；1041 主機(jī)系統(tǒng)介面；1043 存儲器管理電路； 1045:錯誤校正電路；1047 存儲器介面；2002 緩沖存儲器；2004 電源管理電路；410 對數(shù)似然比查詢表；420 對數(shù)似然比估算電路；430:濾波器；610 640 本發(fā)明的一實(shí)施例所述的產(chǎn)生對數(shù)似然比的方法的各步驟；810 860 本發(fā)明的另一實(shí)施例所述的產(chǎn)生對數(shù)似然比的方法的各步驟。
具體實(shí)施例方式圖IA是根據(jù)本發(fā)明一范例實(shí)施例所示出的使用存儲器儲存裝置的主機(jī)系統(tǒng)的示意圖。主機(jī)系統(tǒng)1000包括電腦1100與輸入/輸出anput/Output，I/O)裝置1106。電腦1100包括微處理器1102、隨機(jī)存取存儲器(Random Access Memory, RAM) 1104、系統(tǒng)總線1108以及資料傳輸介面1110。輸入/輸出裝置1106包括如圖IB所示的滑鼠1202、鍵盤1204、顯示器1206與打印機(jī)1208。圖IB是根據(jù)本發(fā)明范例實(shí)施例所示出的電腦、輸入 /輸出裝置與存儲器儲存裝置的示意圖。必須了解的是，圖IB所示的裝置非限制輸入/輸出裝置1106，輸入/輸出裝置1106可還包括其他裝置。在本發(fā)明范例實(shí)施例中，存儲器儲存裝置100是透過資料傳輸介面1110與主機(jī)系統(tǒng)1000的其他元件耦接。通過微處理器1102、隨機(jī)存取存儲器1104以及輸入/輸出裝置 1106的運(yùn)作，主機(jī)系統(tǒng)1000可將資料寫入至存儲器儲存裝置100，或從存儲器儲存裝置100 中讀取資料。例如，存儲器儲存裝置100可以是如圖IB所示的記憶卡1214、隨身碟1212、 或固態(tài)硬盤(Solid StateDrive, SSD) 1216。一般而言，主機(jī)系統(tǒng)1000為可儲存資料的任意系統(tǒng)。雖然在本范例實(shí)施例中主機(jī)系統(tǒng)1000是以電腦系統(tǒng)來作說明，然而，在本發(fā)明另一范例實(shí)施例中，主機(jī)系統(tǒng)1000也可以是手機(jī)、數(shù)碼相機(jī)、攝影機(jī)、通訊裝置、音訊播放器或視訊播放器等系統(tǒng)。例如，在主機(jī)系統(tǒng)為數(shù)碼相機(jī)1310時(shí)，存儲器儲存裝置則為其所使用的安全數(shù)碼(Secure Digital, SD)卡 1312、多媒體記憶(Multimedia Card, MMC)卡 1314、記憶棒(Memory Stick, MEM STICK) 1316、小型快閃(Compact Flash, CF)卡1318或嵌入式儲存裝置1320(如圖IC所示，圖IC是根據(jù)本發(fā)明另一范例實(shí)施例所示出的主機(jī)系統(tǒng)與存儲器儲存裝置的示意圖)。 嵌入式儲存裝置1320包括嵌入式多媒體卡(EmbeddedMMC，eMMC)。值得一提的是，嵌入式多媒體卡是直接耦接于主機(jī)系統(tǒng)1000的基板上。圖2是示出圖IA所示的存儲器儲存裝置100的概要方塊圖。請參照圖2，存儲器儲存裝置100包括連接器102、存儲器控制器104與閃存芯片106。連接器102耦接至存儲器控制器104，并且用以耦接主機(jī)系統(tǒng)1000。在本范例實(shí)施例中，連接器102所支援的傳輸介面種類為通用串行總線(Universal Serial Bus, USB)介面。然而在其他范例實(shí)施例中，連接器102的傳輸介面種類也可以是多媒體儲存卡 (Multimedia Card,MMC)^iJt1C Ρ # (Serial Advanced Technology Attachment,SATA)介面、平行先進(jìn)附件(Parallel Advanced Technology Attachment,PATA)介面、電氣和電子工程師協(xié)會(Institute of Electrical and Electronic Engineers，IEEE) 1394 介面、高速周邊零件連接介面(Peripheral Component Interconnect Express,PCIExpress) 介面、安全數(shù)碼(Secure Digital, SD)介面、記憶棒(Memory Stick, MS)介面、小型快閃 (Compact Flash, CF)介面,或整合驅(qū)動電子(IntegratedDrive Electronics, IDE)介面等任何適用的介面，在此并不加以限制。存儲器控制器104會執(zhí)行以硬體型式或韌體型式實(shí)作的多個邏輯間或控制指令， 并根據(jù)主機(jī)系統(tǒng)1000的指令在閃存芯片106中進(jìn)行資料的寫入、讀取與抹除等運(yùn)作。此外， 存儲器控制器104更特別用以執(zhí)行本范例實(shí)施例的對數(shù)似然比(Log Likelihood Ratio, LLR)產(chǎn)生與動態(tài)更新機(jī)制。閃存芯片106耦接至存儲器控制器104。閃存芯片106系用以儲存如檔案配置表 (File Allocation Table, FAT)或增強(qiáng)型文件系統(tǒng)(New TechnologyFile System, NTFS) 等檔案系統(tǒng)資訊，以及儲存如文字、影像或聲音檔案等一般性資料。在本范例實(shí)施例中，閃存芯片106為多階記憶胞(Multi LeveICe 11,MLC)NAND閃存芯片，但本發(fā)明不限于此，閃存芯片106也可以是單階記憶胞(Single Level Cell, SLC)NAND閃存芯片、其他閃存芯片或任何具有相同特性的存儲器芯片。在本范例實(shí)施例中，閃存芯片106包括多個記憶胞，并且是使用多個浮動電壓來代表多位元(bits)的資料。具體來說，上述記憶胞會組成一記憶胞陣列，而有多條位元線以及多條字元線來連接這些記憶胞。其中，記憶胞是以陣列方式配置在位元線與字元線的交叉點(diǎn)上。每一個記憶胞都具有多個儲存狀態(tài)，這些儲存狀態(tài)是以至少一個位元資料讀取電壓來區(qū)分，進(jìn)而使得這些儲存狀態(tài)符合一儲存狀態(tài)次序。圖3是根據(jù)本發(fā)明一范例實(shí)施例示出的儲存狀態(tài)與位元資料讀取電壓的示意圖。 在本范例實(shí)施例中，閃存芯片106為8階記憶胞NAND型閃存，如圖3所示，每個記憶胞中的浮動電壓系依據(jù)第一位元資料讀取電壓VA、第二位元資料讀取電壓VB、第三位元資料讀取電壓VC、第四位元資料讀取電壓VD、第五位元資料讀取電壓VE、第六位元資料讀取電壓VF與第七位元資料讀取電壓VG而區(qū)分為8種儲存狀態(tài)，分別是〃 111"、" 110〃、" 10 0"、“ 101〃、“ 001〃、“ 000〃、“ 010〃與〃 011〃。每個儲存狀態(tài)都包括最低有效位元 (LeastSignificant Bit, LSB)、中間有效位元(Center Significant Bit, CSB)，以及最高有效位元(Most Significant Bit,MSB)這3個位元。舉例來說，在本范例實(shí)施例中各儲存狀態(tài)從左側(cè)算起的第1個位元為LSB，從左側(cè)算起的第2個位元為CSB，而從左側(cè)算起的第3 個位元為MSB。據(jù)此，每一記憶胞可儲存3個位元資料，故同一條字元線上的記憶胞會構(gòu)成 3個頁面(即，下頁面、中頁面以及上頁面)的儲存空間。也就是說，每一記憶胞的LSB是對應(yīng)下頁面、每一記憶胞的CSB是對應(yīng)中頁面，而每一記憶胞的MSB是對應(yīng)上頁面。此外， 數(shù)個頁面會構(gòu)成一個實(shí)體區(qū)塊，而實(shí)體區(qū)塊為執(zhí)行抹除運(yùn)作的最小單位。也就是說，每一實(shí)體區(qū)塊含有最小數(shù)目的一并被抹除的記憶胞。在本范例實(shí)施例中，這8種儲存狀態(tài)的儲存狀態(tài)次序依序?yàn)?111"、“ 110"、“ 100"、“ 101"、“ 001"、“ 000"、“ 010"、'‘ 011"
。必須說明的是，儲存狀態(tài)次序可能會依各家閃存芯片制造商的設(shè)計(jì)而有所不同，在此并不加以限制。圖4是根據(jù)本發(fā)明一范例實(shí)施例示出的存儲器控制器的概要方塊圖。請參照圖4，存儲器控制器104包括主機(jī)系統(tǒng)介面1041、存儲器管理電路1043、錯誤校正電路1045、對數(shù)似然比估算電路420，以及存儲器介面1047。主機(jī)系統(tǒng)介面1041耦接至存儲器管理電路1043，并透過連接器102以耦接主機(jī)系統(tǒng)1000。主機(jī)系統(tǒng)介面1041是用以接收與識別主機(jī)系統(tǒng)1000所傳送的指令與資料。據(jù)此，主機(jī)系統(tǒng)1000所傳送的指令與資料會透過主機(jī)系統(tǒng)介面1041而傳送至存儲器管理電路1043。在本范例實(shí)施例中，主機(jī)系統(tǒng)介面1041對應(yīng)連接器102而為USB介面，而在其他范例實(shí)施例中，主機(jī)系統(tǒng)介面1041也可以是MMC介面、SATA介面、PATA介面、IEEE 1394介面、PCI Express介面、SD介面、MS介面、CF介面、IDE介面或符合其他介面標(biāo)準(zhǔn)的介面。存儲器管理電路1043包括對數(shù)似然比查詢表410。存儲器管理電路1043是用以控制存儲器控制器104的整體運(yùn)作。具體來說，存儲器管理電路1043具有多個控制指令， 在存儲器儲存裝置100運(yùn)作時(shí)，上述控制指令會被執(zhí)行以對閃存芯片106進(jìn)行如資料讀取、 資料寫入、資料抹除等操作。在一范例實(shí)施例中，存儲器管理電路1043的控制指令是以韌體型式來實(shí)作。例如，存儲器管理電路1043具有微處理器單元(未示出)與只讀存儲器(未示出)，且上述控制指令是被燒錄在只讀存儲器中。當(dāng)存儲器儲存裝置100運(yùn)作時(shí)，上述控制指令會由微處理器單元來執(zhí)行以完成對閃存芯片106的操作。在本發(fā)明另一范例實(shí)施例中，存儲器管理電路1043的控制指令也可以程式碼型式儲存于閃存芯片106的特定區(qū)域(例如，閃存芯片106中專用于存放系統(tǒng)資料的系統(tǒng)區(qū)) 中。此外，存儲器管理電路1043具有微處理器單元(未示出)、只讀存儲器(未示出)及隨機(jī)存取存儲器(未示出)。其中，只讀存儲器具有驅(qū)動碼段，并且當(dāng)存儲器控制器104被致能時(shí)，微處理器單元會先執(zhí)行此驅(qū)動碼段來將儲存于閃存芯片106中的控制指令載入至存儲器管理電路1043的隨機(jī)存取存儲器中。之后，微處理器單元會運(yùn)轉(zhuǎn)上述控制指令以對閃存芯片106進(jìn)行操作。此外，在本發(fā)明另一范例實(shí)施例中，存儲器管理電路1043的控制指令也可以一硬體型式來實(shí)作。錯誤校正電路1045耦接至存儲器管理電路1043，用以確保資料的正確性。具體而言，當(dāng)主機(jī)系統(tǒng)1000發(fā)送讀取指令至存儲器控制器104，而存儲器管理電路1043根據(jù)讀取指令從閃存芯片106讀取資料時(shí)，錯誤校正電路1045會對所讀取的資料執(zhí)行一錯誤校正程序。舉例來說，錯誤校正電路1045為低密度同位檢查(Low Density Parity Check,LDPC) 電路，當(dāng)存儲器管理電路1043從閃存芯片106讀取資料時(shí)，錯誤校正電路1045首先自存儲器管理電路1043中的對數(shù)似然比查詢表410找出所讀取的資料對應(yīng)的對數(shù)似然比，接著依據(jù)所讀取的資料以及該對數(shù)似然比來執(zhí)行錯誤校正程序，進(jìn)而獲得讀取資料在被寫入閃存芯片106當(dāng)時(shí)所對應(yīng)的儲存狀態(tài)。對數(shù)似然比估算電路420耦接存儲器管理電路1043與錯誤校正電路1045。對數(shù)似然比估算電路420是用以實(shí)現(xiàn)本范例實(shí)施例的對數(shù)似然比產(chǎn)生機(jī)制。此對數(shù)似然比產(chǎn)生機(jī)制的詳細(xì)運(yùn)作方式將在以下配合附圖再作說明。在一范例實(shí)施例中，對數(shù)似然比估算電路420例如是以硬體型式實(shí)作成數(shù)個控制指令。在其他范例實(shí)施例中，對數(shù)似然比估算電路420也可以是韌體型式實(shí)作成的控制指令或以程式碼型式實(shí)作成的控制指令。存儲器介面1047耦接至存儲器管理電路1043，用以使存儲器控制器104耦接至閃存芯片106。據(jù)此，存儲器控制器104可對閃存芯片106進(jìn)行相關(guān)運(yùn)作。也就是說，欲寫入至閃存芯片106的資料會經(jīng)由存儲器介面1047轉(zhuǎn)換為閃存芯片106所能接受的格式。在本發(fā)明另一范例實(shí)施例中，存儲器控制器104還包括緩沖存儲器2002。緩沖存儲器2002耦接至存儲器管理電路1043，用以暫存來自于主機(jī)系統(tǒng)1000的資料，或暫存來自于閃存芯片106的資料。在本發(fā)明另一范例實(shí)施例中，存儲器控制器104還包括電源管理電路2004。電源管理電路2004耦接至存儲器管理電路1043，用以控制存儲器儲存裝置100的電源。由于閃存芯片106在處于長期閑置、漏電、或是被頻繁使用等情形下，記憶胞的浮動電壓可能會改變而造成錯誤位元。因此，閃存芯片106所記錄的資料在被讀取時(shí)的儲存狀態(tài)，與該資料被寫入閃存芯片106當(dāng)時(shí)的儲存狀態(tài)可能并不相同。這種資料在讀取時(shí)的儲存狀態(tài)不同于寫入時(shí)的儲存狀態(tài)的情況便稱之為儲存錯誤。在本范例實(shí)施例中，當(dāng)存儲器管理電路1043依照主機(jī)系統(tǒng)1000的指示而進(jìn)行資料讀取操作時(shí)，對數(shù)似然比估算電路 420會在所讀取的符合一錯誤統(tǒng)計(jì)總數(shù)的數(shù)個儲存狀態(tài)中，取得發(fā)生儲存錯誤的總數(shù)，進(jìn)而估算讀取資料的對數(shù)似然比。詳細(xì)地說，當(dāng)存儲器儲存裝置100中的存儲器管理電路1043透過主機(jī)系統(tǒng)介面 1041接收來自主機(jī)系統(tǒng)1000的讀取指令時(shí)，存儲器管理電路1043依據(jù)讀取指令指示閃存芯片106使用至少一位元資料讀取電壓從記憶胞中獲取一讀取資料，此讀取資料系對應(yīng)記憶胞所具有的其中一個儲存狀態(tài)(以下稱之為第一儲存狀態(tài))。接下來，錯誤校正電路1045會對讀取資料執(zhí)行一錯誤校正程序(例如低密度同位檢查解碼程序)，以獲得此讀取資料在被寫入閃存芯片106當(dāng)時(shí)所對應(yīng)的儲存狀態(tài)(以下稱之為第二儲存狀態(tài))。詳細(xì)地說，存儲器管理電路1043中的對數(shù)似然比查詢表410記錄有資料與該資料對應(yīng)至0或1的當(dāng)前對數(shù)似然比。而錯誤校正電路1045在運(yùn)作時(shí)，會查詢對數(shù)似然比查詢表410以取得讀取資料的當(dāng)前對數(shù)似然比，接著利用低密度同位檢查解碼程序來進(jìn)行錯誤校正的動作，如此一來便能取得讀取資料的第二儲存狀態(tài)。由于閃存芯片106具有資料非揮發(fā)性且其頻道錯誤率(channel error rate)相當(dāng)?shù)牡停虼嗽陬l道錯誤率小于10_2且寫入閃存芯片106的資料具有隨機(jī)性的前提下，可以合理假設(shè)儲存錯誤僅會發(fā)生在儲存狀態(tài)次序中相鄰的兩個儲存狀態(tài)之間，且閃存芯片106 的記憶胞的儲存狀態(tài)呈現(xiàn)平均分布。因此，對數(shù)似然比估算電路420在取得讀取資料的第一儲存狀態(tài)與第二儲存狀態(tài)后，首先判斷在儲存狀態(tài)次序中第一儲存狀態(tài)與第二儲存狀態(tài)是否相鄰。若第一儲存狀態(tài)與第二儲存狀態(tài)在儲存狀態(tài)次序中并不相鄰，對數(shù)似然比估算電路420則會將讀取資料所包括的其中的一讀取位元的對數(shù)似然比設(shè)定為正無限大或負(fù)無限大。例如，當(dāng)讀取位元為0時(shí)，對數(shù)似然比估算電路420會將對數(shù)似然比設(shè)定為負(fù)無限大， 而當(dāng)讀取位元為1時(shí)，對數(shù)似然比估算電路420會將對數(shù)似然比設(shè)定為正無限大。值得一提的是，上述對應(yīng)關(guān)系僅是為了方便說明而舉出的范例，在其他范例實(shí)施例中，對數(shù)似然比估算電路420也可在讀取位元為0時(shí)將讀取位元的對數(shù)似然比設(shè)定為正無限大，并在讀取位元為1時(shí)將讀取位元的對數(shù)似然比設(shè)定為負(fù)無限大。若第一儲存狀態(tài)與第二儲存狀態(tài)在儲存狀態(tài)次序中相鄰，對數(shù)似然比估算電路 420則會在所讀取的符合錯誤統(tǒng)計(jì)總數(shù)的儲存狀態(tài)中，取得在寫入時(shí)為第二儲存狀態(tài)而在讀取時(shí)為第一儲存狀態(tài)的儲存錯誤總數(shù)。舉例來說，錯誤統(tǒng)計(jì)總數(shù)例如是一條字元線上的記憶胞數(shù)量，但本發(fā)明并不以此為限。當(dāng)存儲器管理電路1043讀取一條字元線時(shí)，對數(shù)似然比估算電路420根據(jù)該字元線上各記憶胞的在被讀取時(shí)的儲存狀態(tài)與被寫入時(shí)的儲存狀態(tài)是否相同，進(jìn)而統(tǒng)計(jì)出儲存狀態(tài)不相同的儲存錯誤總數(shù)。接著，對數(shù)似然比估算電路420會根據(jù)錯誤統(tǒng)計(jì)總數(shù)、每一記憶胞所具有的儲存狀態(tài)的儲存狀態(tài)數(shù)量，以及儲存錯誤總數(shù)執(zhí)行一對數(shù)運(yùn)算，進(jìn)而產(chǎn)生讀取資料的第一對數(shù)似然比。以下是關(guān)于對數(shù)似然比估算電路420所執(zhí)行的對數(shù)運(yùn)算的詳細(xì)說明。據(jù)統(tǒng)計(jì)，以位元為單位的最大事后機(jī)率(maximum a posterior probability, MAP)解碼演算法是從閃存芯片106讀取資料并判斷其值為0或1相當(dāng)有效的方式。最大事后機(jī)率解碼的準(zhǔn)則如下列算式(A)所示
權(quán)利要求
1.一種產(chǎn)生對數(shù)似然比的方法，用于一存儲器儲存裝置，該存儲器儲存裝置包括具有多個記憶胞的一閃存芯片，其中各該記憶胞具有多個儲存狀態(tài)，該多個儲存狀態(tài)是以至少一位元資料讀取電壓來區(qū)分，其特征在于，該方法包括使用該至少一位元資料讀取電壓從該些記憶胞中獲取一讀取資料，其中該讀取資料對應(yīng)一第一儲存狀態(tài)，該第一儲存狀態(tài)為該多個儲存狀態(tài)的其中之一；對該讀取資料執(zhí)行一錯誤校正程序以獲得該讀取資料在寫入時(shí)所對應(yīng)的一第二儲存狀態(tài)，其中該第二儲存狀態(tài)為該多個儲存狀態(tài)的其中之一；在所讀取的符合一錯誤統(tǒng)計(jì)總數(shù)的該多個儲存狀態(tài)中，取得在寫入時(shí)為該第二儲存狀態(tài)而在讀取時(shí)為該第一儲存狀態(tài)的一儲存錯誤總數(shù)；以及根據(jù)該錯誤統(tǒng)計(jì)總數(shù)、該多個儲存狀態(tài)的一儲存狀態(tài)數(shù)量，以及該儲存錯誤總數(shù)執(zhí)行一對數(shù)運(yùn)算，以產(chǎn)生該讀取資料的一第一對數(shù)似然比。
2.根據(jù)權(quán)利要求1所述的產(chǎn)生對數(shù)似然比的方法，其特征在于，該多個儲存狀態(tài)具有一儲存狀態(tài)次序，而在所讀取的符合一錯誤統(tǒng)計(jì)總數(shù)的該多個儲存狀態(tài)中，取得在寫入時(shí)為該第二儲存狀態(tài)而在讀取時(shí)為該第一儲存狀態(tài)的一儲存錯誤總數(shù)的步驟還包括判斷該第一儲存狀態(tài)與該第二儲存狀態(tài)在該儲存狀態(tài)次序中是否相鄰；以及若是，則在所讀取的符合該錯誤統(tǒng)計(jì)總數(shù)的該多個儲存狀態(tài)中，統(tǒng)計(jì)在寫入時(shí)為該第二儲存狀態(tài)而在讀取時(shí)為該第一儲存狀態(tài)的該儲存錯誤總數(shù)。
3.根據(jù)權(quán)利要求2所述的產(chǎn)生對數(shù)似然比的方法，其特征在于，在判斷該第一儲存狀態(tài)與該第二儲存狀態(tài)在該儲存狀態(tài)次序中是否相鄰的步驟之后，該方法還包括若否，則根據(jù)該讀取資料包括的一讀取位元的值設(shè)定該第一對數(shù)似然比為正無限大或負(fù)無限大。
4.根據(jù)權(quán)利要求1所述的產(chǎn)生對數(shù)似然比的方法，其特征在于，根據(jù)該錯誤統(tǒng)計(jì)總數(shù)、 該多個儲存狀態(tài)的一儲存狀態(tài)數(shù)量，以及該儲存錯誤總數(shù)執(zhí)行一對數(shù)運(yùn)算，以產(chǎn)生該讀取資料的一第一對數(shù)似然比的步驟包括以式(1)來計(jì)算廣 「 Π\LLR_c = - log ^ - log[w]( 1 )其中LLR_c表示該第一對數(shù)似然比，N表示該錯誤統(tǒng)計(jì)總數(shù)、S表示該儲存狀態(tài)數(shù)量，而 W表示該儲存錯誤總數(shù)。
5.根據(jù)權(quán)利要求1所述的產(chǎn)生對數(shù)似然比的方法，其特征在于，該存儲器儲存裝置具有一對數(shù)似然比查詢表，該對數(shù)似然比查詢表記錄該讀取資料所對應(yīng)的一當(dāng)前對數(shù)似然比，而在根據(jù)該錯誤統(tǒng)計(jì)總數(shù)、該多個儲存狀態(tài)的一儲存狀態(tài)數(shù)量，以及該儲存錯誤總數(shù)執(zhí)行一對數(shù)運(yùn)算，以產(chǎn)生該讀取資料的一第一對數(shù)似然比的步驟之后，該方法還包括利用該第一對數(shù)似然比取代該對數(shù)似然比查詢表中的該當(dāng)前對數(shù)似然比。
6.根據(jù)權(quán)利要求1所述的產(chǎn)生對數(shù)似然比的方法，其特征在于，該存儲器儲存裝置具有一對數(shù)似然比查詢表，該對數(shù)似然比查詢表記錄該讀取資料所對應(yīng)的一當(dāng)前對數(shù)似然比，而在根據(jù)該錯誤統(tǒng)計(jì)總數(shù)、該多個儲存狀態(tài)的一儲存狀態(tài)數(shù)量，以及該儲存錯誤總數(shù)執(zhí)行一對數(shù)運(yùn)算，以產(chǎn)生該讀取資料的一第一對數(shù)似然比的步驟之后，該方法還包括對該第一對數(shù)似然比進(jìn)行一濾波處理以產(chǎn)生一第二對數(shù)似然比；以及利用該第二對數(shù)似然比取代該對數(shù)似然比查詢表中的該當(dāng)前對數(shù)似然比。
7.根據(jù)權(quán)利要求6所述的產(chǎn)生對數(shù)似然比的方法，其特征在于，對該第一對數(shù)似然比進(jìn)行一濾波處理以產(chǎn)生一第二對數(shù)似然比的步驟包括以式C3)來計(jì)算
8.根據(jù)權(quán)利要求1所述的產(chǎn)生對數(shù)似然比的方法，其特征在于，該錯誤統(tǒng)計(jì)總數(shù)為一條字元線(Word Line)上的記憶胞數(shù)量。
9.一種存儲器控制器，其特征在于，包括一主機(jī)系統(tǒng)介面，用以耦接一主機(jī)系統(tǒng)；一存儲器介面，用以耦接一閃存芯片，該閃存芯片包括多個記憶胞且各該記憶胞具有多個儲存狀態(tài)，其中該多個儲存狀態(tài)是以至少一位元資料讀取電壓來區(qū)分；一存儲器管理電路，耦接至該主機(jī)系統(tǒng)介面與該存儲器介面，該存儲器管理電路接收來自該主機(jī)系統(tǒng)的一讀取指令，并經(jīng)由該存儲器介面從該多個記憶胞中獲取對應(yīng)該讀取指令的一讀取資料，其中該讀取資料對應(yīng)一第一儲存狀態(tài)，且該第一儲存狀態(tài)為該些儲存狀態(tài)的其中之一，該存儲器管理電路包括一對數(shù)似然比查詢表；一錯誤校正電路，耦接該存儲器管理電路，用以對該讀取資料執(zhí)行一錯誤校正程序以獲得該讀取資料在寫入時(shí)所對應(yīng)的一第二儲存狀態(tài)，其中該第二儲存狀態(tài)為該多個儲存狀態(tài)的其中之一；以及一對數(shù)似然比估算電路，耦接該存儲器管理電路與該錯誤校正電路，用以在所讀取的符合一錯誤統(tǒng)計(jì)總數(shù)的該多個儲存狀態(tài)中，取得在寫入時(shí)為該第二儲存狀態(tài)而在讀取時(shí)為該第一儲存狀態(tài)的一儲存錯誤總數(shù)，并根據(jù)該錯誤統(tǒng)計(jì)總數(shù)、該多個儲存狀態(tài)的一儲存狀態(tài)數(shù)量，以及該儲存錯誤總數(shù)執(zhí)行一對數(shù)運(yùn)算，以產(chǎn)生該讀取資料的一第一對數(shù)似然比。
10.根據(jù)權(quán)利要求9所述的存儲器控制器，其特征在于，該對數(shù)似然比估算電路是以式 (1)來計(jì)算該讀取資料的該第一對數(shù)似然比
11.根據(jù)權(quán)利要求9所述的存儲器控制器，其特征在于，該對數(shù)似然比查詢表記錄該讀取資料所對應(yīng)的一當(dāng)前對數(shù)似然比，而該存儲器控制器還包括一濾波器，耦接該存儲器管理電路與該對數(shù)似然比估算電路，用以對該第一對數(shù)似然比進(jìn)行一濾波處理以產(chǎn)生一第二對數(shù)似然比，并利用該第二對數(shù)似然比取代該對數(shù)似然比查詢表中的該當(dāng)前對數(shù)似然比。
12.根據(jù)權(quán)利要求11所述的存儲器控制器，其特征在于，該濾波器是以式(3)對該第一對數(shù)似然比進(jìn)行該濾波處理以產(chǎn)生該第二對數(shù)似然比
13.一種存儲器儲存裝置，其特征在于，包括一連接器，用以耦接一主機(jī)系統(tǒng)；一閃存芯片，包括多個記憶胞且各該記憶胞具有多個儲存狀態(tài)，其中該些儲存狀態(tài)是以至少一位元資料讀取電壓來區(qū)分；以及一存儲器控制器，耦接至該閃存芯片與該連接器，該存儲器控制器包括一對數(shù)似然比查詢表，該存儲器控制器控制該閃存芯片使用該至少一位元資料讀取電壓從該些記憶胞中獲取一讀取資料，其中該讀取資料對應(yīng)一第一儲存狀態(tài)，該第一儲存狀態(tài)為該多個儲存狀態(tài)的其中之一，對該讀取資料執(zhí)行一錯誤校正程序以獲得該讀取資料在寫入時(shí)所對應(yīng)的一第二儲存狀態(tài)，其中該第二儲存狀態(tài)為該多個儲存狀態(tài)的其中之一，在所讀取的符合一錯誤統(tǒng)計(jì)總數(shù)的該多個儲存狀態(tài)中，取得在寫入時(shí)為該第二儲存狀態(tài)而在讀取時(shí)為該第一儲存狀態(tài)的一儲存錯誤總數(shù)，根據(jù)該錯誤統(tǒng)計(jì)總數(shù)、該多個儲存狀態(tài)的一儲存狀態(tài)數(shù)量，以及該儲存錯誤總數(shù)執(zhí)行一對數(shù)運(yùn)算，以產(chǎn)生該讀取資料的一第一對數(shù)似然比。
14.根據(jù)權(quán)利要求13所述的存儲器儲存裝置，其特征在于，該存儲器控制器是以式(1) 來計(jì)算該讀取資料的該第一對數(shù)似然比
15.根據(jù)權(quán)利要求13所述的存儲器儲存裝置，其特征在于，該對數(shù)似然比查詢表記錄該讀取資料所對應(yīng)的一當(dāng)前對數(shù)似然比，而該存儲器控制器對該第一對數(shù)似然比進(jìn)行一濾波處理以產(chǎn)生一第二對數(shù)似然比，并利用該第二對數(shù)似然比取代該對數(shù)似然比查詢表中該當(dāng)前對數(shù)似然比。
16.根據(jù)權(quán)利要求15所述的存儲器儲存裝置，其特征在于，該存儲器控制器是以式(3) 對該第一對數(shù)似然比進(jìn)行該濾波處理以產(chǎn)生該第二對數(shù)似然比
全文摘要
本發(fā)明提供了一種存儲器儲存裝置、存儲器控制器與產(chǎn)生對數(shù)似然比的方法。此方法包括使用至少一位元資料讀取電壓從存儲器儲存裝置的閃存芯片的記憶胞中獲取一讀取資料，此讀取資料對應(yīng)第一儲存狀態(tài)，并對讀取資料執(zhí)行錯誤校正程序以獲得讀取資料在寫入時(shí)所對應(yīng)的第二儲存狀態(tài)。此方法還包括在符合錯誤統(tǒng)計(jì)總數(shù)的儲存狀態(tài)中取得在寫入時(shí)為第二儲存狀態(tài)但在讀取時(shí)為第一儲存狀態(tài)的儲存錯誤總數(shù)，并根據(jù)錯誤統(tǒng)計(jì)總數(shù)、儲存狀態(tài)數(shù)量及儲存錯誤總數(shù)執(zhí)行對數(shù)運(yùn)算，以產(chǎn)生讀取資料的第一對數(shù)似然比。
文檔編號G11C29/52GK102436842SQ20101050175
公開日2012年5月2日 申請日期2010年9月29日 優(yōu)先權(quán)日2010年9月29日
發(fā)明者曾建富, 賴國欣 申請人:群聯(lián)電子股份有限公司