專利名稱：相變存儲單元的數(shù)據(jù)讀出電路及讀出方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種數(shù)據(jù)讀出電路及讀出方法，特別涉及一種相變存儲單元的數(shù)據(jù)讀 出電路及讀出方法。
背景技術(shù)：
相變存儲器是基于Ovshinsky在20世紀60年代末提出的奧弗辛斯基電子效應(yīng)的 存儲器，它一般是指硫系化合物隨機存儲器，又被稱作奧弗辛斯基電效應(yīng)統(tǒng)一存儲器，其工 作原理是利用加工到納米尺寸的相變材料在多晶態(tài)(材料呈低阻狀態(tài))與非晶態(tài)(材料呈 高阻狀態(tài))時不同的電阻狀態(tài)來實現(xiàn)數(shù)據(jù)的存儲。相變存儲器作為一種新型存儲器，由于 其讀寫速度快，可擦寫耐久性高，保持信息時間長，存儲密度大，讀寫功耗低以及非揮發(fā)等 特性，被業(yè)界認為是最有發(fā)展?jié)摿Φ南乱淮鎯ζ?。相變存儲器中存儲的?shù)據(jù)(即相變單元的晶態(tài)或非晶態(tài))要通過讀出電路讀取， 考慮到其呈現(xiàn)出來的直觀電學(xué)特性為低阻或高阻，因此，相變存儲器都是通過在讀使能信 號及讀電路的控制下，向相變存儲器存儲單元輸入較小量值的電流或者電壓，測量存儲單 元上的電壓值或電流值來實現(xiàn)的。讀出電路通過發(fā)送一個極低的電流值(電壓值)給相變存儲單元，此時讀取位線 的電壓(電流)，如果位線電壓較高(電流較小)則表示相變單元為高阻態(tài)，即“1”;如果位 線電壓較低(電流較大)則表示相變單元為低阻態(tài)，即“0”。然而，在讀的過程中，當有電流 流過相變存儲單元時，相變存儲單元會產(chǎn)生焦耳熱，當焦耳熱的功率大于單元的散熱效率 時，這種熱效應(yīng)會影響相變存儲單元的基本狀態(tài)；同時，當相變存儲單元兩端電壓差超過某 一個閾值時，相變材料內(nèi)部載流子會發(fā)生擊穿效應(yīng)，載流子突然增加，從而表現(xiàn)出低阻的特 性，而此時材料本身并沒有發(fā)生相變。上述兩個現(xiàn)象即所謂的讀破壞現(xiàn)象。為了克服以上 缺點，讀出電路需要滿足以下要求讀出電流(電壓)必須非常小，以至于其產(chǎn)生焦耳熱的 功率不超過單元的散熱效率；采用適當大的讀出電流(電壓)，然而讀出速度必須非?？?， 以至于使產(chǎn)生的焦耳熱還來不及使單元的基本狀態(tài)發(fā)生改變，然而，這個讀出電流(電壓) 的最大值須小于相變單元的內(nèi)部載流子擊穿閾值，以防止相變材料內(nèi)部載流子發(fā)生擊穿效 應(yīng)。對于理想情況下的相變單元，以上要求是可實現(xiàn)的。然而，在實際的相變存儲器 中，一方面，由于位線上的寄生電容會導(dǎo)致在滿足上述要求的讀出電流(電壓)操作時需要 很長的時間。讀出電路需要等待讀出電流(電壓)給位線電容充完電以后才能正確的讀出 相變存儲單元的狀態(tài)，這樣便極大地制約了相變存儲器的速度特性。另一方面，由于相變單 元內(nèi)部載流子擊穿閾值的限制，通常這一載流子擊穿閾值是一個很低的電壓值，使得相變 單元處于高阻和低阻時其所在位線的電壓差并不十分明顯(小于載流子擊穿閾值)，從而 使得讀出數(shù)據(jù)的可靠性成為一個嚴重的問題。因此，如何提高上述讀出數(shù)據(jù)速度、改善其讀出數(shù)據(jù)可靠性問題，實已成為本領(lǐng)域 技術(shù)人員亟待解決的技術(shù)課題。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種相變存儲單元的數(shù)據(jù)讀出電路及讀出方法。為了達到上述目的及其他目的，本發(fā)明提供的相變存儲單元的數(shù)據(jù)讀出電路，包 括讀電流供應(yīng)電路，用于在讀數(shù)據(jù)的時間段內(nèi)向待讀取的相變存儲單元提供讀電流；判 決管，連接在所述讀電流供應(yīng)電路與待讀取的相變存儲單元的位線之間，用于通過分辨所 述位線電壓的高或低而工作在截止或?qū)顟B(tài)；偏置電壓產(chǎn)生電路，連接所述判決管，用于 向所述判決管提供偏置電壓；預(yù)充電電路，連接在所述位線，用于在讀數(shù)據(jù)時向所述位線充 電，并當充電至第一電壓后停止充電，其中，所述第一電壓低于所述待讀取的相變存儲單元 的閾值電壓，但能使所述判決管處于導(dǎo)通或截止的臨界狀態(tài)；比較電路，連接所述判決管， 用于比較所述判決管在所述預(yù)充電電路停止充電后、所輸出的電壓與預(yù)設(shè)參考電壓，以輸 出與所述待讀取的相變存儲單元阻態(tài)相對應(yīng)的值，其中，所述判決管所輸出的電壓為已進 入導(dǎo)通或者已進入截止后所輸出的電壓；以及放電電路，連接在所述位線，用于當所述比 較電路已輸出與所述待讀取的相變存儲單元阻態(tài)相對應(yīng)的值后，泄放所述位線上的殘余電 荷。其中，所述相變存儲單元的數(shù)據(jù)讀出電路還可包括在所述位線上串接一耦合器 件，使所述判決管、預(yù)充電電路、放電電路經(jīng)由所述耦合器件與所述位線連接；所述耦合器 件可以是傳輸門或其它器件。較佳的，所述預(yù)充電電路可以包括由預(yù)充電電流源和限壓電阻組成的串聯(lián)電路、 以及連接在所述預(yù)充電電流源和限壓電阻公共點的預(yù)充電開關(guān)，其中，所述預(yù)充電開關(guān)連 接所述位線或者所述耦合器件；其中，所述限壓電阻的阻值由所述待讀取的相變存儲單元 的閾值電壓和電流源的預(yù)充電電流源的電流值的比值決定，所述預(yù)充電開關(guān)可以是N型 MOS 管。較佳的，所述判決管可以是N型MOS管。較佳的，所述偏置電壓產(chǎn)生電路可以包括由偏置電流源、與所述判決管相匹配的 參考管以及參考電阻串接成的串聯(lián)電路；其中，所述參考電阻的阻值處在所述待讀取的相 變存儲單元的高阻和低阻之間的范圍內(nèi)。其中，所述預(yù)設(shè)參考電壓處于所述判決管導(dǎo)通時輸出的電壓值和截止時輸出的電 壓值之間的范圍內(nèi)，例如，選擇所述判決管導(dǎo)通時輸出的電壓值和截止時輸出的電壓值之 間的中間值。本發(fā)明的相變存儲單元的數(shù)據(jù)讀出方法，包括步驟1)預(yù)充電步驟即在讀數(shù)據(jù) 開始時，放電電路停止工作，由預(yù)充電電路和讀電流供應(yīng)電路共同向待讀取的相變存儲單 元的位線充電，使所述位線電壓充電至第一電壓；2)弛豫階段的步驟即所述預(yù)充電電路 和放電電路停止工作，根據(jù)所述讀電流供應(yīng)電路向所述待讀取的相變存儲單元的充電速度 和所述待讀取的相變存儲單元的電阻的放電速度，判決管進入導(dǎo)通或者截止狀態(tài)；3)感測 步驟即在所述判決管進入導(dǎo)通或者截止狀態(tài)后，所述預(yù)充電電路和放電電路仍然停止工 作，比較電路比較所述判決管輸出的電壓和預(yù)設(shè)參考電壓，從而輸出與所述待讀取的相變 存儲單元阻態(tài)相對應(yīng)的值；以及4)放電步驟在所述比較電路輸出相應(yīng)的值后，所述預(yù)充 電電路仍然停止工作，放電電路開始泄放所述位線上的殘留電荷，從而完成數(shù)據(jù)的讀取。
較佳的，所述預(yù)充電電路的充電電流大于所述讀電流供應(yīng)電路的充電電流。綜上所述，本發(fā)明的相變存儲單元的數(shù)據(jù)讀出電路及讀出方法可以有效克服位線 上的寄生電容的影響。


圖1和圖2為本發(fā)明的相變存儲單元的數(shù)據(jù)讀出電路的示意圖。圖3為本發(fā)明的相變存儲單元的數(shù)據(jù)讀出方法的原理示意圖。圖4為本發(fā)明的相變存儲單元的數(shù)據(jù)讀出方法的時序圖。
具體實施例方式請參閱圖1及圖2，本發(fā)明的相變存儲單元的數(shù)據(jù)讀出電路至少包括讀電流供應(yīng) 電路、判決管、偏置電壓產(chǎn)生電路、預(yù)充電電路、比較電路、放電電路等。其中，待讀取的相變 存儲單元(即Memory cell)采用由電阻RlOO和MOS管附00串接成的電路作為等效電路， 且其所在位線BL存在有一寄生電容(Parasitic Capacitance) 0此外，在所述位線上還可 以增設(shè)一耦合器件Bit Switch，例如，傳輸門，以便與其它電路耦合。所述讀電流供應(yīng)電路用于在讀數(shù)據(jù)的時間段內(nèi)向待讀取的相變存儲單元提供讀 電流，其可采用電流源Icell來提供電流。進一步的，該電流源Icell可由電流源Iref、M0S 管P201a、P202、P201d、P205構(gòu)成的鏡像電路來實現(xiàn)，各元件的連接方式如圖2所示。所述判決管moib采用N型MOS管，其漏極連接電流源Icell、源極連接耦合器件， 用于通過分辨所述位線BL電壓的高或低而工作在截止或?qū)顟B(tài)。需要說明的是，所述判 決管NlOlb并非以N型MOS管為限，也可采用其他管，例如，PMOS管等。此外，在圖2中，所 述判決管mOlb的源端所連接的YMUX Block即為圖1中的傳輸門以及存儲單元組成的結(jié) 構(gòu)。所述偏置電壓產(chǎn)生電路連接所述判決管moib的柵極，用于向所述判決管NlOlb 提供偏置電壓Vbs，其可包括由偏置電流源Irref、與所述判決管NlOlb相匹配的參考管 mOla以及參考電阻Rref串接成的串聯(lián)電路。其中，所述參考電阻Rref的阻值可在所述待 讀取的相變存儲單元的高阻和低阻之間的范圍內(nèi)選擇，而所述偏置電流源Irref可由電流 源Iref、P型MOS管P201a、P202、P201b、P203構(gòu)成的鏡像電路來實現(xiàn)，如圖2所示，所述參 考管NlOla柵漏相連，使其在偏置電流源Irref的偏置下能產(chǎn)生Vth的管壓降。所述預(yù)充電電路可連接在所述耦合器件，用于在讀數(shù)據(jù)時向所述位線BL充電，并 當所述位線BL充電至第一電壓后停止充電，其中，所述第一電壓低于所述待讀取的相變存 儲單元的閾值電壓，但能使所述判決管NlOlb處于導(dǎo)通或截止的臨界狀態(tài)。所述所述預(yù)充 電電路可包括由預(yù)充電電流源Ipre和限壓電阻Rp組成的串聯(lián)電路、以及連接在所述預(yù) 充電電流源Ipre和限壓電阻Rp公共點的預(yù)充電開關(guān)N102，其中，所述預(yù)充電開關(guān)W02的 柵極由控制信號Spre控制、漏端連接所述公共點、源端連接所述耦合器件，故所述第一電 壓近似于限壓電阻上的電壓降Vp。如圖2所示，預(yù)充電電流源Ipre可由電流源Iref、P型 MOS管P201a、P202、P201c、P204構(gòu)成的鏡像電路來實現(xiàn)。所述比較電路連接所述判決管NlOlb的漏端，用于比較所述判決管NlOlb在所述 預(yù)充電電路停止充電后、所輸出的電壓與預(yù)設(shè)參考電壓Vref，以輸出與所述待讀取的相變存儲單元阻態(tài)相對應(yīng)的值SA_out，其中，所述判決管NlOlb所輸出的電壓為已進入導(dǎo)通或 者已進入截止后所輸出的電壓，其可采用MOS管N205、N206a、N206b、P206、P207a、P207b、 P208、P209a、P209b以及二輸入與非門NA201和NA202、反相器1202和1203組成的鎖存型 靈敏放大器，該鎖存型靈敏放大器的感測使能信號由將控制信號SE延時的延時器D202和 MOS管N204組成的控制電路來提供。所述預(yù)設(shè)參考電壓Vref處于所述判決管NlOlb導(dǎo)通 時輸出的電壓值和截止時輸出的電壓值之間的范圍內(nèi)，例如，可取所述判決管NlOlb導(dǎo)通 時輸出的電壓值和截止時輸出的電壓值之間的中間值。所述放電電路連接在耦合器件，用于當所述比較電路已輸出與所述待讀取的相變 存儲單元存儲的數(shù)據(jù)相對應(yīng)的值后，泄放所述位線BL上的殘余電荷，其可包括連接在所述 位線BL和地之間的受控放電管N103，受控放電管附03的柵端的控制信號Vdi由將控制信 號SE延時的延時器D202、D201和MOS管N204組成的控制電路來提供。本領(lǐng)域技術(shù)人員應(yīng)該理解，上述各示列僅僅只是為了更好的說明本發(fā)明的技術(shù)方 案，而非用于限制本發(fā)明，事實上，圖1中各電流源的實現(xiàn)方式并非以圖2所示為限，各自可 以采用不同的電路，只是一種較佳的方式是，讀電流供應(yīng)電路的電流源Icell和偏置電路 的電流源Irref產(chǎn)生的電流相同，但遠小于預(yù)充電電路的電流源Ipre。上述相變存儲單元的數(shù)據(jù)讀出電路之所以能將相變存儲單元存儲的數(shù)據(jù)讀出，原 因在于如圖3所示，圖中Vrref為參考電阻Rref上的電壓，Vp為限壓電阻Rp上的電壓， Vth+Vrref為偏置電壓產(chǎn)生電路產(chǎn)生的偏置電壓Vbs，Vdd為電源電壓，VnSaH、VnSaL分別為 相變存儲單元為高阻和低阻時判決管NlOlb漏端的電壓，VcellH, VcellL分別為相變存儲 單元為高阻和低阻時判決管NlOlb源端的電壓(即位線電壓)。其中，在t0 tl階段，不 管相變存儲單元的電阻是高阻還是低阻，由預(yù)充電電路向位線充電，由于判決管NlOlb柵 端的電壓Vbs-Vcel 1H/VcelIL均大判決管WOlb的導(dǎo)通電壓，故判決管NlOlb漏端的電壓 為低電壓；在tl t2階段，隨著VcellH/VcellL增大，判決管NlOlb進入導(dǎo)通與截止的臨 界區(qū)，此時，VnsaH/VnsaL急劇增大；在t2 t3階段，位線電壓VcellH/VcellL根據(jù)讀電流 源電流大小和通過相變存儲單元的電阻放電的放電電流大小的差值變化，當相變存儲單元 為高阻時，位線電壓將按照VcellH的趨勢變化，判決管NlOlb漏端的電壓按照VnsaH趨勢 變化，當存儲單元為低阻時，位線電壓將按照VcellL的趨勢變化，判決管mOlb漏端的電壓 按照VnsaL趨勢變化，在此階段內(nèi)由于VnsaH和VnsaL存在巨大差異，因此在此階段讀取判 決管NlOlb漏端的電壓，就可確定相變存儲單元的阻值。在t3 t4階段，讀操作完畢，受 控放電管打開，泄放位線上的殘余電荷。由上所述，結(jié)合圖4所示的時序圖，具體的數(shù)據(jù)讀取方法的流程如下在讀數(shù)據(jù)階段，也就是相變存儲單元被Addr信號(即為相應(yīng)相變存儲單元的位線 有效信號以及字線有效信號，BL/WL effective)選中開始到Addr信號失效的這段時間，為 讀數(shù)據(jù)的工作時間。在所述工作時間的起始階段，即a b這一時間段內(nèi)，為預(yù)充電階段， 即放電電路停止工作，由預(yù)充電電路和讀電流供應(yīng)電路共同向待讀取的相變存儲單元的位 線BL充電，使所述位線電壓充電至第一電壓，也就是近似于限壓電阻Rp的電壓Vp。隨后，在b c這一時間段內(nèi)，即弛豫階段，所述預(yù)充電電路和放電電路停止工作， 根據(jù)所述讀電流供應(yīng)電路向所述待讀取的相變存儲單元的充電速度和所述待讀取的相變存儲單元的電阻的放電速度，判決管NlOlb進入導(dǎo)通或者截止狀態(tài)，也就是說，如果相變存 儲單元為高阻，則所述判決管moib進入導(dǎo)通狀態(tài)，導(dǎo)致位線BL電壓繼續(xù)上升，相應(yīng)所述判 決管moib的漏端電壓也上升；而如果相變存儲單元為低阻，則所述判決管moib進入截止 狀態(tài)，導(dǎo)致位線BL電壓開始下降，相應(yīng)所述判決管moib的漏端電壓也下降。接著，在c e這一時間段內(nèi)，即感測階段，所述預(yù)充電電路和放電電路仍然停止 工作，比較電路比較所述判決管輸出的電壓Vnsa和預(yù)設(shè)參考電壓Vref，從而輸出與所述待 讀取的相變存儲單元存儲的數(shù)據(jù)相對應(yīng)的值，如果相變存儲單元為高阻，則電壓VnsaH大 于預(yù)設(shè)參考電壓Vref，故比較電路輸出SA_out為高電平；如果相變存儲單元為低阻，則電 壓VnsaL小于預(yù)設(shè)參考電壓Vref，故比較電路輸出SA_out為低電平。最后，在e f這一時間段內(nèi)，即放電階段，Veq為高電平時，靈敏放大器已將感測 的數(shù)據(jù)鎖存并輸出到輸出端，Vdi為高電平時，位線泄放殘余電荷，Veq, Vdi均為讀使能信 號SE經(jīng)過延遲后得到的信號，并且Vdi與預(yù)充電信號Prec有關(guān)，當Prec有效時，Vdi被拉 低(如圖中虛線所示)，防止位線的預(yù)充電和放電操作同時進行。經(jīng)過以上階段，各信號線以及位線均恢復(fù)至讀開始前的階段，等待下一步的操作 控制信號。以上就是該讀出方法的全部操作過程綜上所述，本發(fā)明的相變存儲單元的數(shù)據(jù)讀出電路及讀出方法將數(shù)據(jù)讀取分為了 4個階段，即先將位線電壓預(yù)充至一定值，同時采用電阻限壓的方法避免位線電壓超過存 儲元件的閾值電壓，然后判決管會根據(jù)相變存儲單元的阻值而進入飽和或者截止態(tài)，從而 通過感測判決管漏端的電壓便可方便地讀出存儲元件的狀態(tài)，隨后再將位線上殘余電荷泄 放，由此完成數(shù)據(jù)的讀取，此法可以克服位線上的寄生電容的影響。上述實施例僅列示性說明本發(fā)明的原理及功效，而非用于限制本發(fā)明。任何熟悉 此項技術(shù)的人員均可在不違背本發(fā)明的精神及范圍下，對上述實施例進行修改。因此，本發(fā) 明的權(quán)利保護范圍，應(yīng)如權(quán)利要求書所列。
權(quán)利要求
一種相變存儲單元的數(shù)據(jù)讀出電路，其特征在于包括讀電流供應(yīng)電路，用于在讀數(shù)據(jù)的時間段內(nèi)向待讀取的相變存儲單元提供讀電流；判決管，連接在所述讀電流供應(yīng)電路與待讀取的相變存儲單元的位線之間，用于通過分辨所述位線電壓的高或低而工作在截止或?qū)顟B(tài)；偏置電壓產(chǎn)生電路，連接所述判決管，用于向所述判決管提供偏置電壓；預(yù)充電電路，連接在所述位線，用于在讀數(shù)據(jù)時向所述位線充電，并當充電至第一電壓后停止充電，其中，所述第一電壓低于所述待讀取的相變存儲單元的閾值電壓，但能使所述判決管處于導(dǎo)通或截止的臨界狀態(tài)；比較電路，連接所述判決管，用于比較所述判決管在所述預(yù)充電電路停止充電后、所輸出的電壓與預(yù)設(shè)參考電壓，以輸出與所述待讀取的相變存儲單元阻態(tài)相對應(yīng)的值，其中，所述判決管所輸出的電壓為已進入導(dǎo)通或者已進入截止后所輸出的電壓；放電電路，連接在所述位線，用于當所述比較電路已輸出與所述待讀取的相變存儲單元存儲阻態(tài)相對應(yīng)的值后，泄放所述位線上的殘余電荷。
2.如權(quán)利要求1所述的相變存儲單元的數(shù)據(jù)讀出電路，其特征在于還包括在所述位線 上串接一耦合器件，使所述判決管、預(yù)充電電路、放電電路經(jīng)由所述耦合器件與所述位線連 接。
3.如權(quán)利要求2所述的相變存儲單元的數(shù)據(jù)讀出電路，其特征在于所述耦合器件為 傳輸門。
4.如權(quán)利要求1至3任一項所述的相變存儲單元的數(shù)據(jù)讀出電路，其特征在于所述 預(yù)充電電路包括由預(yù)充電電流源和限壓電阻組成的串聯(lián)電路、以及連接在所述預(yù)充電電 流源和限壓電阻公共點的預(yù)充電開關(guān)，其中，所述預(yù)充電開關(guān)連接所述位線或者所述耦合 器件。
5.如權(quán)利要求4所述的相變存儲單元的數(shù)據(jù)讀出電路，其特征在于所述限壓電阻的 阻值由所述待讀取的相變存儲單元的閾值電壓和電流源的預(yù)充電電流源的電流值的比值 決定，所述預(yù)充電開關(guān)為N型MOS管。
6.如權(quán)利要求1所述的相變存儲單元的數(shù)據(jù)讀出電路，其特征在于所述判決管為N 型MOS管。
7.如權(quán)利要求1或6所述的相變存儲單元的數(shù)據(jù)讀出電路，其特征在于所述偏置電 壓產(chǎn)生電路包括由偏置電流源、與所述判決管相匹配的參考管以及參考電阻串接成的串聯(lián) 電路。
8.如權(quán)利要求7所述的相變存儲單元的數(shù)據(jù)讀出電路，其特征在于所述參考電阻的 阻值處在所述待讀取的相變存儲單元的高阻和低阻之間的范圍內(nèi)。
9.如權(quán)利要求1所述的相變存儲單元的數(shù)據(jù)讀出電路，其特征在于所述預(yù)設(shè)參考電 壓處于所述判決管導(dǎo)通時輸出的電壓值和截止時輸出的電壓值之間的范圍內(nèi)。
10.如權(quán)利要求9所述的相變存儲單元的數(shù)據(jù)讀出電路，其特征在于所述預(yù)設(shè)參考電 壓為所述判決管導(dǎo)通時輸出的電壓值和截止時輸出的電壓值之間的中間值。
11.如權(quán)利要求1所述的相變存儲單元的數(shù)據(jù)讀出電路，其特征在于所述放電電路包 括連接在所述位線和地之間的受控放電管。
12.一種相變存儲單元的數(shù)據(jù)讀出方法，其特征在于包括步驟1)預(yù)充電步驟即在讀數(shù)據(jù)開始時，放電電路停止工作，由預(yù)充電電路和讀電流供應(yīng) 電路共同向待讀取的相變存儲單元的位線充電，使所述位線電壓充電至第一電壓；2)弛豫階段的步驟即所述預(yù)充電電路和放電電路停止工作，根據(jù)所述讀電流供應(yīng)電 路向所述待讀取的相變存儲單元的充電速度和所述待讀取的相變存儲單元的電阻的放電 速度，判決管進入導(dǎo)通或者截止狀態(tài)；3)感測步驟即在所述判決管進入導(dǎo)通或者截止狀態(tài)后，所述預(yù)充電電路和放電電路 仍然停止工作，比較電路比較所述判決管輸出的電壓和預(yù)設(shè)參考電壓，從而輸出與所述待 讀取的相變存儲單元阻態(tài)相對應(yīng)的值；4)放電步驟在所述比較電路輸出相應(yīng)的值后，所述預(yù)充電電路仍然停止工作，放電 電路開始泄放所述位線上的殘留電荷，從而完成數(shù)據(jù)的讀取。
13.如權(quán)利要求12所述的相變存儲單元的數(shù)據(jù)讀出方法，其特征在于所述預(yù)充電電 路的充電電流大于所述讀電流供應(yīng)電路的充電電流。
全文摘要
本發(fā)明提供一種相變存儲單元的數(shù)據(jù)讀出電路及讀出方法，所述電路至少包括讀電流供應(yīng)電路、判決管、偏置電壓產(chǎn)生電路、預(yù)充電電路、比較電路、放電電路等，先由預(yù)充電電路對待讀的相變存儲單元的位線預(yù)充電，在停止充電后，判決管會因待讀的相變存儲單元的阻值的不同而進入導(dǎo)通或截止狀態(tài)，再由比較電路將判決管在導(dǎo)通或截止時輸出的電壓和預(yù)設(shè)參考電壓進行比較，由此輸出和待讀的相變存儲單元的阻值相應(yīng)的電位，并在比較電路輸出相應(yīng)電位后，放電電路將位線上殘余電荷泄放，從而完成數(shù)據(jù)的讀取，此法可有效避免位線上寄生電容的影響。
文檔編號G11C16/26GK101976578SQ201010501678
公開日2011年2月16日 申請日期2010年10月9日 優(yōu)先權(quán)日2010年10月9日
發(fā)明者宋志棠, 李喜, 陳后鵬 申請人:中國科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所