專利名稱：可編程邏輯器件及其訪問方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信領(lǐng)域，具體而言，涉及一種可編程邏輯器件及其訪問方法。
背景技術(shù)：
在集成電路領(lǐng)域，隨著電子元器件的日益微型化和集成電路工藝的不斷進(jìn)步，芯片微型化和集成化已經(jīng)成為一種趨勢，因?yàn)樾酒苫潭仍礁?，也就意味著產(chǎn)品體積越小，重量越輕，設(shè)計(jì)越方便，穩(wěn)定性越好，成本越低。在通信設(shè)備的硬件實(shí)現(xiàn)過程中，經(jīng)常需要同時(shí)使用FLASH(閃存)存儲設(shè)備和可編程邏輯器件(Programmable Logic Device，PLD)，其中，F(xiàn)LASH存儲設(shè)備主要用來存放處理器的啟動代碼和文件系統(tǒng)等，以保證處理器啟動代碼等在掉電時(shí)不丟失，可編程邏輯器件 PLD 一般用來實(shí)現(xiàn)信號總線接口和寄存器等。在CPU小系統(tǒng)的應(yīng)用中，CPU訪問FLASH存儲器經(jīng)常是通過可編程邏輯器件PLD作為總線接口的。目前，相關(guān)技術(shù)中FLASH和PLD是作為獨(dú)立的器件存在，這樣，在硬件實(shí)現(xiàn)時(shí)，集成有FLASH和PLD的PCB單板的面積較大，不利于硬件電路設(shè)計(jì)的微型化和集成化。

發(fā)明內(nèi)容
本發(fā)明的主要目的在于提供一種可編程邏輯器件及其訪問方法，以至少解決上述的集成有FLASH和PLD的PCB單板的面積較大，不利于硬件電路設(shè)計(jì)的微型化和集成化的問題。根據(jù)本發(fā)明的一個方面，提供了一種可編程邏輯器件PLD，包括電源、PLD模塊、 和閃存，其中，電源，用于為PLD模塊和閃存提供工作電源；閃存，用于存儲PLD模塊和/或外部處理器所需的數(shù)據(jù)；還用于接受PLD模塊和/或外部處理器訪問數(shù)據(jù)。根據(jù)本發(fā)明的另一方面，提供了一種可編程邏輯器件PLD的訪問方法，包括PLD 接收來自外部處理器的訪問請求消息，其中，訪問請求消息用于請求訪問PLD中的閃存； PLD根據(jù)訪問請求消息向外部處理器返回應(yīng)答消息；外部處理器根據(jù)應(yīng)答消息對閃存進(jìn)行讀/寫操作。通過本發(fā)明，通過將FLASH集成到PLD中，即在現(xiàn)有PLD內(nèi)部實(shí)現(xiàn)FLASH的存儲功能，從而能夠有效地減小單板PCB的面積，節(jié)約成本，使得硬件設(shè)計(jì)更加集成化，使用更加方便，適合需要同時(shí)用到FLASH存儲設(shè)備和PLD的通信系統(tǒng)硬件實(shí)現(xiàn)的應(yīng)用場合。


此處所說明的附圖用來提供對本發(fā)明的進(jìn)一步理解，構(gòu)成本申請的一部分，本發(fā)明的示意性實(shí)施例及其說明用于解釋本發(fā)明，并不構(gòu)成對本發(fā)明的不當(dāng)限定。在附圖中圖1是根據(jù)本發(fā)明實(shí)施例的可編程邏輯器件的示意圖；圖2是根據(jù)本發(fā)明優(yōu)選實(shí)施例的可編程邏輯器件的內(nèi)部實(shí)現(xiàn)框圖；圖3是根據(jù)本發(fā)明優(yōu)選實(shí)施例的外部處理器訪問可編程邏輯器件的連接示意圖4是根據(jù)本發(fā)明實(shí)施例的外部處理器訪問可編程邏輯器件中的FLASH的方法的流程圖。
具體實(shí)施例方式下文中將參考附圖并結(jié)合實(shí)施例來詳細(xì)說明本發(fā)明。需要說明的是，在不沖突的情況下，本申請中的實(shí)施例及實(shí)施例中的特征可以相互組合。圖1是根據(jù)本發(fā)明實(shí)施例的可編程邏輯器件PLD的示意圖，該P(yáng)LD包括電源10、 PLD模塊20、和閃存(FLASH) 30，其中，電源10，用于為PLD模塊20和閃存30提供工作電源； 閃存30，用于存儲PLD模塊20和/或外部處理器所需的數(shù)據(jù)；還用于接受PLD模塊20和/ 或外部處理器訪問本地的上述數(shù)據(jù)。相關(guān)技術(shù)中由于FLASH和PLD是作為獨(dú)立的器件存在，這樣，在硬件實(shí)現(xiàn)時(shí)，集成有FLASH和PLD的PCB單板的面積較大，不利于硬件電路設(shè)計(jì)的微型化和集成化。而本實(shí)施例通過將FLASH集成到PLD中，即在現(xiàn)有PLD內(nèi)部實(shí)現(xiàn)FLASH的存儲功能，從而既能夠有效地減小單板PCB的面積，節(jié)約成本，使得硬件設(shè)計(jì)更加集成化，使用更加方便，適合需要同時(shí)用到FLASH存儲設(shè)備和PLD的通信系統(tǒng)硬件實(shí)現(xiàn)的應(yīng)用場合。上述的PLD模塊可以是現(xiàn)有PLD中的原有部件的集合。如圖2所示，該P(yáng)LD是在已有的可編程邏輯器件結(jié)構(gòu)的基礎(chǔ)上，在其內(nèi)部集成閃存 30。該P(yáng)LD具體包括PLD模塊，其包括宏單元202是PLD的基本結(jié)構(gòu)單元(PLD內(nèi)部可以包括多個宏單元，圖2中僅以兩個宏單元為例進(jìn)行說明)，用來實(shí)現(xiàn)基本的邏輯功能，宏單元與宏單元之間通過可編程連線106連接，可編程連線負(fù)責(zé)宏單元之間的信號傳遞。以及多個IO控制塊204負(fù)責(zé)輸入和輸出的電氣特性控制，比如可以設(shè)定集電極開路輸出，擺率控制，三態(tài)輸出等。如圖2所示，宏單元202與第一 IO控制塊連接，且宏單元202的控制線連接至閃存 30。FLASH 30具有數(shù)據(jù)線、地址線、和控制線，該FLASH不僅可以被PLD自身訪問，而且可以被外部處理器訪問。其中，數(shù)據(jù)線第二 IO控制塊連接，地址線與第三IO控制塊連接， 控制線與第四IO控制塊連接。這樣，外部處理器就可以通過PLD的資源來對FLASH進(jìn)行讀寫訪問操作；同時(shí)，PLD模塊通過操作控制信號線可以直接訪問FLASH，更加方便可靠。如圖 3所示，F(xiàn)LASH 30的數(shù)據(jù)線、地址線、和控制線接入PLD模塊20的IO控制塊(即分別與第二、三、和四IO控制塊連接)，外部處理器50的數(shù)據(jù)線、地址線、和控制線分別與對應(yīng)的IO 管腳相連。電源10是PLD的電源部分，外部電源通過PLD的管腳引入后，為可編程邏輯PLD 部分(即上述的PLD模塊20)和FLASH 30提供工作所需要的電源。三端開關(guān)40，用于實(shí)現(xiàn)對閃存30的訪問控制。如圖3所示，當(dāng)外部處理器50需要訪問FLASH 30時(shí)，外部處理器向PLD發(fā)出訪問FLASH的請求(即訪問請求消息)，PLD將內(nèi)部的三端開關(guān)40的②端(即動觸點(diǎn))和③端(即第二靜觸點(diǎn))連接以使得外部處理器與FLASH進(jìn)行訪問協(xié)商，在協(xié)商之后外部處理器就可以通過控制線(包括讀/寫使能信號， 片選信號等)發(fā)出訪問操作命令，并通過地址線和數(shù)據(jù)線操作需要訪問的空間。同樣的，當(dāng) PLD本身需要訪問該FLASH時(shí)，PLD將內(nèi)部的三端開關(guān)40的①端(即第一靜觸點(diǎn))和②端(即動觸點(diǎn))連接以使得PLD與FLASH進(jìn)行訪問協(xié)商，協(xié)商之后PLD自身就可以通過控制線發(fā)出訪問操作命令，對FLASH進(jìn)行讀/寫操作。這樣，能夠使外部處理器對PLD中的FLASH 的訪問更加方便和有效。同時(shí)，F(xiàn)LASH作為PLD的一部分，PLD可以通過內(nèi)部總線對FLASH進(jìn)行讀寫操作，使其對FLASH的訪問操作更加方便和可靠。尤其是在需要對可編程邏輯器件進(jìn)行遠(yuǎn)程在線升級的應(yīng)用場合中，使用該優(yōu)選實(shí)施例的PLD可以使升級更加方便，例如，系統(tǒng)首先通過遠(yuǎn)程CPU加載方式將更新文件下載到該FLASH中，然后PLD自動讀取運(yùn)行FLASH 中的更新文件，從而達(dá)到升級的目的。如圖1至圖3所示的PLD，其內(nèi)部集成了 FLASH，因此，外部處理器和/或PLD中的 PLD模塊可以訪問該P(yáng)LD中的閃存中的數(shù)據(jù)。下面結(jié)合圖2和圖3，來說明外部處理器50訪問PLD內(nèi)部的FLASH 30中的數(shù)據(jù)的方法，如圖4所示，包括以下步驟步驟S402，當(dāng)外部處理器50需要對PLD中的FLASH 30進(jìn)行讀/寫操作(即訪問 FLASH中的數(shù)據(jù))時(shí)，首先需要向PLD發(fā)出訪問請求消息，例如，外部處理器通過連接至PLD 模塊20中的第一 IO控制塊對應(yīng)的IO管腳向PLD發(fā)送訪問請求消息；步驟S404，當(dāng)宏單元202通過第一 IO控制塊接收到上述訪問控制請求消息后，控制三端開關(guān)40的②端(即動觸點(diǎn))和③端(即第二靜觸點(diǎn))連接，以使得外部處理器與 FLASH進(jìn)行訪問協(xié)商；步驟S406，宏單元202向外部處理器返回應(yīng)答消息后，外部處理器就可以通過操作控制線、數(shù)據(jù)線、和地址線對FLASH進(jìn)行讀/寫操作了。具體地，外部處理器通過閃存的控制線向閃存發(fā)送訪問操作命令；外部處理器通過閃存的地址線和數(shù)據(jù)線對閃存中的數(shù)據(jù)
進(jìn)行讀/寫操作。在實(shí)際應(yīng)用中，該FLASH 30可以作為外部處理器50的boot啟動代碼的存放區(qū)和文件系統(tǒng)區(qū)。另外，PLD中的PLD模塊也可以對閃存中的數(shù)據(jù)進(jìn)行讀/寫操作。在需要遠(yuǎn)程在線升級PLD的系統(tǒng)中，使用該優(yōu)選實(shí)施例的PLD也更加方便，例如，需要遠(yuǎn)程升級時(shí)，系統(tǒng)首先通過現(xiàn)有方式將更新文件下載到該FLASH 30，然后PLD中的宏單元202控制三端開關(guān)40 的①端(即第一靜觸點(diǎn))和②端(即動觸點(diǎn))連接以使得宏單元202與FLASH 30進(jìn)行訪問協(xié)商，協(xié)商之后宏單元就可以通過控制線發(fā)出訪問操作命令，對FLASH進(jìn)行讀操作并運(yùn)行更新文件，從而達(dá)到升級目的。這樣，該優(yōu)選實(shí)施例的PLD也適合于需要進(jìn)行遠(yuǎn)程在線升級PLD的系統(tǒng)應(yīng)用場合。從以上的描述中，可以看出，本發(fā)明實(shí)現(xiàn)了如下技術(shù)效果提供了一種將FLASH集成到可編程邏輯器件中的實(shí)現(xiàn)方案，集成后的PLD不僅可以實(shí)現(xiàn)現(xiàn)有PLD的功能，還提供了大容量的FLASH，可以供外部處理器使用，存儲啟動代碼和文件系統(tǒng)等，而不需要另外增加FLASH芯片，從而可以節(jié)約單板PCB面積和成本；同時(shí)，PLD本身也可以方便地訪問該 FLASH,為PLD遠(yuǎn)程升級等操作提供了方便。顯然，本領(lǐng)域的技術(shù)人員應(yīng)該明白，上述的本發(fā)明的各模塊或各步驟可以用通用的計(jì)算裝置來實(shí)現(xiàn)，它們可以集中在單個的計(jì)算裝置上，或者分布在多個計(jì)算裝置所組成的網(wǎng)絡(luò)上，可選地，它們可以用計(jì)算裝置可執(zhí)行的程序代碼來實(shí)現(xiàn)，從而，可以將它們存儲在存儲裝置中由計(jì)算裝置來執(zhí)行，并且在某些情況下，可以以不同于此處的順序執(zhí)行所示出或描述的步驟，或者將它們分別制作成各個集成電路模塊，或者將它們中的多個模塊或步驟制作成單個集成電路模塊來實(shí)現(xiàn)。這樣，本發(fā)明不限制于任何特定的硬件和軟件結(jié)合。
以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不用于限制本發(fā)明，對于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種可編程邏輯器件PLD，其特征在于，包括電源、PLD模塊、和閃存，其中，所述電源，用于為所述PLD模塊和所述閃存提供工作電源；所述閃存，用于存儲所述PLD模塊和/或外部處理器所需的數(shù)據(jù)；還用于接受所述PLD 模塊和/或所述外部處理器訪問所述數(shù)據(jù)。
2.根據(jù)權(quán)利要求1所述的可編程邏輯器件，其特征在于，所述PLD模塊包括宏單元和第一輸入輸出IO控制塊，其中，所述宏單元，與所述第一 IO控制塊連接，其控制線與所述閃存連接，用于接收來自所述外部處理器的訪問請求消息，其中，所述訪問請求消息用于請求訪問所述閃存；根據(jù)所述訪問請求消息向所述外部處理器返回應(yīng)答消息以使得所述外部處理器對所述閃存中的所述數(shù)據(jù)進(jìn)行讀/寫操作。
3.根據(jù)權(quán)利要求2所述的可編程邏輯器件，其特征在于，所述宏單元還用于在要訪問所述閃存時(shí)，對所述閃存中的所述數(shù)據(jù)進(jìn)行讀/寫操作。
4.根據(jù)權(quán)利要求2所述的可編程邏輯器件，其特征在于，所述PLD模塊還包括第二 IO控制塊、第三IO控制塊、和第四IO控制塊；所述閃存包括數(shù)據(jù)線、地址線、和控制線，所述數(shù)據(jù)線與所述第二 IO控制塊連接、所述地址線與所述第三IO控制塊連接、以及所述控制線與所述第四IO控制塊連接，其中，所述閃存通過所述數(shù)據(jù)線、所述地址線和所述控制線接受所述PLD模塊和/或所述外部處理器訪問所述數(shù)據(jù)。
5.根據(jù)權(quán)利要求2至4中任一項(xiàng)所述的可編程邏輯器件，其特征在于，所述PLD模塊還包括第五IO控制塊；所述可編程邏輯器件還包括三端開關(guān)，其動觸點(diǎn)與所述閃存連接，第一靜觸點(diǎn)與所述宏單元連接，第二靜觸點(diǎn)與所述第五IO控制塊連接，用于當(dāng)所述宏單元接收到所述訪問請求消息時(shí)，在所述宏單元的控制下連通所述動觸點(diǎn)和所述第二靜觸點(diǎn)以使得所述外部處理器與所述閃存進(jìn)行訪問協(xié)商；還用于在所述宏單元要訪問所述閃存時(shí)，在所述宏單元的控制下連通所述動觸點(diǎn)和所述第一靜觸點(diǎn)以使得所述宏單元與所述閃存進(jìn)行訪問協(xié)商。
6.一種可編程邏輯器件PLD的訪問方法，其特征在于，包括所述PLD接收來自外部處理器的訪問請求消息，其中，所述訪問請求消息用于請求訪問所述PLD中的閃存；所述PLD根據(jù)所述訪問請求消息向所述外部處理器返回應(yīng)答消息；所述外部處理器根據(jù)所述應(yīng)答消息對所述閃存進(jìn)行讀/寫操作。
7.根據(jù)權(quán)利要求6所述的方法，其特征在于，所述PLD中的PLD模塊中的宏單元接收所述訪問請求消息并返回所述應(yīng)答消息。
8.根據(jù)權(quán)利要求6所述的方法，其特征在于，所述外部處理器根據(jù)所述應(yīng)答消息對所述閃存進(jìn)行讀/寫操作包括所述外部處理器通過所述閃存的控制線向所述閃存發(fā)送訪問操作命令；所述外部處理器通過所述閃存的地址線和數(shù)據(jù)線對所述閃存中的數(shù)據(jù)進(jìn)行讀/寫操作。
9.根據(jù)權(quán)利要求6所述的方法，其特征在于，還包括所述PLD中的PLD模塊對所述閃存中的數(shù)據(jù)進(jìn)行讀/寫操作。
10.根據(jù)權(quán)利要求9所述的方法，其特征在于，所述PLD中的PLD模塊對所述閃存中的數(shù)據(jù)進(jìn)行讀操作包括所述PLD模塊中的宏單元讀取所述閃存中的更新文件，其中，所述更新文件預(yù)先下載到所述閃存中；所述宏單元運(yùn)行讀取到的所述更新文件以進(jìn)行升級。
全文摘要
本發(fā)明公開了一種可編程邏輯器件及其訪問方法，其中，該可編程邏輯器件PLD包括電源、PLD模塊、和閃存，其中，電源，用于為PLD模塊和閃存提供工作電源；閃存，用于存儲PLD模塊和/或外部處理器所需的數(shù)據(jù)；還用于接受PLD模塊和/或外部處理器訪問數(shù)據(jù)。本發(fā)明能夠有效地減小單板PCB的面積，節(jié)約成本，使得硬件設(shè)計(jì)更加集成化，使用更加方便，適合需要同時(shí)用到FLASH存儲設(shè)備和PLD的通信系統(tǒng)硬件實(shí)現(xiàn)的應(yīng)用場合。
文檔編號G11C7/12GK102298959SQ20101021417
公開日2011年12月28日 申請日期2010年6月24日 優(yōu)先權(quán)日2010年6月24日
發(fā)明者盧富華, 喻筱, 梁銀會, 王雪松, 班衛(wèi)全 申請人:中興通訊股份有限公司