專利名稱：一種嵌入式非揮發(fā)存儲(chǔ)器單元及其工作方法、存儲(chǔ)陣列的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于超大規(guī)模集成電路中的存儲(chǔ)器技術(shù)領(lǐng)域，具體涉及一種嵌入式非揮發(fā) 存儲(chǔ)器單元及其工作方法、存儲(chǔ)陣列。
背景技術(shù)：
非揮發(fā)性存儲(chǔ)器是一種斷電時(shí)，信息不會(huì)丟失的存儲(chǔ)器件。隨著手機(jī)、筆記本電 腦、掌上電腦和U盤(pán)等便攜式，移動(dòng)式設(shè)備的快速發(fā)展，非揮發(fā)性存儲(chǔ)器得到廣泛運(yùn)用，現(xiàn) 在已經(jīng)成為市場(chǎng)份額最大的存儲(chǔ)器之一。標(biāo)準(zhǔn)的非揮發(fā)性存儲(chǔ)器如EEPROM單元具有浮柵 多晶硅和控制柵多晶硅兩層多晶硅結(jié)構(gòu)，浮柵多晶硅柵需要與外界絕緣，以實(shí)現(xiàn)信息存儲(chǔ) 的功能。相對(duì)常規(guī)CMOS邏輯工藝而言，EEPROM單元工藝有兩層多晶硅柵工藝，隧穿氧化層， 阻擋氧化層，以及源漏結(jié)和襯底摻雜濃度等不同點(diǎn)，這使得標(biāo)準(zhǔn)EEPROM單元在嵌入式運(yùn)用 時(shí)光刻次數(shù)增加，工藝難度和成本增大。為了降低工藝成本，減小工藝增加給系統(tǒng)其他單元性能帶來(lái)的影響，研究方向越 來(lái)越多關(guān)注盡量減少引入嵌入式非揮發(fā)存儲(chǔ)器時(shí)需增加的工藝或者采用標(biāo)準(zhǔn)的CMOS工藝 實(shí)現(xiàn)去實(shí)現(xiàn)嵌入式非揮發(fā)性存儲(chǔ)器。單層?xùn)殴に嚪菗]發(fā)存儲(chǔ)器是這種方案不錯(cuò)的選擇，但 當(dāng)前提出的單層?xùn)臙EPROM存儲(chǔ)單元一般通過(guò)電容將控制柵的電壓耦合到將浮柵晶體管 上，單元占用面積較大，工作電壓高，不利于提高存儲(chǔ)密度。而且隨著技術(shù)節(jié)點(diǎn)的發(fā)展，電源 電壓不斷縮小，芯片中產(chǎn)生高壓越來(lái)越困難，高電壓幅度又受限于PN結(jié)所能承受的耐壓。 因此，目前的單層?xùn)臙EPROM存儲(chǔ)單元同樣不能有效滿足市場(chǎng)要求。

發(fā)明內(nèi)容
針對(duì)于現(xiàn)有技術(shù)中的不足，本發(fā)明的目的在于提供一種嵌入式非揮發(fā)存儲(chǔ)單元及 其工作方法、存儲(chǔ)陣列，本發(fā)明的非揮發(fā)存儲(chǔ)單元結(jié)合所提出的對(duì)應(yīng)編程、擦除和讀取方 法，以及對(duì)應(yīng)的陣列結(jié)構(gòu)，可以達(dá)到減小非揮發(fā)存儲(chǔ)單元的面積，改善讀寫(xiě)速度，減小編程、 擦除時(shí)的電壓以及可增強(qiáng)存儲(chǔ)單元的可靠性。本發(fā)明的技術(shù)方案為一種嵌入式非揮發(fā)存儲(chǔ)器單元的工作方法，其特征在于，將選擇晶體管的柵極作 為存儲(chǔ)器單元的浮柵，將選擇晶體管的源、漏電極分別作為存儲(chǔ)器單元的源、漏電極，其 中a)信息擦除方法為將選擇晶體管的襯底電極上加一正電壓脈沖，將選擇晶體管 的源、漏電極浮置；b)信息編程方法為將選擇晶體管的襯底電極和源電極接零電壓，漏電極接一正 電壓，產(chǎn)生熱電子進(jìn)行編程；c)信息讀取方法為將選擇晶體管的漏電極接一偏置電壓，源電極襯底電極接零 電位。進(jìn)一步的，所述選擇 晶體管為NMOS晶體管。
進(jìn)一步的，所述NMOS晶體管的漏端斜注入有N型雜質(zhì)；所述NMOS晶體管為低閾值 或負(fù)閾值NMOS晶體管。進(jìn)一步的，步驟a)中通過(guò)襯底的一個(gè)正電壓脈沖進(jìn)行信息擦除，所述正電壓脈沖 的脈沖幅度為4 8V ；步驟b)中所述編程方法為溝道熱電子編程，所述正電壓為4 7V ； 步驟c)中所述偏置電壓為0 2. 5V的正電壓。一種嵌入式非揮發(fā)存儲(chǔ)器單元的工作方法，其特征在于，將選擇晶體管的柵極作 為存儲(chǔ)器單元的浮柵，將選擇晶體管的源、漏電極分別作為存儲(chǔ)器單元的源、漏電極，其 中a)信息擦除方法為將選擇晶體管的襯底電極和源電極上加 一 nV正電壓，漏電極 浮置或加一 nV正電壓；b)信息編程方法為將選擇晶體管的襯底電極和源電極接負(fù)電壓，漏電極接一正 偏置電壓，產(chǎn)生熱電子進(jìn)行編程；c)信息讀取方法為將選擇晶體管的漏電極接一偏置電壓，襯底電極和源電極接 一負(fù)偏置電壓。進(jìn)一步的，所述選擇晶體管為低閾值或負(fù)閾值NMOS晶體管。進(jìn)一步的，所述NMOS晶體管的漏端斜注入有N型雜質(zhì)。進(jìn)一步的，步驟a)中采用Fowler-Nordheim隧穿方法進(jìn)行信息擦除，所述nV正電 壓為6 12V ；步驟b)中所述編程方法為溝道熱電子編程，所述負(fù)電壓為_(kāi)2 0V，所述正 偏置電壓為3 6V ；步驟c)所述負(fù)偏置電壓為_(kāi)2 0V，所述漏電極偏置電壓為O IV。一種嵌入式非揮發(fā)存儲(chǔ)器單元，其特征在于包括一襯底層(101)、一深N阱層 (102)、N阱層(104)、一 P阱層(103)；其中P阱層(103)上制作存儲(chǔ)單元或陣列，N阱層 (104)環(huán)繞P阱層(103)，深N阱層(102)位于N阱層(104)和P阱層(103)的下方，并與 N阱層(104)相連。進(jìn)一步的，所述存儲(chǔ)器單元的晶體管為NMOS晶體管或負(fù)閾值NMOS晶體管；所述N 阱層(104)頂部設(shè)有深N阱引出η+注入層(106)；所述N阱層(104)與該選擇晶體管的源 極或漏極之間設(shè)有一 P阱引出P+注入層(107)；所述選擇晶體管的浮柵(109)下方設(shè)有一 厚柵氧化層(108)。一種嵌入式非揮發(fā)存儲(chǔ)陣列，其特征在于包括若干存儲(chǔ)單元，每一存儲(chǔ)單元包括 一選擇管和一非揮發(fā)存儲(chǔ)單元；其中每一存儲(chǔ)單元內(nèi)，選擇管的柵極與存儲(chǔ)陣列的字線連 接，選擇管的源/漏端與非揮發(fā)存儲(chǔ)單元的源/漏端連接，選擇管的另一源/漏端與存儲(chǔ)陣 列的公共源端連接，非揮發(fā)存儲(chǔ)單元的另一源/漏端與存儲(chǔ)陣列的位線連接。進(jìn)一步的，所述選擇管為匪OS晶體管；所述非揮發(fā)存儲(chǔ)單元為低閾值或負(fù)閾值 NMOS晶體管；所述非揮發(fā)存儲(chǔ)單元的漏端增加一步斜注入N型雜質(zhì)。與現(xiàn)有技術(shù)相比，本發(fā)明的積極效果為非揮發(fā)存儲(chǔ)單元的可以采用更小的面積設(shè)計(jì)，工作電壓低，改善設(shè)計(jì)系統(tǒng)設(shè)計(jì)高 壓產(chǎn)生電路復(fù)雜度，同時(shí)器件的編程和擦除速度也有相應(yīng)提高，可靠性增強(qiáng)。


圖1為本發(fā)明的非揮發(fā)存儲(chǔ)單元剖面結(jié)構(gòu)示意圖，其中
110-體硅基底(ρ-摻雜) 111-n+源/漏112-厚柵氧化層113-浮置柵極圖2為方式一的非揮發(fā)存儲(chǔ)單元的擦除時(shí)的電極偏置圖；圖3為方式一的非揮發(fā)存儲(chǔ)單元的編程時(shí)的電極偏置圖；圖4為方式一的非揮發(fā)存儲(chǔ)單元的讀取時(shí)的電極偏置圖；圖5為方式二的非揮發(fā)存儲(chǔ)單元編程時(shí)的電極偏置圖；圖6為方式二的非揮發(fā)存儲(chǔ)單元編程時(shí)的電極偏置圖；圖7為方式二的非揮發(fā)存儲(chǔ)單元讀取時(shí)的電極偏置圖；圖8為非揮發(fā)存儲(chǔ)單元的一種具體實(shí)現(xiàn)方法；101-體硅基底102-深N阱103-P 阱104-N 阱105-n+源/漏106-深N阱引出η+注入107-Ρ阱引出ρ+注入108-厚柵氧化層109-浮置柵極圖9非揮發(fā)存儲(chǔ)單元的一種陣列結(jié)構(gòu)。
具體實(shí)施例方式本發(fā)明的非揮發(fā)性存儲(chǔ)器的結(jié)構(gòu)如圖1所示，該存儲(chǔ)器件包括一個(gè)厚柵氧化層的 NMOS晶體管，NMOS晶體管的柵與外界隔離，構(gòu)成非揮發(fā)存儲(chǔ)器件的浮柵，而NMOS管的源/ 漏構(gòu)成非揮發(fā)存儲(chǔ)器件的源和漏。浮柵為氧化層包圍，與外界隔絕，在工作時(shí)一直浮置，通 過(guò)其他電極電壓的變化改變浮柵上的電荷存儲(chǔ)的變化，器件的閾值改變，從而實(shí)現(xiàn)信息的 存儲(chǔ)和變化。以下詳細(xì)敘述非揮發(fā)存儲(chǔ)單元的編程，擦除和讀取操作，可以由如下兩種方 式。一種方式存儲(chǔ)單元采用襯底熱空穴擦除，溝道熱電子編程，其機(jī)制如圖2，3，4所 示，圖2是這種存儲(chǔ)單元擦除時(shí)的電極偏壓情況，在襯底上加一個(gè)Vb為4V至8V (優(yōu)選6V) 的正電壓脈沖，其余兩個(gè)電極Vs、Vd、浮置，在這個(gè)電壓脈沖的上升沿，空穴產(chǎn)生，電壓脈沖 的下降沿空穴在電場(chǎng)作用下獲得能量，成為熱空穴，部分熱空穴注入到浮柵上。注入的空穴 使得存儲(chǔ)在浮柵上的電荷改變，從而存儲(chǔ)單元的閾值電壓改變，擦除得到實(shí)現(xiàn)。正電壓脈沖 幅度的選擇應(yīng)綜合考慮擦除的速度和產(chǎn)生高壓的難易程度。另外，應(yīng)注意到，由于源漏處于 浮置狀態(tài)，源漏和襯底間的PN結(jié)不會(huì)發(fā)生擊穿，所以擦除電壓幅度不會(huì)受限于PN結(jié)的耐 壓。圖3是這種存儲(chǔ)單元編程時(shí)的電極偏壓情況，采用溝道熱電子編程，其中襯底和源端接 地，漏端接一個(gè)4-7V(優(yōu)選5V)正電壓。浮柵存儲(chǔ)的空穴可以抬升浮柵電壓，漏端的電壓耦 合到浮柵，進(jìn)一步抬高浮柵電勢(shì)，使得存儲(chǔ)單元溝道開(kāi)啟，熱電子在漏端電場(chǎng)作用下加速， 部分熱電子注入到浮柵，并與浮柵上的空穴中和，存儲(chǔ)單元信息改變。圖4是這種存儲(chǔ)單元 信息被讀取時(shí)的電極偏壓情況，其中柵電極浮置，漏電極采用0到2. 5V的電壓偏置，當(dāng)浮柵 存在空穴時(shí)溝道開(kāi)啟(當(dāng)存儲(chǔ)單元被擦除后，浮柵上存有空穴)，讀取到信號(hào)電流，反之則 溝道關(guān)斷(當(dāng)存儲(chǔ)單元被編程后，浮柵上沒(méi)有空穴)，沒(méi)有信號(hào)電流。另一種方式是為了提高讀取的信號(hào)電流和寫(xiě)操作速度，相比一般的方案，這里的非揮發(fā)存儲(chǔ)單元工作時(shí)采用負(fù)源端電壓輔助，并且存儲(chǔ)單元可以采用低閾值或者負(fù)閾值(耗盡型)的NMOS晶體管設(shè)計(jì)，從工藝上講這只需增加一次N型雜質(zhì)(如磷，砷)的注入。 存儲(chǔ)單元采用溝道熱電子編程，F(xiàn)owler-Nordheim隧穿機(jī)制擦除，具體的工作機(jī)制如圖5， 6，7所示，圖5是編程時(shí)的電極偏置圖，源和襯底接負(fù)壓_2到0V，漏端正偏置3-6V，負(fù)的源 和襯底電壓使得NMOS管更容易開(kāi)啟，從而產(chǎn)生熱電子注入到浮柵。擦除時(shí)的偏置電壓如圖 6所示，采用Fowler-Nordheim隧穿擦除，在源和襯底加6-12V正電壓，漏端加同樣的電壓偏 置或者浮置，由于Fowler-Nordheim隧穿的電流很小，這種方式可以降低操作的功耗，同時(shí) 襯底和源/漏的PN結(jié)上不會(huì)存在高電壓，不會(huì)損傷器件的可靠性。圖7是器件讀取時(shí)的偏 置情況，同樣利用負(fù)的源和襯底電壓偏置，提高讀取的信號(hào)電流，即源端和襯底接相同的負(fù) 壓_2到0V，漏端接O到IV。此外，方式一的編程(圖3)和讀取(圖4)時(shí)也可以采用方式 二圖5，圖7的方法，即源和襯底接負(fù)壓。利用負(fù)壓偏置輔助和負(fù)閾值設(shè)計(jì)，提高編程速度和 讀取的信號(hào)電流。為了提高漏端對(duì)浮柵的耦合系數(shù)，上述的兩種存儲(chǔ)單元還可以增加一步 在漏端斜注入N型雜質(zhì)(如磷，砷)，增大漏和浮柵的交疊。如上所述，所提出的非揮發(fā)存儲(chǔ)單元最終實(shí)現(xiàn)需要在存儲(chǔ)單元的源，漏，襯底分別加電壓偏置，其中源漏的電壓偏置實(shí)現(xiàn)與普通MOS晶體管相同。為了防止加襯底電壓給嵌 入式系統(tǒng)中的其他存儲(chǔ)單元帶來(lái)干擾，設(shè)計(jì)時(shí)采用深N阱和N阱連在一起，并環(huán)繞存儲(chǔ)器單 元或存儲(chǔ)陣列，以使存儲(chǔ)單元與硅片上外圍的電路隔離開(kāi)。如圖8所示，在存儲(chǔ)單元的襯底 層(此時(shí)圖8中的P阱103相當(dāng)于圖1中的襯底，可用P+注入引出電極)下方設(shè)置一深N 阱層，深N阱層上、襯底的兩側(cè)設(shè)有N阱，N阱上設(shè)置有深N阱引出η+注入電極。當(dāng)P阱電 壓偏置為O或正壓時(shí)，N阱的電壓偏置與P阱相同，當(dāng)P阱電壓偏置為負(fù)壓時(shí)，N阱的電壓偏 置接零電位。此外，存儲(chǔ)器陣列中的單元可以共用一個(gè)襯底引出和深N阱引出，不會(huì)增加單 元的面積。對(duì)于非揮發(fā)存儲(chǔ)器的最終運(yùn)用，還需要構(gòu)成非揮發(fā)存儲(chǔ)器的陣列結(jié)構(gòu)，如圖9所 示是對(duì)上述提出的非揮發(fā)存儲(chǔ)單元的一種可能的陣列結(jié)構(gòu)，考慮到對(duì)單元的選擇性，存儲(chǔ) 單元由一個(gè)選擇管和非揮發(fā)存儲(chǔ)器共同構(gòu)成，選擇管可以采用普通的MOS晶體管構(gòu)成，選 擇管的柵極用作存儲(chǔ)陣列的字線，選擇管源/漏的一端與非揮發(fā)存儲(chǔ)器源/漏的一端相連， 另一端構(gòu)成陣列的共源結(jié)構(gòu)，非揮發(fā)存儲(chǔ)器源/漏的一端與選擇管相連，另一端連接陣列 的位線。本發(fā)明提出了非揮發(fā)存儲(chǔ)單元的結(jié)構(gòu)，對(duì)應(yīng)的編程，擦除，讀取方法，一種實(shí)現(xiàn)方 法和一種可能的的陣列結(jié)構(gòu)，所提出的結(jié)構(gòu)工藝實(shí)現(xiàn)與現(xiàn)有的CMOS工藝兼容，并有效的減 小了嵌入式非揮發(fā)器件單元的單元面積和工作電壓，提高了存儲(chǔ)密度，工作速度，對(duì)實(shí)現(xiàn)高 速，高存儲(chǔ)密度的存儲(chǔ)應(yīng)用中，有著廣泛的應(yīng)用前景。以上詳細(xì)描述了本發(fā)明所提供的嵌入式非揮發(fā)存儲(chǔ)單元的結(jié)構(gòu)，本領(lǐng)域的技術(shù)人 員應(yīng)當(dāng)理解，在不脫離本發(fā)明構(gòu)思實(shí)質(zhì)范圍內(nèi)的改動(dòng)，均落在本發(fā)明的保護(hù)范圍內(nèi)。
權(quán)利要求
一種嵌入式非揮發(fā)存儲(chǔ)器單元的工作方法，其特征在于，將選擇晶體管的柵極作為存儲(chǔ)器單元的浮柵，將選擇晶體管的源、漏電極分別作為存儲(chǔ)器單元的源、漏電極，其中a)信息擦除方法為將選擇晶體管的襯底電極上加一正電壓脈沖，將選擇晶體管的源、漏電極浮置；b)信息編程方法為將選擇晶體管的襯底電極和源電極接零電壓，漏電極接一正電壓，產(chǎn)生熱電子進(jìn)行編程；c)信息讀取方法為將選擇晶體管的漏電極接一偏置電壓，源電極襯底電極接零電位。
2.如權(quán)利要求1所述的方法，其特征在于所述選擇晶體管為NM0S晶體管。
3.如權(quán)利要求2所述的方法，其特征在于所述NM0S晶體管的漏端斜注入有N型雜質(zhì)； 所述NM0S晶體管為低閾值或負(fù)閾值NM0S晶體管。
4.如權(quán)利要求2或3所述的方法，其特征在于步驟a)中通過(guò)襯底的一個(gè)正電壓脈沖進(jìn) 行信息擦除，所述正電壓脈沖的脈沖幅度為4 8V ；步驟b)中所述編程方法為溝道熱電子 編程，所述正電壓為4 7V ；步驟c)中所述偏置電壓為0 2. 5V的正電壓。
5.一種嵌入式非揮發(fā)存儲(chǔ)器單元的工作方法，其特征在于，將選擇晶體管的柵極作為 存儲(chǔ)器單元的浮柵，將選擇晶體管的源、漏電極分別作為存儲(chǔ)器單元的源、漏電極，其中a)信息擦除方法為將選擇晶體管的襯底電極和源電極上加一nV正電壓，漏電極浮置 或加一 nV正電壓；b)信息編程方法為將選擇晶體管的襯底電極和源電極接負(fù)電壓，漏電極接一正偏置 電壓，產(chǎn)生熱電子進(jìn)行編程；c)信息讀取方法為將選擇晶體管的漏電極接一偏置電壓，襯底電極和源電極接一負(fù) 偏置電壓。
6.如權(quán)利要求5所述的方法，其特征在于所述選擇晶體管為低閾值或負(fù)閾值NM0S晶體管。
7.如權(quán)利要求6所述的方法，其特征在于所述NM0S晶體管的漏端斜注入有N型雜質(zhì)。
8.如權(quán)利要求6或7所述的方法，其特征在于步驟a)中采用Fowler-Nordheim隧穿方 法進(jìn)行信息擦除，所述nV正電壓為6 12V ；步驟b)中所述編程方法為溝道熱電子編程， 所述負(fù)電壓為_(kāi)2 0V，所述正偏置電壓為3 6V ；步驟c)所述負(fù)偏置電壓為_(kāi)2 0V，所 述漏電極偏置電壓為0 IV。
9.一種嵌入式非揮發(fā)存儲(chǔ)器單元，其特征在于包括一襯底層(101)、一深N阱層(102)、 N阱層(104)、一 P阱層(103)；其中P阱層(103)上制作存儲(chǔ)單元或陣列，N阱層(104)環(huán)繞 P阱層(103)，深N阱層(102)位于N阱層(104)和P阱層(103)的下方，并與N阱層(104) 相連。
10.如權(quán)利要求9所述的存儲(chǔ)器，其特征在于所述存儲(chǔ)器單元的晶體管為NM0S晶體管 或負(fù)閾值NM0S晶體管；所述N阱層(104)頂部設(shè)有深N阱引出n+注入層(106)；所述N阱 層(104)與該選擇晶體管的源極或漏極之間設(shè)有一 P阱引出p+注入層(107)；所述選擇晶 體管的浮柵(109)下方設(shè)有一厚柵氧化層(108)。
11.一種嵌入式非揮發(fā)存儲(chǔ)陣列，其特征在于包括若干存儲(chǔ)單元，每一存儲(chǔ)單元包括一 選擇管和一非揮發(fā)存儲(chǔ)單元；其中每一存儲(chǔ)單元內(nèi)，選擇管的柵極與存儲(chǔ)陣列的字線連接，選擇管的源/漏端與非揮發(fā)存儲(chǔ)單元的源/漏端連接，選擇管的另一源/漏端與存儲(chǔ)陣列 的公共源端連接，非揮發(fā)存儲(chǔ)單元的另一源/漏端與存儲(chǔ)陣列的位線連接。
12.如權(quán)利要求11所述的存儲(chǔ)陣列，其特征在于所述選擇管為NM0S晶體管；所述非揮 發(fā)存儲(chǔ)單元為低閾值或負(fù)閾值NM0S晶體管；所述非揮發(fā)存儲(chǔ)單元的漏端增加一步斜注入N 型雜質(zhì)。
全文摘要
本發(fā)明公開(kāi)了一種嵌入式非揮發(fā)存儲(chǔ)器單元及其工作方法、存儲(chǔ)陣列，屬于存儲(chǔ)器技術(shù)領(lǐng)域。本方法為將選擇晶體管的柵極作為存儲(chǔ)器的浮柵，其源、漏電極作為存儲(chǔ)器的源、漏電極，然后通過(guò)電極電壓的變化改變器件的閾值，實(shí)現(xiàn)信息的存儲(chǔ)和變化；本非揮發(fā)存儲(chǔ)單元為在P阱層上制作存儲(chǔ)單元，N阱層環(huán)繞P阱層，深N阱層位于N阱層和P阱層的下方，并與N阱層相連；本存儲(chǔ)陣列包括若干存儲(chǔ)單元，每一存儲(chǔ)單元內(nèi)，選擇管的柵極與存儲(chǔ)陣列的字線連接，其源/漏端與非揮發(fā)存儲(chǔ)單元的源/漏端連接，另一源/漏端與存儲(chǔ)陣列的公共源端連接，非揮發(fā)存儲(chǔ)單元的另一源/漏端與存儲(chǔ)陣列的位線連接。本發(fā)明具有面積設(shè)計(jì)小，工作電壓低，工作速度高，可靠性強(qiáng)。
文檔編號(hào)G11C16/10GK101859602SQ20101019902
公開(kāi)日2010年10月13日 申請(qǐng)日期2010年6月4日 優(yōu)先權(quán)日2010年6月4日
發(fā)明者唐粕人, 蔡一茂, 許曉燕, 黃如 申請(qǐng)人:北京大學(xué)