專(zhuān)利名稱(chēng)：一種內(nèi)容可尋址存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及存儲(chǔ)器，尤其涉及一種內(nèi)容可尋址存儲(chǔ)器。
背景技術(shù)：
內(nèi)容可尋址存儲(chǔ)器(Content-Addressable Memory, CAM)是一種用于特定高速搜 索應(yīng)用的采用內(nèi)容尋址的存儲(chǔ)器。在普通的存儲(chǔ)器例如RAM (random accessmemory,隨機(jī)訪(fǎng) 問(wèn)存儲(chǔ)器)應(yīng)用中，用戶(hù)提供一個(gè)存儲(chǔ)器地址，存儲(chǔ)器根據(jù)該地址返回一個(gè)存儲(chǔ)于該地址 的數(shù)據(jù)。而在內(nèi)容可尋址存儲(chǔ)器的應(yīng)用中，用戶(hù)提供一個(gè)數(shù)據(jù)，內(nèi)容可尋址存儲(chǔ)器會(huì)遍歷整 個(gè)存儲(chǔ)空間，搜索該數(shù)據(jù)是否存在于存儲(chǔ)器中，如果是，即命中，內(nèi)容可尋址存儲(chǔ)器會(huì)返回 一個(gè)或多個(gè)命中數(shù)據(jù)的地址。內(nèi)容可尋址存儲(chǔ)器作為一種特殊存儲(chǔ)器，可在單次運(yùn)算中搜索整個(gè)存儲(chǔ)器，所以 在搜索應(yīng)用中，內(nèi)容可尋址存儲(chǔ)器比普通存儲(chǔ)器快很多。內(nèi)容可尋址存儲(chǔ)器的快速搜索特 性使得內(nèi)容可尋址存儲(chǔ)器特別適用于如網(wǎng)絡(luò)設(shè)備、CPU (center processingunit,中央處理 單元)和DSP (digital signal processor，數(shù)字信號(hào)處理器)的Cache (緩沖存儲(chǔ)器)和視 頻硬編解碼等應(yīng)用。內(nèi)容可尋址存儲(chǔ)器包括若干組成陣列的內(nèi)核單元，每一內(nèi)核單元用于存儲(chǔ)一位數(shù) 據(jù)并完成相應(yīng)位的匹配比較?，F(xiàn)有技術(shù)中，主要根據(jù)匹配類(lèi)型的異同，內(nèi)容可尋址存儲(chǔ)器內(nèi) 核單元可分為與非型和或非型的內(nèi)核單元。圖IA是現(xiàn)有技術(shù)的與非型內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元的電路原理圖。如圖IA所 示，與非型內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元包括存儲(chǔ)有一位數(shù)據(jù)的存儲(chǔ)單元111和比較電路單 元112。存儲(chǔ)單元111包括兩個(gè)交叉耦合的反相器121和122，節(jié)點(diǎn)D存儲(chǔ)一位數(shù)據(jù)，節(jié)點(diǎn) D存儲(chǔ)該位數(shù)據(jù)的互補(bǔ)值。反相器121的輸入耦合到反相器122的輸出和晶體管131，反相 器121的輸出耦合到反相器122的輸入和晶體管132，晶體管131和132的柵極均耦合到 字線(xiàn)141 (WL)，晶體管131和132還分別耦合到位線(xiàn)(BL) 142和互補(bǔ)位線(xiàn)(5E ) 143。比較 電路單元112中的晶體管133和134串聯(lián)，并分別耦合到搜索信號(hào)線(xiàn)(SL) 144和互補(bǔ)搜索 信號(hào)線(xiàn)(SL ) 145，晶體管133和134的柵極分別耦合到節(jié)點(diǎn)D和D。比較電路單元112用于 比較搜索信號(hào)線(xiàn)144、互補(bǔ)搜索信號(hào)線(xiàn)145上的數(shù)據(jù)和節(jié)點(diǎn)D、5的數(shù)據(jù)，并通過(guò)輸出匹配線(xiàn) (MLout) 147輸出匹配或者不要匹配的比較結(jié)果。需要說(shuō)明的是，在某些內(nèi)容可尋址存儲(chǔ)器 應(yīng)用中，搜索信號(hào)線(xiàn)144和位線(xiàn)142是同一信號(hào)線(xiàn)，互補(bǔ)搜索信號(hào)線(xiàn)145和互補(bǔ)位線(xiàn)143是 同一信號(hào)線(xiàn)。其中，搜索信號(hào)線(xiàn)的縮寫(xiě)為SUSearch Line)、匹配信號(hào)線(xiàn)的縮寫(xiě)為ML (Match Line)、位線(xiàn)的縮寫(xiě)為BL(Bit Line)、字線(xiàn)的縮寫(xiě)為WL (Word Line)。圖IB是現(xiàn)有技術(shù)的或非型內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元的電路原理圖。如圖IB所 示，或非型內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元包括存儲(chǔ)有一位數(shù)據(jù)的存儲(chǔ)單元111和比較電路單 元113。與圖IA相同，存儲(chǔ)單元111包括兩個(gè)交叉耦合的反相器121和122，節(jié)點(diǎn)D存儲(chǔ)一 位數(shù)據(jù)，節(jié)點(diǎn)D存儲(chǔ)該位數(shù)據(jù)的互補(bǔ)值。比較電路單元113中的晶體管138和139的漏極 接地，柵極分別耦合到搜索信號(hào)線(xiàn)145 ( )和互補(bǔ)搜索信號(hào)線(xiàn)144 (SL)，與晶體管138串聯(lián)的晶體管136的柵極耦合到節(jié)點(diǎn)D，與晶體管139串聯(lián)的晶體管137的柵極耦合到節(jié)點(diǎn)5。比較電路單元113用于比較互補(bǔ)搜索信號(hào)線(xiàn)、145搜索信號(hào)線(xiàn)144上的數(shù)據(jù)和節(jié)點(diǎn)D、D的數(shù) 據(jù)。通過(guò)連接每一個(gè)或非型內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元中晶體管136和137的開(kāi)路的源級(jí) 或漏極形成存儲(chǔ)陣列的匹配線(xiàn)148 (ML)。圖IA所示的與非型內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元以級(jí)聯(lián)方式構(gòu)成內(nèi)容可尋址存儲(chǔ) 器存儲(chǔ)陣列時(shí)，每一個(gè)內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元的輸入匹配線(xiàn)146 (MLin)和輸出匹配線(xiàn) 147 (MLout)分別通過(guò)與臨近的前一個(gè)內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元的輸出匹配線(xiàn)和臨近的 后一個(gè)內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元的輸入匹配線(xiàn)連接，從而相互順次連接形成整個(gè)內(nèi)容可 尋址存儲(chǔ)器的匹配線(xiàn)。通過(guò)這種連接方式，內(nèi)容可尋址存儲(chǔ)器的匹配線(xiàn)使晶體管串聯(lián)，串聯(lián)的與非型內(nèi) 容可尋址存儲(chǔ)器內(nèi)核單元的比較過(guò)程分為3步1、關(guān)閉匹配信號(hào)線(xiàn)的對(duì)地連接。2、對(duì)匹配信號(hào)線(xiàn)充電。由于之前關(guān)閉了匹配信號(hào)線(xiàn)的對(duì)地連接，所以不論搜索信 號(hào)線(xiàn)與存儲(chǔ)數(shù)據(jù)的匹配與否，都不會(huì)造成充電單元直接對(duì)地放電。3、打開(kāi)匹配信號(hào)線(xiàn)的對(duì)地連接，如果搜索數(shù)據(jù)中的所有數(shù)據(jù)與存儲(chǔ)數(shù)據(jù)匹配，匹 配線(xiàn)將對(duì)地放電。在比較的過(guò)程中，搜索線(xiàn)的數(shù)據(jù)應(yīng)在第一步完成之后，第三步完成之前準(zhǔn)備完畢。這種級(jí)聯(lián)方式下，當(dāng)所搜索數(shù)據(jù)中只要有一位和與非型內(nèi)容可尋址存儲(chǔ)器內(nèi)核單 元存儲(chǔ)數(shù)據(jù)不匹配，則匹配線(xiàn)將不會(huì)放電，因此，以級(jí)聯(lián)方式連接與非型內(nèi)容可尋址存儲(chǔ)器 內(nèi)核單元形成存儲(chǔ)陣列的優(yōu)點(diǎn)是功耗低，但其缺點(diǎn)也顯而易見(jiàn)，即當(dāng)搜索數(shù)據(jù)與內(nèi)容可尋 址存儲(chǔ)器的存儲(chǔ)數(shù)據(jù)全部匹配時(shí)，匹配線(xiàn)通過(guò)串聯(lián)的晶體管進(jìn)行放電，從而當(dāng)存儲(chǔ)數(shù)據(jù)的 位數(shù)較多時(shí)，匹配線(xiàn)放電速度會(huì)較慢，并且晶體管串聯(lián)產(chǎn)生的電荷分配問(wèn)題在這種串聯(lián)結(jié) 構(gòu)中也要尤為注意。與以串聯(lián)方式連接與非型內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元形成存儲(chǔ)陣列的結(jié)構(gòu)相比， 圖IB所示的或非型內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元通過(guò)連接不同內(nèi)核單元中開(kāi)路的源級(jí)或漏 極形成內(nèi)容可尋址存儲(chǔ)器的匹配線(xiàn)，與或非型的內(nèi)容可尋址存儲(chǔ)器時(shí)序相似，與非型內(nèi)容 可尋址存儲(chǔ)器的比較過(guò)程也分為3步。由于或非型內(nèi)容可尋址存儲(chǔ)器采用了晶體管并聯(lián)的方式，避免了與非型內(nèi)容可尋 址存儲(chǔ)器中晶體管的級(jí)聯(lián)，使得或非型內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元非常適用于高速結(jié)構(gòu) 中，一旦搜索數(shù)據(jù)中的某一位和內(nèi)容可尋址存儲(chǔ)器存儲(chǔ)單元中的內(nèi)容不匹配，或非型內(nèi)容 可尋址存儲(chǔ)器的匹配線(xiàn)便開(kāi)始放電。當(dāng)且僅當(dāng)搜索數(shù)據(jù)與內(nèi)容可尋址存儲(chǔ)器存儲(chǔ)數(shù)據(jù)的所 有位都全部匹配，匹配信號(hào)線(xiàn)才不會(huì)放電。雖然這種并聯(lián)連接方式使存儲(chǔ)陣列匹配線(xiàn)的放 電速度較快，但由于匹配線(xiàn)的頻繁放電和充電，使得內(nèi)容可尋址存儲(chǔ)器的功率消耗較大?，F(xiàn)有技術(shù)中，內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元的比較電路單元在進(jìn)行比較之前要對(duì)輸 出匹配線(xiàn)147或匹配線(xiàn)148進(jìn)行預(yù)充電，因此，比較電路單元要求比較嚴(yán)格的時(shí)序，傳統(tǒng)的 內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元結(jié)構(gòu)的比較時(shí)序由時(shí)序控制部分控制，在控制過(guò)程中，如果步 驟提前，那么上一步驟還沒(méi)有完成，內(nèi)容可尋址存儲(chǔ)器功能會(huì)發(fā)生錯(cuò)誤；如果步驟延后，在 忽略漏電的情況下，內(nèi)容可尋址存儲(chǔ)器功能不會(huì)發(fā)生錯(cuò)誤，然而會(huì)影響內(nèi)容可尋址存儲(chǔ)器 的速度。對(duì)時(shí)序控制部分的設(shè)計(jì)還必須考慮到各種因素的影響，如開(kāi)關(guān)的速度、寄生電容、驅(qū)動(dòng)能力差異等，務(wù)必使步驟與步驟之間沒(méi)有重疊的時(shí)間，這些要求增加了內(nèi)容可尋址存 儲(chǔ)器時(shí)序控制部分的設(shè)計(jì)復(fù)雜度，也相對(duì)減小了內(nèi)容可尋址存儲(chǔ)器訪(fǎng)問(wèn)的最高速度。即使 采用電流競(jìng)爭(zhēng)技術(shù)(current-race matchline sensing)，將前兩步合并成一步，整個(gè)時(shí)序 也分成兩步進(jìn)行，時(shí)序控制仍然比較復(fù)雜。此外，傳統(tǒng)的與非型內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元的B點(diǎn)的邏輯表達(dá)式是 B=SL*D+SL*D。圖IA中與非型內(nèi)容可尋址存儲(chǔ)器的內(nèi)核單元搜索數(shù)據(jù)與存儲(chǔ)器數(shù)據(jù)匹配 時(shí)，D點(diǎn)電平與搜索信號(hào)線(xiàn)(SL) 144的電平相同，晶體管133和晶體管134導(dǎo)通，此時(shí)B點(diǎn) 的邏輯值為“1”。由于晶體管133和晶體管134是N型MOS晶體管，所以在實(shí)際比較時(shí)，B 點(diǎn)的電壓最高只能達(dá)到Vdd-Vth，也即B點(diǎn)的邏輯值實(shí)際為弱“ 1 ”。這一限制增加了匹配時(shí) 匹配信號(hào)線(xiàn)上的導(dǎo)通電阻，降低了匹配信號(hào)線(xiàn)的放電速度。其中，Vdd是電源電壓，Vth是晶 體管的閾值電壓。美國(guó)專(zhuān)利US20070079058A1中公開(kāi)了一種通過(guò)互補(bǔ)邏輯，增加2個(gè)P型 MOS晶體管的方式，以提高B點(diǎn)的最高電壓，提高匹配線(xiàn)的放電速度。因此，內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元以串聯(lián)或并聯(lián)的單一連接方式構(gòu)成存儲(chǔ)陣列存在匹配線(xiàn)放電速度較慢或功耗較大的問(wèn)題?，F(xiàn)有技術(shù)中也有采用串聯(lián)和并聯(lián)連接內(nèi)容可尋 址存儲(chǔ)器內(nèi)核單元構(gòu)成混合型的存儲(chǔ)陣列結(jié)構(gòu)，但是由于串聯(lián)和并聯(lián)采用不同結(jié)構(gòu)的內(nèi)容 可尋址存儲(chǔ)器內(nèi)核單元，因此，實(shí)現(xiàn)內(nèi)容可尋址存儲(chǔ)器需要額外的控制電路，從而使得內(nèi)容 可尋址存儲(chǔ)器的設(shè)計(jì)復(fù)雜化，同時(shí)不利于在集成電路新工藝中實(shí)現(xiàn)內(nèi)容可尋址存儲(chǔ)器。

發(fā)明內(nèi)容
本發(fā)明的目的在于，為了克服現(xiàn)有技術(shù)的內(nèi)容可尋址存儲(chǔ)器由于匹配線(xiàn)預(yù)充電造 成的比較電路時(shí)序要求嚴(yán)格和時(shí)序控制復(fù)雜的缺陷，簡(jiǎn)化比較過(guò)程，降低匹配信號(hào)線(xiàn)的導(dǎo) 通電阻，提高比較速度，從而提供了 一種內(nèi)容可尋址存儲(chǔ)器。為實(shí)現(xiàn)上述的發(fā)明目的，本發(fā)明通提供了一種內(nèi)容可尋址存儲(chǔ)器，該內(nèi)容可尋址 存儲(chǔ)器包括若干內(nèi)核單元；所述內(nèi)核單元包括存儲(chǔ)單元和比較電路單元；所述比較電路 單元包括一 N型MOS晶體管，該N型MOS晶體管串聯(lián)在輸入匹配線(xiàn)和輸出匹配線(xiàn)之間，其特 征在于，所述比較電路單元還包括一 P型MOS晶體管，該P(yáng)型MOS晶體管的柵極耦合N型 MOS晶體管的柵極，該P(yáng)型MOS晶體管的源極耦合高電平端/該內(nèi)核單元的輸出匹配線(xiàn)，對(duì) 應(yīng)地，該P(yáng)型MOS晶體管的漏極耦合該內(nèi)核單元的輸出匹配線(xiàn)/高電平端。作為上述技術(shù)方案的一種優(yōu)選，所述存儲(chǔ)單元為二值內(nèi)核單元的存儲(chǔ)單元，包括 兩個(gè)交叉耦合的反相器，節(jié)點(diǎn)D存儲(chǔ)一位數(shù)據(jù)，節(jié)點(diǎn)D存儲(chǔ)該位數(shù)據(jù)的互補(bǔ)值；所述比較電 路單元包括兩個(gè)串聯(lián)在搜索信號(hào)線(xiàn)和互補(bǔ)搜索信號(hào)線(xiàn)之間的N型MOS晶體管，其中，耦合 在搜索信號(hào)線(xiàn)上的N型MOS晶體管的柵極耦合到存儲(chǔ)單元的節(jié)點(diǎn)D，耦合在互補(bǔ)搜索信號(hào)線(xiàn) 上的N型MOS晶體管的柵極耦合到存儲(chǔ)單元的節(jié)點(diǎn)D。作為上述技術(shù)方案的另一種優(yōu)選，所述存儲(chǔ)單元為二值內(nèi)核單元的存儲(chǔ)單元，包 括兩個(gè)交叉耦合的反相器，節(jié)點(diǎn)D存儲(chǔ)一位數(shù)據(jù)，節(jié)點(diǎn)5存儲(chǔ)該位數(shù)據(jù)的互補(bǔ)值；所述比 較電路單元包括兩個(gè)串聯(lián)在搜索信號(hào)線(xiàn)和互補(bǔ)搜索信號(hào)線(xiàn)之間的P型MOS晶體管，其中， 耦合在搜索信號(hào)線(xiàn)上的P型MOS晶體管的柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)D，耦合在互補(bǔ)搜 索信號(hào)線(xiàn)上的P型MOS晶體管的柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)D。作為上述技術(shù)方案的又一種優(yōu)選，所述存儲(chǔ)單元為三值內(nèi)核單元的存儲(chǔ)單元，包括兩組通過(guò)一對(duì)N型MOS晶體管級(jí)聯(lián)的交叉耦合的反相器，第一組交叉耦合的反相器的節(jié) 點(diǎn)Dl存儲(chǔ)第一位數(shù)據(jù)，節(jié)點(diǎn)0!存儲(chǔ)該位數(shù)據(jù)的互補(bǔ)值；第二組交叉耦合的反相器的節(jié)點(diǎn)D2 存儲(chǔ)第二位數(shù)據(jù)，節(jié)點(diǎn)m存儲(chǔ)該位數(shù)據(jù)的互補(bǔ)值；所述比較電路單元包括兩個(gè)串聯(lián)在搜 索信號(hào)線(xiàn)和互補(bǔ)搜索信號(hào)線(xiàn)之間的N型MOS晶體管，其中，耦合在搜索信號(hào)線(xiàn)上的N型MOS 晶體管的柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)D1，耦合在互補(bǔ)搜索信號(hào)線(xiàn)上的N型MOS晶體管的 柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)。作為上述技術(shù)方案的又一種優(yōu)選，所述存儲(chǔ)單元為三值內(nèi)核單元的存儲(chǔ)單元，包括兩組通過(guò)一對(duì)P型MOS晶體管級(jí)聯(lián)的交叉耦合的反相器，第一組交叉耦合的反相器的 節(jié)點(diǎn)Di存儲(chǔ)第一位數(shù)據(jù)，節(jié)點(diǎn)m存儲(chǔ)該位數(shù)據(jù)的互補(bǔ)值；第二組交叉耦合的反相器的節(jié)點(diǎn) D2存儲(chǔ)第二位數(shù)據(jù)，節(jié)點(diǎn)面存儲(chǔ)該位數(shù)據(jù)的互補(bǔ)值；所述比較電路單元中包括兩個(gè)串聯(lián) 在搜索信號(hào)線(xiàn)和互補(bǔ)搜索信號(hào)線(xiàn)之間的P型MOS晶體管，其中，耦合在搜索信號(hào)線(xiàn)上的P型 MOS晶體管的柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)Π!，耦合在互補(bǔ)搜索信號(hào)線(xiàn)上的P型MOS晶體 管的柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)D2。作為上述技術(shù)方案的再一種優(yōu)選，所述存儲(chǔ)單元為二值內(nèi)核單元的存儲(chǔ)單元，包 括兩個(gè)交叉耦合的反相器，節(jié)點(diǎn)D存儲(chǔ)一位數(shù)據(jù)，節(jié)點(diǎn)5存儲(chǔ)該位數(shù)據(jù)的互補(bǔ)值；所述比 較電路單元包括串聯(lián)在搜索信號(hào)線(xiàn)和互補(bǔ)搜索信號(hào)線(xiàn)之間的兩個(gè)串聯(lián)的N型MOS晶體管 和兩個(gè)串聯(lián)的P型MOS晶體管，其中，耦合在搜索信號(hào)線(xiàn)上的N型MOS晶體管的柵極耦合到 存儲(chǔ)單元中的節(jié)點(diǎn)D，耦合在互補(bǔ)搜索信號(hào)線(xiàn)上的N型MOS晶體管的柵極耦合到存儲(chǔ)單元中 的節(jié)點(diǎn)5 ；耦合在搜索信號(hào)線(xiàn)上的P型MOS晶體管的柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)D，耦合 在互補(bǔ)搜索信號(hào)線(xiàn)上的P型MOS晶體管的柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)D。作為上述技術(shù)方案的還一種優(yōu)選，為了克服現(xiàn)有技術(shù)的內(nèi)容可尋址存儲(chǔ)器內(nèi)核單 元由于單一連接方式造成的匹配線(xiàn)放電速度較慢或功耗較大，以及混合連接方式造成的設(shè) 計(jì)復(fù)雜化的缺陷，所述若干內(nèi)核單元之間采用混連的方式；所述若干內(nèi)核單元構(gòu)成若干組 級(jí)聯(lián)的內(nèi)核單元組，所述內(nèi)核單元組之間采用并聯(lián)連接方式，所述每一內(nèi)核單元組的最后 級(jí)聯(lián)的內(nèi)核單元的輸出匹配線(xiàn)輸入到或非邏輯或或邏輯，所述或非邏輯或或邏輯輸出形成 內(nèi)容可尋址存儲(chǔ)器的匹配結(jié)果。這種連接方式比較靈活，通過(guò)調(diào)整串聯(lián)的個(gè)數(shù)和并聯(lián)數(shù)，可 以權(quán)衡功耗和速度的矛盾。作為上述技術(shù)方案的還一種優(yōu)選，為了克服現(xiàn)有技術(shù)的內(nèi)容可尋址存儲(chǔ)器內(nèi)核單 元由于單一連接方式造成的匹配線(xiàn)放電速度較慢或功耗較大，以及混合連接方式造成的設(shè) 計(jì)復(fù)雜化的缺陷，所述若干內(nèi)核單元之間采用混連的方式；所述若干內(nèi)核單元構(gòu)成若干組 內(nèi)核單元組，其中第一組內(nèi)核單元組采用級(jí)聯(lián)連接方式，所述第一組內(nèi)核單元組的最后級(jí) 聯(lián)的內(nèi)核單元的輸出匹配線(xiàn)輸入到敏感放大器，所述敏感放大器的輸出耦合至剩余的其它 內(nèi)核單元組的每一內(nèi)核單元的P型MOS晶體管的源級(jí)/漏級(jí)，所述其它內(nèi)核單元組均分別 采用并聯(lián)連接方式，其中的每一其它內(nèi)核單元組的每一內(nèi)核單元的輸出匹配線(xiàn)輸入到或非 邏輯或或邏輯，所述每一其它內(nèi)核單元組的或非邏輯或或邏輯再輸出到一或非邏輯或或邏 輯，輸出形成內(nèi)容可尋址存儲(chǔ)器的匹配結(jié)果。從而當(dāng)?shù)谝唤M不命中時(shí)，后面的各組均無(wú)法充 電，可以進(jìn)一步降低功耗，適用于要求一定速度、對(duì)功耗敏感的應(yīng)用中。為實(shí)現(xiàn)上述的發(fā)明目的，本發(fā)明還提供了另一種內(nèi)容可尋址存儲(chǔ)器，該內(nèi)容可尋 址存儲(chǔ)器包括若干內(nèi)核單元；所述內(nèi)核單元包括存儲(chǔ)單元和比較電路單元；所述比較電路單元包括一 P型MOS晶體管，該P(yáng)型MOS晶體管串聯(lián)在輸入匹配線(xiàn)和輸出匹配線(xiàn)之間，其特征在于，所述比較電路單元還包括一 N型MOS晶體管，該N型MOS晶體管的柵極耦合P型 MOS晶體管的柵極，該N型MOS晶體管的源極耦合低電平端/該內(nèi)核單元的輸出匹配線(xiàn)，對(duì) 應(yīng)地，該N型MOS晶體管的漏極耦合該內(nèi)核單元的輸出匹配線(xiàn)/低電平端。作為上述技術(shù)方案的一種優(yōu)選，所述存儲(chǔ)單元為二值內(nèi)核單元的存儲(chǔ)單元，包括 兩個(gè)交叉耦合的反相器，節(jié)點(diǎn)D存儲(chǔ)一位數(shù)據(jù)，節(jié)點(diǎn)5存儲(chǔ)該位數(shù)據(jù)的互補(bǔ)值；所述比較電 路單元包括兩個(gè)串聯(lián)在搜索信號(hào)線(xiàn)和互補(bǔ)搜索信號(hào)線(xiàn)之間的N型MOS晶體管，其中，耦合 在搜索信號(hào)線(xiàn)上的N型MOS晶體管的柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)5，耦合在互補(bǔ)搜索信 號(hào)線(xiàn)上的N型MOS晶體管的柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)D。作為上述技術(shù)方案的另一種優(yōu)選，所述存儲(chǔ)單元為二值內(nèi)核單元的存儲(chǔ)單元，包 括兩個(gè)交叉耦合的反相器，節(jié)點(diǎn)D存儲(chǔ)一位數(shù)據(jù)，節(jié)點(diǎn)D存儲(chǔ)該位數(shù)據(jù)的互補(bǔ)值；所述比 較電路單元包括兩個(gè)串聯(lián)在搜索信號(hào)線(xiàn)和互補(bǔ)搜索信號(hào)線(xiàn)之間的P型MOS晶體管，其中， 耦合在搜索信號(hào)線(xiàn)上的P型MOS晶體管的柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)D，耦合在互補(bǔ)搜索 信號(hào)線(xiàn)上的P型MOS晶體管的柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)D。作為上述技術(shù)方案的又一種優(yōu)選，所述存儲(chǔ)單元為三值內(nèi)核單元的存儲(chǔ)單元，包 括兩組通過(guò)一對(duì)N型MOS晶體管級(jí)聯(lián)的交叉耦合的反相器，第一組交叉耦合的反相器的節(jié) 點(diǎn)Dl存儲(chǔ)第一位數(shù)據(jù)，節(jié)點(diǎn) !存儲(chǔ)該位數(shù)據(jù)的互補(bǔ)值；第二組交叉耦合的反相器的節(jié)點(diǎn)D2 存儲(chǔ)第二位數(shù)據(jù)，節(jié)點(diǎn)面存儲(chǔ)該位數(shù)據(jù)的互補(bǔ)值；所述比較電路單元包括兩個(gè)串聯(lián)在搜 索信號(hào)線(xiàn)和互補(bǔ)搜索信號(hào)線(xiàn)之間的N型MOS晶體管，其中，耦合在搜索信號(hào)線(xiàn)上的N型MOS 晶體管的柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)ΠΙ，耦合在互補(bǔ)搜索信號(hào)線(xiàn)上的N型MOS晶體管的 柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)D2。作為上述技術(shù)方案的又一種優(yōu)選，所述存儲(chǔ)單元為三值內(nèi)核單元的存儲(chǔ)單元，包 括兩組通過(guò)一對(duì)P型MOS晶體管級(jí)聯(lián)的交叉耦合的反相器，第一組交叉耦合的反相器的節(jié) 點(diǎn)Dl存儲(chǔ)第一位數(shù)據(jù)，節(jié)點(diǎn)m存儲(chǔ)該位數(shù)據(jù)的互補(bǔ)值；第二組交叉耦合的反相器的節(jié)點(diǎn)D2 存儲(chǔ)第二位數(shù)據(jù)，節(jié)點(diǎn)存儲(chǔ)該位數(shù)據(jù)的互補(bǔ)值；所述比較電路單元包括兩個(gè)串聯(lián)在搜 索信號(hào)線(xiàn)和互補(bǔ)搜索信號(hào)線(xiàn)之間的P型MOS晶體管，其中，耦合在搜索信號(hào)線(xiàn)上的P型MOS 晶體管的柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)D1，耦合在互補(bǔ)搜索信號(hào)線(xiàn)上的P型MOS晶體管的 柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)。作為上述技術(shù)方案的再一種優(yōu)選，所述存儲(chǔ)單元為二值 內(nèi)核單元的存儲(chǔ)單元，包括兩個(gè)交叉耦合的反相器，節(jié)點(diǎn)D存儲(chǔ)一位數(shù)據(jù)，節(jié)點(diǎn)5存儲(chǔ)該位 數(shù)據(jù)的互補(bǔ)值；所述比較電路單元包括串聯(lián)在搜索信號(hào)線(xiàn)和互補(bǔ)搜索信號(hào)線(xiàn)之間的兩個(gè) 串聯(lián)的N型MOS晶體管和兩個(gè)串聯(lián)的P型MOS晶體管，其中，耦合在搜索信號(hào)線(xiàn)上的N型 MOS晶體管的柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)D，耦合在互補(bǔ)搜索信號(hào)線(xiàn)上的N型MOS晶體管 的柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)D ；耦合在搜索信號(hào)線(xiàn)上的P型MOS晶體管的柵極耦合到 存儲(chǔ)單元中的節(jié)點(diǎn)D，耦合在互補(bǔ)搜索信號(hào)線(xiàn)上的P型MOS晶體管的柵極耦合到存儲(chǔ)單元中 的節(jié)點(diǎn)D。作為上述技術(shù)方案的還一種優(yōu)選，為了克服現(xiàn)有技術(shù)的內(nèi)容可尋址存儲(chǔ)器內(nèi)核單 元由于單一連接方式造成的匹配線(xiàn)放電速度較慢或功耗較大，以及混合連接方式造成的設(shè) 計(jì)復(fù)雜化的缺陷，所述若干內(nèi)核單元之間采用混連的方式；所述若干內(nèi)核單元構(gòu)成若干組 級(jí)聯(lián)的內(nèi)核單元組，所述內(nèi)核單元組之間采用并聯(lián)連接方式，所述每一內(nèi)核單元組的最后級(jí)聯(lián)的內(nèi)核單元的輸出匹配線(xiàn)輸入或與非邏輯或與邏輯，所述與非邏輯或與邏輯輸出形成 內(nèi)容可尋址存儲(chǔ)器的匹配結(jié)果。這種連接方式比較靈活，通過(guò)調(diào)整串聯(lián)的個(gè)數(shù)和并聯(lián)數(shù)，可 以權(quán)衡功耗和速度的矛盾。作為上述技術(shù)方案的還一種優(yōu)選，為了克服現(xiàn)有技術(shù)的內(nèi)容可尋址存儲(chǔ)器內(nèi)核單 元由于單一連接方式造成的匹配線(xiàn)放電速度較慢或功耗較大，以及混合連接方式造成的設(shè) 計(jì)復(fù)雜化的缺陷，所述若干內(nèi)核單元之間采用混連的方式；所述若干內(nèi)核單元構(gòu)成若干組 內(nèi)核單元組，其中第一組內(nèi)核單元組采用級(jí)聯(lián)連接方式，所述第一組內(nèi)核單元組的最后級(jí) 聯(lián)的內(nèi)核單元的輸出匹配線(xiàn)輸入到敏感放大器，所述敏感放大器的輸出耦合至剩余的其它 內(nèi)核單元組的每一內(nèi)核單元的N型MOS晶體管的源級(jí)/漏級(jí)，所述其它內(nèi)核單元組均分別 采用并聯(lián)連接方式，其中的每一其它內(nèi)核單元組的每一內(nèi)核單元的輸出匹配線(xiàn)輸入到與非 邏輯或與邏輯，所述每一其它內(nèi)核單元組的與非邏輯或與邏輯再輸出到一與非邏輯或與邏 輯，輸出形成內(nèi)容可尋址存儲(chǔ)器的匹配結(jié)果。從而當(dāng)?shù)谝唤M不命中時(shí)，后面的各組均無(wú)法充 電，可以進(jìn)一步降低功耗，適用于要求一定速度、對(duì)功耗敏感的應(yīng)用中。本發(fā)明的優(yōu)點(diǎn)在于，本發(fā)明提供的內(nèi)容可尋址存儲(chǔ)器的內(nèi)核單元的匹配線(xiàn)的充電和放電由搜索信號(hào)線(xiàn)和存儲(chǔ)數(shù)據(jù)決定，不需要單獨(dú)的匹配線(xiàn)預(yù)充電操作，因此，不需要額外 的控制電路控制內(nèi)容可尋址存儲(chǔ)器的充放電，一旦搜索信號(hào)線(xiàn)上的數(shù)據(jù)準(zhǔn)備完畢，內(nèi)容可 尋址存儲(chǔ)器的內(nèi)核單元的匹配結(jié)果便可以得到，從而簡(jiǎn)化了比較時(shí)序和設(shè)計(jì)復(fù)雜度，并且 在一定程度提高了內(nèi)容可尋址存儲(chǔ)器的最高工作頻率。進(jìn)一步，本發(fā)明提供的內(nèi)容可尋址 存儲(chǔ)器通過(guò)串聯(lián)和并聯(lián)的混合連接方式連接相同結(jié)構(gòu)的內(nèi)核單元，使得內(nèi)容可尋址存儲(chǔ)器 在訪(fǎng)問(wèn)速度和功耗方面具有優(yōu)勢(shì)，同時(shí)沒(méi)有增加設(shè)計(jì)復(fù)雜度，易于集成電路實(shí)現(xiàn)。


圖IA是現(xiàn)有技術(shù)的與非型內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元的電路原理圖；圖IB是現(xiàn)有技術(shù)的或非型內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元的電路原理圖；圖2是本發(fā)明第一實(shí)施例的內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元的電路原理圖；圖2A是本發(fā)明第一實(shí)施例的內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元級(jí)聯(lián)的電路原理圖；圖2B是本發(fā)明第一實(shí)施例的內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元并聯(lián)的電路原理圖；圖2C是本發(fā)明第一實(shí)施例的內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元混連的電路原理圖；圖2D是本發(fā)明第一實(shí)施例的內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元另一混連的電路原理 圖；圖3是本發(fā)明第二實(shí)施例的內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元的電路原理圖；圖4是本發(fā)明第三實(shí)施例的的內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元的電路原理圖；圖4A是本發(fā)明第三實(shí)施例的內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元級(jí)聯(lián)的電路原理圖；圖4B是本發(fā)明第三實(shí)施例的內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元并聯(lián)的電路原理圖；圖4C是本發(fā)明第三實(shí)施例的內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元混連的電路原理圖；圖4D是本發(fā)明第三實(shí)施例的內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元另一混連的電路原理 圖；圖5是本發(fā)明第四實(shí)施例的內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元的電路原理圖；圖6是本發(fā)明第五實(shí)施例的內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元的電路原理圖7是本發(fā)明第六實(shí)施例的內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元的電路原理圖；圖8是本發(fā)明第七實(shí)施例的內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元的電路原理圖；
圖9是本發(fā)明第八實(shí)施例的內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元的電路原理圖；圖10是本發(fā)明第九實(shí)施例的內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元的電路原理圖；圖11是本發(fā)明第十實(shí)施例的內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元的電路原理圖。
具體實(shí)施例方式以下結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明作進(jìn)一步詳細(xì)說(shuō)明。如圖2所示，在本發(fā)明的第一實(shí)施例中，內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元包括存儲(chǔ)有 一位數(shù)據(jù)的存儲(chǔ)單元111和比較電路單元212。其中，存儲(chǔ)單元111與圖IA所示的現(xiàn)有技 術(shù)的內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元的存儲(chǔ)單元111相同，包括兩個(gè)交叉耦合的反相器121和 122，節(jié)點(diǎn)D存儲(chǔ)一位數(shù)據(jù)，節(jié)點(diǎn)5存儲(chǔ)該位數(shù)據(jù)的互補(bǔ)值，晶體管131和132的柵極均耦合 到字線(xiàn)141 (WL)，晶體管131和132還分別耦合到位線(xiàn)(BL) 142和互補(bǔ)位線(xiàn)(SE ) 143。圖 2所示的比較電路單元212中的N型MOS晶體管233和N型MOS晶體管234串聯(lián)，并分別耦 合到搜索信號(hào)線(xiàn)(SL) 144和互補(bǔ)搜索信號(hào)線(xiàn)(SL ) 145和同時(shí)耦合到N型MOS晶體管235的 柵極，N型MOS晶體管235通過(guò)其它兩個(gè)端點(diǎn)(源級(jí)和漏級(jí))耦合在輸入匹配線(xiàn)(MLin) 246 和輸出匹配線(xiàn)(MLout) 247之間，N型MOS晶體管233和N型MOS晶體管234的柵極分別耦 合到節(jié)點(diǎn)D和5。比較電路單元還包括一 P型MOS晶體管236，該P(yáng)型MOS晶體管236的柵
極耦合到N型MOS晶體管235的柵極，并通過(guò)其它兩個(gè)端點(diǎn)(源級(jí)和漏級(jí))耦合在高電位 和輸出匹配線(xiàn)247之間。比較電路單元212用于比較搜索信號(hào)線(xiàn)144、互補(bǔ)搜索信號(hào)線(xiàn)145上的數(shù)據(jù)和節(jié) 點(diǎn)D、D的數(shù)據(jù)，并通過(guò)輸出匹配線(xiàn)(MLout) 147輸出匹配或者不匹配的比較結(jié)果。圖2中， 節(jié)點(diǎn)B2的邏輯表達(dá)式是B2=SL*D+§E*5，當(dāng)搜索信號(hào)線(xiàn)(SL) 144上的數(shù)據(jù)與存儲(chǔ)單元的存 儲(chǔ)數(shù)據(jù)D匹配并且都是邏輯值“1”時(shí)，N型MOS晶體管233導(dǎo)通，N型MOS晶體管234截 止，當(dāng)搜索信號(hào)線(xiàn)(SL) 145上的數(shù)據(jù)與存儲(chǔ)單元的存儲(chǔ)數(shù)據(jù)D匹配并且都是邏輯值“O”時(shí)， N型MOS晶體管233截止，N型MOS晶體管234導(dǎo)通，這兩種情況下，節(jié)點(diǎn)B2的邏輯值都是 “1”，N型MOS晶體管235導(dǎo)通，P型MOS晶體管236截止，因此輸出匹配線(xiàn)(MLout) 147上的 邏輯值與輸入匹配線(xiàn)(MLout) 147上的邏輯值相同。當(dāng)搜索信號(hào)線(xiàn)(SL) 144上的數(shù)據(jù)與存 儲(chǔ)單元的存儲(chǔ)數(shù)據(jù)D不匹配，即搜索信號(hào)線(xiàn)144和存儲(chǔ)數(shù)據(jù)D的邏輯值分別是“1”和“O” 或“O”和“1”，N型MOS晶體管233和234均截止，節(jié)點(diǎn)B2的邏輯值是“0”，因此，N型MOS 晶體管235截止，P型MOS晶體管236導(dǎo)通，高電位通過(guò)P型MOS晶體管236對(duì)輸出匹配線(xiàn) (MLout) 147充電。與圖IA所示的現(xiàn)有技術(shù)的內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元相比，本發(fā)明第 一實(shí)施例的比較電路中由于增加了 P型MOS晶體管236，使得當(dāng)搜索數(shù)據(jù)線(xiàn)144的數(shù)據(jù)與 存儲(chǔ)單元的存儲(chǔ)數(shù)據(jù)不匹配時(shí)即對(duì)輸出匹配線(xiàn)(MLout) 147充電，從而使得內(nèi)容可尋址存 儲(chǔ)器內(nèi)核單元在每一次進(jìn)行數(shù)據(jù)匹配比較前不需要單獨(dú)的匹配線(xiàn)預(yù)充電操作，輸出匹配線(xiàn) 147的充電與否完全由匹配比較的結(jié)果決定。此外，需要說(shuō)明的是，當(dāng)晶體管233和晶體管 234是N型MOS(金屬氧化半導(dǎo)體場(chǎng)效應(yīng)管)晶體管，所以，實(shí)際上節(jié)點(diǎn)B2的最高電位只能 達(dá)到高電位_Vth，Vth是N型MOS晶體管的閾值電壓，并且高電位> Vth，也即節(jié)點(diǎn)B2的 邏輯高電平實(shí)際為弱“1”。因此，當(dāng)搜索信號(hào)線(xiàn)(SL) 144上的數(shù)據(jù)與存儲(chǔ)單元的存儲(chǔ)數(shù)據(jù)D匹配時(shí)增加N型MOS晶體管235的導(dǎo)通電阻，降低了匹配線(xiàn)的放電速度，但是節(jié)點(diǎn)B2的邏輯低電平可以達(dá)到強(qiáng)“0”，使得N型MOS晶體管235在截至狀態(tài)時(shí)的漏電流小，功耗相應(yīng)較 低。本實(shí)施例中的高電位例如是電源電壓。圖2所示的內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元可以級(jí)聯(lián)的連接方式構(gòu)成內(nèi)容可尋址存 儲(chǔ)器。圖2A是圖2所示本發(fā)明第一實(shí)施例的內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元的級(jí)聯(lián)連接的電路 原理圖。如圖2A所示，級(jí)聯(lián)連接的第一個(gè)內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元的輸入匹配線(xiàn)MLlin 接低電位，例如地，輸出匹配線(xiàn)MLlout連接第二個(gè)內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元的輸入匹配 線(xiàn)ML2in，第二個(gè)內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元的輸出匹配線(xiàn)ML2out連接第三個(gè)內(nèi)容可尋址 存儲(chǔ)器內(nèi)核單元的輸入匹配線(xiàn)ML3in，依次順次級(jí)聯(lián)連接，最后一個(gè)內(nèi)容可尋址存儲(chǔ)器內(nèi)核 單元的輸出匹配線(xiàn)MLnout作為敏感放大器237的輸入，敏感放大器237的輸出就是內(nèi)容可 尋址存儲(chǔ)器的匹配線(xiàn)。圖2B所示的內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元可以并聯(lián)的連接方式構(gòu)成內(nèi)容可尋址存 儲(chǔ)器。圖2B是圖2所示本發(fā)明第一實(shí)施例的內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元的并聯(lián)連接的 電路原理圖。如圖2B所示，并聯(lián)連接的每一個(gè)內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元的輸入匹配線(xiàn) MLlin……MLnin接低電位，例如地，輸出匹配線(xiàn)MLlout……MLnout作為邏輯們238的輸入， 邏輯門(mén)238的輸出就是內(nèi)容可尋址存儲(chǔ)器的匹配線(xiàn)，其中邏輯門(mén)是或門(mén)或者或非門(mén)。圖2B 所示的并聯(lián)連接方式與圖2A所示的級(jí)聯(lián)連接方式相比，前者的功耗較大，但是存儲(chǔ)訪(fǎng)問(wèn)速 度更快。本發(fā)明中的與型內(nèi)核單元不但具備了級(jí)聯(lián)的特性，而且也具有邏輯并聯(lián)的特性， 所以，可以使用與型內(nèi)核單元來(lái)設(shè)計(jì)混合型的內(nèi)容可尋址存儲(chǔ)器。下面給出兩個(gè)例子。圖2C是本發(fā)明第一實(shí)施例的圖2所示的內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元的混合連接 的電路原理圖。圖2C是圖2所示本發(fā)明第一實(shí)施例的內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元的混連 的電路原理圖。如圖2C所示，以16比特長(zhǎng)度的存儲(chǔ)內(nèi)容為例給出了應(yīng)用與型內(nèi)核單元設(shè) 計(jì)的結(jié)構(gòu)簡(jiǎn)圖，其中，16比特被分為4組，每組由4個(gè)內(nèi)核單元級(jí)聯(lián)構(gòu)成4比特的內(nèi)核單元 組，而4組內(nèi)核單元組之間采用并聯(lián)的形式結(jié)構(gòu)，每一內(nèi)核單元組的最后匹配線(xiàn)通過(guò)一個(gè) 四輸入的或非門(mén)239實(shí)現(xiàn)(或門(mén)也可以)。而當(dāng)存儲(chǔ)內(nèi)容擴(kuò)展為128比特的時(shí)候，內(nèi)容可尋 址存儲(chǔ)器可以通過(guò)8個(gè)16比特的結(jié)構(gòu)構(gòu)成，而產(chǎn)生的額外延時(shí)也僅僅是增加了 2級(jí)門(mén)的延 時(shí)，這種連接方式比較靈活，通過(guò)調(diào)整串聯(lián)的個(gè)數(shù)和并聯(lián)數(shù)，可以權(quán)衡功耗和速度的矛盾。圖2D是本發(fā)明另一實(shí)施例的圖2所示的內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元的混合連接 的電路原理圖。圖2D是圖2所示本發(fā)明第一實(shí)施例的內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元的另一 種混連的電路原理圖。如圖2D所示，16比特仍然以每四比特為一組分四組，其中，第一組內(nèi) 核單元組采用級(jí)聯(lián)的形式結(jié)構(gòu)，并通過(guò)敏感放大器輸出至剩余三組的高電平端，剩余的其 它三組的內(nèi)核單元組均采用并聯(lián)的形式結(jié)構(gòu)，三組的輸出匹配線(xiàn)MLlout……ML4out作為或 門(mén)或者或非門(mén)250、251、252的輸入，三個(gè)邏輯門(mén)的輸出通過(guò)或非門(mén)或或門(mén)253實(shí)現(xiàn)。從而 當(dāng)?shù)谝唤M不命中時(shí)，后面的各組均無(wú)法充電，可以進(jìn)一步降低功耗，適用于要求一定速度、 對(duì)功耗敏感的應(yīng)用中。當(dāng)內(nèi)容可尋址存儲(chǔ)器的數(shù)據(jù)具有某些特定統(tǒng)計(jì)規(guī)律時(shí)，可以極大的 降低功耗。如存儲(chǔ)數(shù)據(jù)中0000開(kāi)頭的數(shù)據(jù)占大部分，那么比較時(shí)，非0000開(kāi)頭搜索數(shù)據(jù)與 存儲(chǔ)數(shù)據(jù)相比較，得出不匹配的結(jié)果，Ml為低電平，匹配就終止了，后續(xù)的電路中不再有功 耗的損失。
圖3是本發(fā)明第二實(shí)施例的內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元的電路原理圖。如圖3所示，在本發(fā)明的第二實(shí)施例中內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元包括存儲(chǔ)有一位數(shù)據(jù)的存儲(chǔ)單元 111和比較電路單元312。其中，存儲(chǔ)單元111與圖IA所示的現(xiàn)有技術(shù)的內(nèi)容可尋址存儲(chǔ) 器內(nèi)核單元的存儲(chǔ)單元111相同，包括兩個(gè)交叉耦合的反相器121和122，節(jié)點(diǎn)D存儲(chǔ)一 位數(shù)據(jù)，節(jié)點(diǎn)5存儲(chǔ)該位數(shù)據(jù)的互補(bǔ)值，晶體管131和132的柵極均耦合到字線(xiàn)141 (WL)，晶 體管131和132還分別耦合到位線(xiàn)(BL) 142和互補(bǔ)位線(xiàn)(gE ) 143。圖3所示的比較電路 單元312中的P型MOS晶體管333和P型MOS晶體管334串聯(lián)，并分別耦合到互補(bǔ)搜索信 號(hào)線(xiàn)(SL ) 145和搜索信號(hào)線(xiàn)(SL) 144和同時(shí)耦合到N型MOS晶體管335的柵極，N型MOS 晶體管335通過(guò)其它兩個(gè)端點(diǎn)(源級(jí)和漏級(jí))耦合在輸入匹配線(xiàn)(MLin) 346和輸出匹配線(xiàn) (MLout) 347之間，P型MOS晶體管333和P型MOS晶體管334的柵極分別耦合到節(jié)點(diǎn)D和 D。比較電路單元還包括一 N型MOS晶體管336，該N型MOS晶體管336的柵極耦合到N型
MOS晶體管335的柵極，并通過(guò)其它兩個(gè)端點(diǎn)(源級(jí)和漏級(jí))耦合在高電位和輸出匹配線(xiàn) 347之間。此外，需要說(shuō)明的是，晶體管333和晶體管334是P型MOS (金屬氧化半導(dǎo)體場(chǎng)效 應(yīng)管)晶體管，所以，實(shí)際上節(jié)點(diǎn)Β3邏輯高電平是強(qiáng)“1”，邏輯低電平是弱“0”，因此，當(dāng)搜 索信號(hào)線(xiàn)(SL) 144上的數(shù)據(jù)與存儲(chǔ)單元的存儲(chǔ)數(shù)據(jù)D匹配時(shí)節(jié)點(diǎn)Β3的邏輯高電平值強(qiáng) “1”使晶體管335導(dǎo)通，與圖2的第一實(shí)施例相比，匹配線(xiàn)的放電速度快，但是當(dāng)搜索信號(hào) 線(xiàn)(SL) 144上的數(shù)據(jù)與存儲(chǔ)單元的存儲(chǔ)數(shù)據(jù)D不匹配時(shí)節(jié)點(diǎn)Β3的邏輯低電平值弱“O”使 晶體管335在截至狀態(tài)時(shí)有一定的漏電流，從而增加了功耗。圖3所示的第二實(shí)施例的內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元也可以級(jí)聯(lián)、并聯(lián)或混連的 連接方式構(gòu)成內(nèi)容可尋址存儲(chǔ)器，其級(jí)聯(lián)連接結(jié)構(gòu)、并聯(lián)連接結(jié)構(gòu)或混合連接結(jié)構(gòu)分別與 圖2A、2B、2C和2D所示的第一實(shí)施例的內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元的連接結(jié)構(gòu)類(lèi)似，所不 同的只是將圖中的第一實(shí)施例的內(nèi)核單元替換為第二實(shí)施例的內(nèi)核單元。相對(duì)于級(jí)聯(lián)連接 的與非型內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元，級(jí)聯(lián)的與型內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元簡(jiǎn)化了比較 步驟，降低了匹配情況下的放電延時(shí)，提高了內(nèi)容可尋址存儲(chǔ)器的最高頻率。并聯(lián)后功耗較 級(jí)聯(lián)結(jié)構(gòu)大，速度較級(jí)聯(lián)結(jié)構(gòu)快。圖4是本發(fā)明第三實(shí)施例的內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元的電路原理圖。如圖4所 示，在本發(fā)明的第三實(shí)施例中如圖4所示，在本發(fā)明的第三實(shí)施例中內(nèi)容可尋址存儲(chǔ)器內(nèi) 核單元包括存儲(chǔ)有一位數(shù)據(jù)的存儲(chǔ)單元111和比較電路單元412。其中，存儲(chǔ)單元111與 圖IA所示的現(xiàn)有技術(shù)的內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元的存儲(chǔ)單元111相同，包括兩個(gè)交叉 耦合的反相器121和122，節(jié)點(diǎn)D存儲(chǔ)一位數(shù)據(jù)，節(jié)點(diǎn)5存儲(chǔ)該位數(shù)據(jù)的互補(bǔ)值，晶體管131 和132的柵極均耦合到字線(xiàn)141 (WL)，晶體管131和132還分別耦合到位線(xiàn)(BL) 142和互補(bǔ) 位線(xiàn)(BE ) 143。圖4所示的比較電路單元412中的N型MOS晶體管433和N型MOS晶體 管434串聯(lián)，并分別耦合到互補(bǔ)搜索信號(hào)線(xiàn)(SL ) 145和搜索信號(hào)線(xiàn)(SL) 144和同時(shí)耦合到 N型MOS晶體管435的柵極，N型MOS晶體管435通過(guò)其它兩個(gè)端點(diǎn)(源級(jí)和漏級(jí))耦合在 輸入匹配線(xiàn)(MLin) 446和輸出匹配線(xiàn)(MLout) 447之間，N型MOS晶體管433和N型MOS晶 體管434的柵極分別耦合到節(jié)點(diǎn)D和D。比較電路單元還包括一 N型MOS晶體管436，該N 型MOS晶體管436的柵極耦合到P型MOS晶體管435的柵極，并通過(guò)其它兩個(gè)端點(diǎn)(源級(jí) 和漏級(jí))耦合在低電位和輸出匹配線(xiàn)447之間。
圖4所示的第三實(shí)施例的內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元也可以級(jí)聯(lián)、并聯(lián)或混連的 連接方式構(gòu)成內(nèi)容可尋址存儲(chǔ)器，如圖4A、4B、4C和4D所示，其級(jí)聯(lián)連接結(jié)構(gòu)、并聯(lián)連接結(jié) 構(gòu)或混合連接結(jié)構(gòu)分別與圖2A、2B、2C和2D所示的第一實(shí)施例的內(nèi)容可尋址存儲(chǔ)器內(nèi)核單 元的連接結(jié)構(gòu)類(lèi)似，在此不在贅述。圖5是本發(fā)明第四實(shí)施例的內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元的電路原理圖。如圖5所 示，在本發(fā)明的第四實(shí)施例中如圖5所示，在本發(fā)明的第四實(shí)施例中內(nèi)容可尋址存儲(chǔ)器內(nèi) 核單元包括存儲(chǔ)有一位數(shù)據(jù)的存儲(chǔ)單元111和比較電路單元512。其中，存儲(chǔ)單元111與 圖IA所示的現(xiàn)有技術(shù)的內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元的存儲(chǔ)單元111相同，包括兩個(gè)交叉 耦合的反相器121和122，節(jié)點(diǎn)D存儲(chǔ)一位數(shù)據(jù)，節(jié)點(diǎn)5存儲(chǔ)該位數(shù)據(jù)的互補(bǔ)值，晶體管131 和132的柵極均耦合到字線(xiàn)141 (WL)，晶體管131和132還分別耦合到位線(xiàn)(BL) 142和互補(bǔ) 位線(xiàn)(BI ) 143。圖5所示的比較電路單元512中的P型MOS晶體管533和P型MOS晶體 管534串聯(lián)，并分別耦合到搜索信號(hào)線(xiàn)(SL) 144和互補(bǔ)搜索信號(hào)線(xiàn)(SL ) 145和同時(shí)耦合到 P型MOS晶體管535的柵極，P型MOS晶體管535通過(guò)其它兩個(gè)端點(diǎn)(源級(jí)和漏級(jí))耦合在 輸入匹配線(xiàn)(MLin) 546和輸出匹配線(xiàn)(MLout) 547之間，P型MOS晶體管533和P型MOS晶 體管534的柵極分別耦合到節(jié)點(diǎn)D和D。比較電路單元還包括一 N型MOS晶體管536，該N 型MOS晶體管536的柵極耦合到P型MOS晶體管535的柵極，并通過(guò)其它兩個(gè)端點(diǎn)(源級(jí) 和漏級(jí))耦合在低電位和輸出匹配線(xiàn)547之間。圖5所示的第四實(shí)施例的內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元也可以級(jí)聯(lián)、并聯(lián)或混連的 連接方式構(gòu)成內(nèi)容可尋址存儲(chǔ)器，其級(jí)聯(lián)連接結(jié)構(gòu)、并聯(lián)連接結(jié)構(gòu)或混合連接結(jié)構(gòu)分別與 圖4A、4B、4C和4D所示的第一實(shí)施例的內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元的連接結(jié)構(gòu)類(lèi)似，所不 同的只是將圖中的第一實(shí)施例的內(nèi)核單元替換為第四實(shí)施例的內(nèi)核單元，在此不在贅述。圖4和圖5中，邏輯的級(jí)聯(lián)同圖2和3所示的相反，該結(jié)構(gòu)將被動(dòng)的放電過(guò)程改為 主動(dòng)的充電過(guò)程。圖3中的電路可采用與圖2類(lèi)似的連接方式，替換內(nèi)容可尋址存儲(chǔ)器內(nèi)核 單元。圖5中的電路可采用與圖4類(lèi)似的連接方式，替換內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元。另 夕卜，上述的圖2、3、4和5中的B2、B3、B4和B5，及其電路的效果列表如下表1 將圖3、圖7、圖8和圖9的電路進(jìn)一步合并組合成兩個(gè)互補(bǔ)的電路，如圖6和圖7 所示。圖6和圖7的電路中的B點(diǎn)采用了互補(bǔ)結(jié)構(gòu)，分別通過(guò)N型MOS晶體管和P型MOS 晶體管連接搜索線(xiàn)和存儲(chǔ)值，電平可達(dá)到強(qiáng)“ 1 ”和強(qiáng)“0”，匹配時(shí)可以充分打開(kāi)匹配線(xiàn)上的 MOS晶體管，在不匹配時(shí)可以完全關(guān)閉匹配線(xiàn)上的MOS晶體管。同時(shí)，由于圖6和圖7中的 電路采用了圖3的技術(shù)，比較過(guò)程只有一步，省略了預(yù)充電過(guò)程。
如圖6所示，在本發(fā)明的第五實(shí)施例中，內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元包括存儲(chǔ)有 一位數(shù)據(jù)的存儲(chǔ)單元111和比較電路單元612。其中，比較電路單元612中包括串聯(lián)在搜 索信號(hào)線(xiàn)(SL)和互補(bǔ)搜索信號(hào)線(xiàn)(疋)之間的兩個(gè)串聯(lián)的N型MOS晶體管637和638和兩 個(gè)串聯(lián)的P型MOS晶體管633和634，其中，耦合在搜索信號(hào)線(xiàn)(SL) 144上的N型MOS晶體 管637的柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)D，耦合在互補(bǔ)搜索信號(hào)線(xiàn)() 145上的N型MOS 晶體管638的柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)5 ；耦合在搜索信號(hào)線(xiàn)(SL) 144上的P型MOS晶 體管633的柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)D，耦合在互補(bǔ)搜索信號(hào)線(xiàn)(還)145上的P型MOS 晶體管634的柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)D。P型MOS晶體管633和P型MOS晶體管634串聯(lián)，N型MOS晶體管637和N型MOS 晶體管638串聯(lián)，均同時(shí)耦合到N型MOS晶體管635的柵極，N型MOS晶體管635通過(guò)其它 兩個(gè)端點(diǎn)(源級(jí)和漏級(jí))耦合在輸入匹配線(xiàn)(MLin) 646和輸出匹配線(xiàn)(MLout) 647之間。比 較電路單元612還包括一 P型MOS晶體管636，該P(yáng)型MOS晶體管636的柵極耦合到N型 MOS晶體管635的柵極，并通過(guò)其它兩個(gè)端點(diǎn)(源級(jí)和漏級(jí))耦合在高電位和輸出匹配線(xiàn) 647之間。如圖7所示，在本發(fā)明的第六實(shí)施例中，內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元包括存儲(chǔ)有 一位數(shù)據(jù)的存儲(chǔ)單元111和比較電路單元712。其中，比較電路單元712中包括串聯(lián)在搜 索信號(hào)線(xiàn)(SL)和互補(bǔ)搜索信號(hào)線(xiàn)(SE)之間的兩個(gè)串聯(lián)的N型MOS晶體管737和738和兩 個(gè)串聯(lián)的P型MOS晶體管733和734，其中，耦合在搜索信號(hào)線(xiàn)(SL) 144上的N型MOS晶體 管737的柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)D，耦合在互補(bǔ)搜索信號(hào)線(xiàn)() 145上的N型MOS 晶體管738的柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)D ；耦合在搜索信號(hào)線(xiàn)(SL) 144上的P型MOS晶 體管733的柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)D，耦合在互補(bǔ)搜索信號(hào)線(xiàn)(SE ) 145上的P型MOS 晶體管734的柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)D。P型MOS晶體管733和P型MOS晶體管734串聯(lián)，N型MOS晶體管737和N型MOS 晶體管738串聯(lián)，均同時(shí)耦合到P型MOS晶體管735的柵極，P型MOS晶體管735通過(guò)其它 兩個(gè)端點(diǎn)(源級(jí)和漏級(jí))耦合在輸入匹配線(xiàn)(MLin) 746和輸出匹配線(xiàn)(MLout) 747之間。比 較電路單元712還包括一 N型MOS晶體管736，該N型MOS晶體管736的柵極耦合到P型 MOS晶體管735的柵極，并通過(guò)其它兩個(gè)端點(diǎn)(源級(jí)和漏級(jí))耦合在低電位和輸出匹配線(xiàn) 747之間。下面4個(gè)實(shí)施例是將本發(fā)明與型內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元擴(kuò)展成三值內(nèi)核單 元，如圖8 11所示，圖中忽略了位線(xiàn)和字線(xiàn)。三進(jìn)制編碼編碼表如表2所示。表 2 三值內(nèi)核單元中存儲(chǔ)的數(shù)據(jù)有三個(gè)“0”、“1”和“X”。當(dāng)存儲(chǔ)的數(shù)據(jù)為“0”時(shí)，三值內(nèi)核單元的匹配結(jié)果與二值內(nèi)核單元一致。也即，匹 配時(shí)，若搜索信號(hào)線(xiàn)SL、互補(bǔ)搜索信號(hào)線(xiàn)的數(shù)據(jù)為“0”和“ 1 ”，則內(nèi)核單元表示匹配；若 搜索信號(hào)線(xiàn)SL、互補(bǔ)搜索信號(hào)線(xiàn)瓦的數(shù)據(jù)為“ 1”和“0”，則內(nèi)核單元表示不匹配。當(dāng)存儲(chǔ)的數(shù)據(jù)為“1”時(shí)，三值內(nèi)核單元的匹配結(jié)果與二值內(nèi)核單元一致。也即，匹 配時(shí)，若搜索信號(hào)線(xiàn)SL、互補(bǔ)搜索信號(hào)線(xiàn)SE的數(shù)據(jù)為“ 1，，和“0”，則內(nèi)核單元表示匹配；若 搜索信號(hào)線(xiàn)SL、互補(bǔ)搜索信號(hào)線(xiàn)SE的數(shù)據(jù)為“0”和“ 1”，則內(nèi)核單元表示不匹配。當(dāng)存儲(chǔ)的數(shù)據(jù)為“X”時(shí)，表示匹配時(shí)對(duì)該內(nèi)核單元存儲(chǔ)的數(shù)據(jù)不關(guān)心，也即無(wú)論搜 索信號(hào)線(xiàn)上的數(shù)據(jù)，該內(nèi)核單元處于匹配狀態(tài)。當(dāng)Dl和D2為“0”和“1”時(shí)，表示內(nèi)核單元 中存儲(chǔ)的數(shù)據(jù)為“X”，此時(shí)，無(wú)論搜索信號(hào)線(xiàn)SL和互補(bǔ)搜索信號(hào)線(xiàn)的數(shù)據(jù)為“0”和“ 1，， 或者“ 1，，和“0”，該內(nèi)核單元均表示匹配。如圖8所示，所述存儲(chǔ)單元為三值內(nèi)核單元的存儲(chǔ)單元，包括兩組通過(guò)一對(duì)N型 MOS晶體管級(jí)聯(lián)的交叉耦合的反相器，第一組交叉耦合的反相器821和822的節(jié)點(diǎn)Dl存儲(chǔ) 第一位數(shù)據(jù)，節(jié)點(diǎn)m存儲(chǔ)該位數(shù)據(jù)的互補(bǔ)值；第二組交叉耦合的反相器823和824的節(jié)點(diǎn) D2存儲(chǔ)第二位數(shù)據(jù)，節(jié)點(diǎn)存儲(chǔ)該位數(shù)據(jù)的互補(bǔ)值；所述比較電路單元中包括兩個(gè)串聯(lián) 在搜索信號(hào)線(xiàn)144和互補(bǔ)搜索信號(hào)線(xiàn)145之間的N型MOS晶體管837和838，其中，耦合在 搜索信號(hào)線(xiàn)144上的N型MOS晶體管837的柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)D1，耦合在互補(bǔ) 搜索信號(hào)線(xiàn)145上的N型MOS晶體管838的柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)。圖8中的三 值內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元電路可采用與圖2類(lèi)似的連接方式，替換內(nèi)容可尋址存儲(chǔ)器 內(nèi)核單元。如圖9所示，所述存儲(chǔ)單元為三值內(nèi)核單元的存儲(chǔ)單元，包括兩組通過(guò)一對(duì)P型 MOS晶體管級(jí)聯(lián)的交叉耦合的反相器，第一組交叉耦合的反相器921和922的節(jié)點(diǎn)Dl存儲(chǔ) 第一位數(shù)據(jù)，節(jié)點(diǎn) 存儲(chǔ)該位數(shù)據(jù)的互補(bǔ)值；第二組交叉耦合的反相器923和924的節(jié)點(diǎn) D2存儲(chǔ)第二位數(shù)據(jù)，節(jié)點(diǎn)存儲(chǔ)該位數(shù)據(jù)的互補(bǔ)值；所述比較電路單元中包括兩個(gè)串聯(lián) 在搜索信號(hào)線(xiàn)144和互補(bǔ)搜索信號(hào)線(xiàn)145之間的P型MOS晶體管937和938，其中，耦合在 搜索信號(hào)線(xiàn)144上的P型MOS晶體管937的柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)m，耦合在互補(bǔ) 搜索信號(hào)線(xiàn)145上的P型MOS晶體管938的柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)D2。圖9中的三 值內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元電路可采用與圖4類(lèi)似的連接方式，替換內(nèi)容可尋址存儲(chǔ)器 內(nèi)核單元。如圖10所示，所述存儲(chǔ)單元為三值內(nèi)核單元的存儲(chǔ)單元，包括兩組通過(guò)一對(duì)N型MOS晶體管級(jí)聯(lián)的交叉耦合的反相器，第一組交叉耦合的反相器1021和1022的節(jié)點(diǎn)Dl存 儲(chǔ)第一位數(shù)據(jù)，節(jié)點(diǎn)m存儲(chǔ)該位數(shù)據(jù)的互補(bǔ)值；第二組交叉耦合的反相器1023和1024的 節(jié)點(diǎn)D2存儲(chǔ)第二位數(shù)據(jù)，節(jié)點(diǎn)頁(yè)存儲(chǔ)該位數(shù)據(jù)的互補(bǔ)值；所述比較電路單元中包括兩個(gè) 串聯(lián)在搜索信號(hào)線(xiàn)144和互補(bǔ)搜索信號(hào)線(xiàn)145之間的N型MOS晶體管1037和1038，其中， 耦合在搜索信號(hào)線(xiàn)144上的N型MOS晶體管1037的柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)Π!,耦合 在互補(bǔ)搜索信號(hào)線(xiàn)145上的N型MOS晶體管1038的柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)D2。圖 10中的三值內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元電路可采用與圖2類(lèi)似的連接方式，替換內(nèi)容可尋 址存儲(chǔ)器內(nèi)核單元。 如圖11所示，所述存儲(chǔ)單元為三值內(nèi)核單元的存儲(chǔ)單元，包括兩組通過(guò)一對(duì)P型 MOS晶體管級(jí)聯(lián)的交叉耦合的反相器，第一組交叉耦合的反相器1121和1122的節(jié)點(diǎn)Dl存 儲(chǔ)第一位數(shù)據(jù)，節(jié)點(diǎn) 存儲(chǔ)該位數(shù)據(jù)的互補(bǔ)值；第二組交叉耦合的反相器1123和1124的 節(jié)點(diǎn)D2存儲(chǔ)第二位數(shù)據(jù)，節(jié)點(diǎn)存儲(chǔ)該位數(shù)據(jù)的互補(bǔ)值；所述比較電路單元中包括兩個(gè) 串聯(lián)在搜索信號(hào)線(xiàn)144和互補(bǔ)搜索信號(hào)線(xiàn)145之間的P型MOS晶體管1137和1138，其中， 耦合在搜索信號(hào)線(xiàn)144上的P型MOS晶體管1137的柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)Dl，耦合 在互補(bǔ)搜索信號(hào)線(xiàn)145上的P型MOS晶體管1138的柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)。圖 11中的三值內(nèi)容可尋址存儲(chǔ)器內(nèi)核單元電路可采用與圖4類(lèi)似的連接方式，替換內(nèi)容可尋 址存儲(chǔ)器內(nèi)核單元。同理，圖6和圖7的電路也可以擴(kuò)展成相應(yīng)的三值的電路，不再贅述。最后所應(yīng)說(shuō)明的是，以上實(shí)施例僅用以說(shuō)明本發(fā)明的技術(shù)方案而非限制。盡管參 照實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)說(shuō)明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，對(duì)本發(fā)明的技術(shù)方 案進(jìn)行修改或者等同替換，都不脫離本發(fā)明技術(shù)方案的精神和范圍，其均應(yīng)涵蓋在本發(fā)明 的權(quán)利要求范圍當(dāng)中。
權(quán)利要求
一種內(nèi)容可尋址存儲(chǔ)器，該內(nèi)容可尋址存儲(chǔ)器包括若干內(nèi)核單元；所述內(nèi)核單元包括存儲(chǔ)單元和比較電路單元；所述比較電路單元包括一N型MOS晶體管，該N型MOS晶體管串聯(lián)在輸入匹配線(xiàn)和輸出匹配線(xiàn)之間，其特征在于，所述比較電路單元還包括一P型MOS晶體管，該P(yáng)型MOS晶體管的柵極耦合N型MOS晶體管的柵極，該P(yáng)型MOS晶體管的源極耦合高電平端/該內(nèi)核單元的輸出匹配線(xiàn)，對(duì)應(yīng)地，該P(yáng)型MOS晶體管的漏極耦合該內(nèi)核單元的輸出匹配線(xiàn)/高電平端。
2.根據(jù)權(quán)利要求1所述內(nèi)容可尋址存儲(chǔ)器，其特征在于，所述存儲(chǔ)單元為二值內(nèi)核單 元的存儲(chǔ)單元，包括兩個(gè)交叉耦合的反相器，節(jié)點(diǎn)D存儲(chǔ)一位數(shù)據(jù)，節(jié)點(diǎn)5存儲(chǔ)該位數(shù)據(jù) 的互補(bǔ)值；所述比較電路單元包括兩個(gè)串聯(lián)在搜索信號(hào)線(xiàn)和互補(bǔ)搜索信號(hào)線(xiàn)之間的N型M0S晶 體管，其中，耦合在搜索信號(hào)線(xiàn)上的N型M0S晶體管的柵極耦合到存儲(chǔ)單元的節(jié)點(diǎn)D，耦合在 互補(bǔ)搜索信號(hào)線(xiàn)上的N型M0S晶體管的柵極耦合到存儲(chǔ)單元的節(jié)點(diǎn)5。
3.根據(jù)權(quán)利要求1所述內(nèi)容可尋址存儲(chǔ)器，其特征在于，所述存儲(chǔ)單元為二值內(nèi)核單 元的存儲(chǔ)單元，包括兩個(gè)交叉耦合的反相器，節(jié)點(diǎn)D存儲(chǔ)一位數(shù)據(jù)，節(jié)點(diǎn)5存儲(chǔ)該位數(shù)據(jù) 的互補(bǔ)值；所述比較電路單元包括兩個(gè)串聯(lián)在搜索信號(hào)線(xiàn)和互補(bǔ)搜索信號(hào)線(xiàn)之間的P型M0S晶 體管，其中，耦合在搜索信號(hào)線(xiàn)上的P型M0S晶體管的柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)D，耦 合在互補(bǔ)搜索信號(hào)線(xiàn)上的P型M0S晶體管的柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)D。
4.根據(jù)權(quán)利要求1所述內(nèi)容可尋址存儲(chǔ)器，其特征在于，所述存儲(chǔ)單元為三值內(nèi)核單 元的存儲(chǔ)單元，包括兩組通過(guò)一對(duì)N型M0S晶體管級(jí)聯(lián)的交叉耦合的反相器，第一組交叉 耦合的反相器的節(jié)點(diǎn)di存儲(chǔ)第一位數(shù)據(jù)，節(jié)點(diǎn)m存儲(chǔ)該位數(shù)據(jù)的互補(bǔ)值；第二組交叉耦合 的反相器的節(jié)點(diǎn)D2存儲(chǔ)第二位數(shù)據(jù)，節(jié)點(diǎn)存儲(chǔ)該位數(shù)據(jù)的互補(bǔ)值；所述比較電路單元包括兩個(gè)串聯(lián)在搜索信號(hào)線(xiàn)和互補(bǔ)搜索信號(hào)線(xiàn)之間的N型M0S晶 體管，其中，耦合在搜索信號(hào)線(xiàn)上的N型M0S晶體管的柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)D1，耦 合在互補(bǔ)搜索信號(hào)線(xiàn)上的N型M0S晶體管的柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)面。
5.根據(jù)權(quán)利要求1所述內(nèi)容可尋址存儲(chǔ)器，其特征在于，所述存儲(chǔ)單元為三值內(nèi)核單 元的存儲(chǔ)單元，包括兩組通過(guò)一對(duì)P型M0S晶體管級(jí)聯(lián)的交叉耦合的反相器，第一組交叉 耦合的反相器的節(jié)點(diǎn)di存儲(chǔ)第一位數(shù)據(jù)，節(jié)點(diǎn)m存儲(chǔ)該位數(shù)據(jù)的互補(bǔ)值；第二組交叉耦合 的反相器的節(jié)點(diǎn)D2存儲(chǔ)第二位數(shù)據(jù)，節(jié)點(diǎn)存儲(chǔ)該位數(shù)據(jù)的互補(bǔ)值；所述比較電路單元中包括兩個(gè)串聯(lián)在搜索信號(hào)線(xiàn)和互補(bǔ)搜索信號(hào)線(xiàn)之間的P型M0S 晶體管，其中，耦合在搜索信號(hào)線(xiàn)上的p型mos晶體管的柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)m， 耦合在互補(bǔ)搜索信號(hào)線(xiàn)上的P型M0S晶體管的柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)D2。
6.根據(jù)權(quán)利要求1所述內(nèi)容可尋址存儲(chǔ)器，其特征在于，所述存儲(chǔ)單元為二值內(nèi)核單元的存儲(chǔ)單元，包括兩個(gè)交叉耦合的反相器，節(jié)點(diǎn)D存儲(chǔ) 一位數(shù)據(jù)，節(jié)點(diǎn)D存儲(chǔ)該位數(shù)據(jù)的互補(bǔ)值；所述比較電路單元包括串聯(lián)在搜索信號(hào)線(xiàn)和互補(bǔ)搜索信號(hào)線(xiàn)之間的兩個(gè)串聯(lián)的N型 M0S晶體管和兩個(gè)串聯(lián)的P型M0S晶體管，其中，耦合在搜索信號(hào)線(xiàn)上的N型M0S晶體管的柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)D，耦合在互補(bǔ)搜索信號(hào)線(xiàn)上的N型M0S晶體管的柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)5 ；耦合在搜索信 號(hào)線(xiàn)上的P型M0S晶體管的柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)D，耦合在互補(bǔ)搜索信號(hào)線(xiàn)上的 P型M0S晶體管的柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)D。
7.根據(jù)權(quán)利要求1所述內(nèi)容可尋址存儲(chǔ)器，其特征在于，所述若干內(nèi)核單元之間采用 混連的方式；所述若干內(nèi)核單元構(gòu)成若干組級(jí)聯(lián)的內(nèi)核單元組，所述內(nèi)核單元組之間采用并聯(lián)連 接方式，所述每一內(nèi)核單元組的最后級(jí)聯(lián)的內(nèi)核單元的輸出匹配線(xiàn)輸入到或非邏輯或或邏 輯，所述或非邏輯或或邏輯輸出形成內(nèi)容可尋址存儲(chǔ)器的匹配結(jié)果。
8.根據(jù)權(quán)利要求1所述內(nèi)容可尋址存儲(chǔ)器，其特征在于，所述若干內(nèi)核單元之間采用 混連的方式；所述若干內(nèi)核單元構(gòu)成若干組內(nèi)核單元組，其中第一組內(nèi)核單元組采用級(jí)聯(lián)連接方 式，所述第一組內(nèi)核單元組的最后級(jí)聯(lián)的內(nèi)核單元的輸出匹配線(xiàn)輸入到敏感放大器，所述 敏感放大器的輸出耦合至剩余的其它內(nèi)核單元組的每一內(nèi)核單元的P型M0S晶體管的源級(jí) /漏級(jí)，所述其它內(nèi)核單元組均分別采用并聯(lián)連接方式，其中的每一其它內(nèi)核單元組的每一 內(nèi)核單元的輸出匹配線(xiàn)輸入到或非邏輯或或邏輯，所述每一其它內(nèi)核單元組的或非邏輯或 或邏輯再輸出到一或非邏輯或或邏輯，輸出形成內(nèi)容可尋址存儲(chǔ)器的匹配結(jié)果。
9.一種內(nèi)容可尋址存儲(chǔ)器，該內(nèi)容可尋址存儲(chǔ)器包括若干內(nèi)核單元；所述內(nèi)核單元包 括存儲(chǔ)單元和比較電路單元；所述比較電路單元包括一 P型M0S晶體管，該P(yáng)型M0S晶體 管串聯(lián)在輸入匹配線(xiàn)和輸出匹配線(xiàn)之間，其特征在于，所述比較電路單元還包括一 N型M0S晶體管，該N型M0S晶體管的柵極耦合P型M0S晶 體管的柵極，該N型M0S晶體管的源極耦合低電平端/該內(nèi)核單元的輸出匹配線(xiàn)，對(duì)應(yīng)地， 該N型M0S晶體管的漏極耦合該內(nèi)核單元的輸出匹配線(xiàn)/低電平端。
10.根據(jù)權(quán)利要求9所述內(nèi)容可尋址存儲(chǔ)器，其特征在于，所述存儲(chǔ)單元為二值內(nèi)核單 元的存儲(chǔ)單元，包括兩個(gè)交叉耦合的反相器，節(jié)點(diǎn)D存儲(chǔ)一位數(shù)據(jù)，節(jié)點(diǎn)D存儲(chǔ)該位數(shù)據(jù) 的互補(bǔ)值；所述比較電路單元包括兩個(gè)串聯(lián)在搜索信號(hào)線(xiàn)和互補(bǔ)搜索信號(hào)線(xiàn)之間的N型M0S晶 體管，其中，耦合在搜索信號(hào)線(xiàn)上的N型M0S晶體管的柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)D，耦 合在互補(bǔ)搜索信號(hào)線(xiàn)上的N型M0S晶體管的柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)D。
11.根據(jù)權(quán)利要求9所述內(nèi)容可尋址存儲(chǔ)器，其特征在于，所述存儲(chǔ)單元為二值內(nèi)核單 元的存儲(chǔ)單元，包括兩個(gè)交叉耦合的反相器，節(jié)點(diǎn)D存儲(chǔ)一位數(shù)據(jù)，節(jié)點(diǎn)5存儲(chǔ)該位數(shù)據(jù)的 互補(bǔ)值；所述比較電路單元包括兩個(gè)串聯(lián)在搜索信號(hào)線(xiàn)和互補(bǔ)搜索信號(hào)線(xiàn)之間的P型M0S晶 體管，其中，耦合在搜索信號(hào)線(xiàn)上的P型M0S晶體管的柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)D，耦合 在互補(bǔ)搜索信號(hào)線(xiàn)上的P型M0S晶體管的柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)D。
12.根據(jù)權(quán)利要求9所述內(nèi)容可尋址存儲(chǔ)器，其特征在于，所述存儲(chǔ)單元為三值內(nèi)核單 元的存儲(chǔ)單元，包括兩組通過(guò)一對(duì)N型M0S晶體管級(jí)聯(lián)的交叉耦合的反相器，第一組交叉 耦合的反相器的節(jié)點(diǎn)D1存儲(chǔ)第一位數(shù)據(jù)，節(jié)點(diǎn)H!存儲(chǔ)該位數(shù)據(jù)的互補(bǔ)值；第二組交叉耦合 的反相器的節(jié)點(diǎn)D2存儲(chǔ)第二位數(shù)據(jù)，節(jié)點(diǎn)存儲(chǔ)該位數(shù)據(jù)的互補(bǔ)值；所述比較電路單元包括兩個(gè)串聯(lián)在搜索信號(hào)線(xiàn)和互補(bǔ)搜索信號(hào)線(xiàn)之間的N型M0S晶體管，其中，耦合在搜索信號(hào)線(xiàn)上的N型mos晶體管的柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)m，耦 合在互補(bǔ)搜索信號(hào)線(xiàn)上的N型M0S晶體管的柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)D2。
13.根據(jù)權(quán)利要求9所述內(nèi)容可尋址存儲(chǔ)器，其特征在于，所述存儲(chǔ)單元為三值內(nèi)核單 元的存儲(chǔ)單元，包括兩組通過(guò)一對(duì)P型M0S晶體管級(jí)聯(lián)的交叉耦合的反相器，第一組交叉 耦合的反相器的節(jié)點(diǎn)di存儲(chǔ)第一位數(shù)據(jù)，節(jié)點(diǎn)m存儲(chǔ)該位數(shù)據(jù)的互補(bǔ)值；第二組交叉耦合 的反相器的節(jié)點(diǎn)D2存儲(chǔ)第二位數(shù)據(jù)，節(jié)點(diǎn)存儲(chǔ)該位數(shù)據(jù)的互補(bǔ)值；所述比較電路單元包括兩個(gè)串聯(lián)在搜索信號(hào)線(xiàn)和互補(bǔ)搜索信號(hào)線(xiàn)之間的P型M0S晶 體管，其中，耦合在搜索信號(hào)線(xiàn)上的P型M0S晶體管的柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)D1，耦 合在互補(bǔ)搜索信號(hào)線(xiàn)上的p型mos晶體管的柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)m。
14.根據(jù)權(quán)利要求9所述內(nèi)容可尋址存儲(chǔ)器，其特征在于，所述存儲(chǔ)單元為二值內(nèi)核單元的存儲(chǔ)單元，包括兩個(gè)交叉耦合的反相器，節(jié)點(diǎn)D存儲(chǔ) 一位數(shù)據(jù)，節(jié)點(diǎn)5存儲(chǔ)該位數(shù)據(jù)的互補(bǔ)值；所述比較電路單元包括串聯(lián)在搜索信號(hào)線(xiàn)和互補(bǔ)搜索信號(hào)線(xiàn)之間的兩個(gè)串聯(lián)的N型 M0S晶體管和兩個(gè)串聯(lián)的P型M0S晶體管，其中，耦合在搜索信號(hào)線(xiàn)上的N型M0S晶體管的柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)D，耦合 在互補(bǔ)搜索信號(hào)線(xiàn)上的N型M0S晶體管的柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)D ；耦合在搜索信 號(hào)線(xiàn)上的P型M0S晶體管的柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)D，耦合在互補(bǔ)搜索信號(hào)線(xiàn)上的P 型M0S晶體管的柵極耦合到存儲(chǔ)單元中的節(jié)點(diǎn)5。
15.根據(jù)權(quán)利要求9所述內(nèi)容可尋址存儲(chǔ)器，其特征在于，所述若干內(nèi)核單元之間采用 混連的方式；所述若干內(nèi)核單元構(gòu)成若干組級(jí)聯(lián)的內(nèi)核單元組，所述內(nèi)核單元組之間采用并聯(lián)連 接方式，所述每一內(nèi)核單元組的最后級(jí)聯(lián)的內(nèi)核單元的輸出匹配線(xiàn)輸入或與非邏輯或與邏 輯，所述與非邏輯或與邏輯輸出形成內(nèi)容可尋址存儲(chǔ)器的匹配結(jié)果。
16.根據(jù)權(quán)利要求9所述內(nèi)容可尋址存儲(chǔ)器，其特征在于，所述若干內(nèi)核單元之間采用 混連的方式；所述若干內(nèi)核單元構(gòu)成若干組內(nèi)核單元組，其中第一組內(nèi)核單元組采用級(jí)聯(lián)連接方 式，所述第一組內(nèi)核單元組的最后級(jí)聯(lián)的內(nèi)核單元的輸出匹配線(xiàn)輸入到敏感放大器，所述 敏感放大器的輸出耦合至剩余的其它內(nèi)核單元組的每一內(nèi)核單元的N型M0S晶體管的源級(jí) /漏級(jí)，所述其它內(nèi)核單元組均分別采用并聯(lián)連接方式，其中的每一其它內(nèi)核單元組的每一 內(nèi)核單元的輸出匹配線(xiàn)輸入到與非邏輯或與邏輯，所述每一其它內(nèi)核單元組的與非邏輯或 與邏輯再輸出到一與非邏輯或與邏輯，輸出形成內(nèi)容可尋址存儲(chǔ)器的匹配結(jié)果。
全文摘要
本發(fā)明提供了一種內(nèi)容可尋址存儲(chǔ)器，該內(nèi)容可尋址存儲(chǔ)器包括若干內(nèi)核單元；所述內(nèi)核單元包括存儲(chǔ)單元和比較電路單元；所述比較電路單元包括一N型MOS晶體管，該N型MOS晶體管串聯(lián)在輸入匹配線(xiàn)和輸出匹配線(xiàn)之間，其特征在于，所述比較電路單元還包括一P型MOS晶體管，該P(yáng)型MOS晶體管的柵極耦合N型MOS晶體管的柵極，該P(yáng)型MOS晶體管的源極耦合高電平端/該內(nèi)核單元的輸出匹配線(xiàn)，對(duì)應(yīng)地，該P(yáng)型MOS晶體管的漏極耦合該內(nèi)核單元的輸出匹配線(xiàn)/高電平端。本發(fā)明的內(nèi)核單元的匹配線(xiàn)的充電和放電由搜索信號(hào)線(xiàn)和存儲(chǔ)數(shù)據(jù)決定，簡(jiǎn)化了比較時(shí)序和設(shè)計(jì)復(fù)雜度，在一定程度提高了最高工作頻率，且通過(guò)混連方式使得內(nèi)容可尋址存儲(chǔ)器在訪(fǎng)問(wèn)速度和功耗方面具有優(yōu)勢(shì)。
文檔編號(hào)G11C8/00GK101859596SQ201010196860
公開(kāi)日2010年10月13日 申請(qǐng)日期2010年6月2日 優(yōu)先權(quán)日2010年6月2日
發(fā)明者侯朝煥, 華斯亮, 楊磊, 洪纓, 王東輝, 閆浩 申請(qǐng)人:中國(guó)科學(xué)院聲學(xué)研究所