專利名稱：存儲器裝置、存儲器裝置構(gòu)造、構(gòu)造、存儲器裝置形成方法、電流傳導裝置及存儲器單元編 ...的制作方法
存儲器裝置、存儲器裝置構(gòu)造、構(gòu)造、存儲器裝置形成方法、 電流傳導裝置及存儲器單元編程方法技術領域
涉及存儲器裝置、存儲器裝置構(gòu)造、構(gòu)造、存儲器裝置形成方法、電流傳導裝置及 存儲器單元編程方法。
背景技術：
集成電路制作的持續(xù)目標為減小集成電路裝置所耗用的半導體占用面積量，且借 此增加集成程度。
存儲器可利用大的存儲器裝置陣列。因此，個別存儲器裝置大小的減小可轉(zhuǎn)換成 位密度的大增加。普通存儲器裝置為動態(tài)隨機存取存儲器(DRAM)裝置、靜態(tài)隨機存取存儲 器(SRAM)裝置及非易失性裝置(所謂的快閃裝置)。非易失性裝置可并入到NAND或NOR 存儲器陣列架構(gòu)中。
可根據(jù)在存儲器裝置的制作中所利用的最小特征大小來表達存儲器裝置的大小。 具體來說，如果將最小特征大小表示為“F”，那么可以單位F2表達存儲器裝置尺寸。常規(guī) DRAM存儲器常常包括至少6F2的尺寸，而SRAM可需要甚至更大的半導體占用面積。
一種類型的潛在地耗用極小半導體占用面積的存儲器為所謂的交叉點存儲器。在 交叉點存儲器中，存儲器單元出現(xiàn)在字線與位線之間的重疊處。具體來說，在所述字線與位 線之間提供在暴露于電流之后即刻經(jīng)歷穩(wěn)定且可檢測的改變的材料。舉例來說，所述材料 可為鈣鈦礦材料、硫族化物材料、離子傳輸材料、電阻切換材料、聚合材料及/或相變材料。 由于存儲器單元可局限于位線與字線的重疊區(qū)域中，因此所述存儲器單元理論上可形成為 4F2或小于4F2的尺寸。
在緊密堆填交叉點存儲器時遇到的問題可包含當來往于一個存儲器單元的數(shù)據(jù) 傳送影響相鄰存儲器單元時出現(xiàn)的干擾機制(或所謂的串擾)。
需要開發(fā)用于形成高度集成的電路的經(jīng)改進的方法及開發(fā)經(jīng)改進的高度集成的 電路構(gòu)造。


圖1為根據(jù)一實施例的構(gòu)造的一部分的圖解橫截面圖。
圖2為根據(jù)一實施例的構(gòu)造的一部分的圖解橫截面圖。
圖3顯示圖解說明根據(jù)一實施例的二極管的三個不同偏壓條件的三個帶隙圖。
圖4為根據(jù)一實施例的構(gòu)造的一部分的圖解橫截面圖。圖4還顯示所述橫截面的 組件中的一些組件的示意性電路圖。
圖5為根據(jù)一實施例的存儲器元件陣列的示意性電路圖。
圖6為描繪根據(jù)一實施例的電壓概率分布函數(shù)的曲線圖。
圖7A為根據(jù)一實施例的電壓-電流關系的曲線圖。
圖7B為描繪根據(jù)一實施例的電流概率分布函數(shù)的曲線圖。
圖7C為描繪根據(jù)一實施例的電流概率分布函數(shù)的曲線圖。
圖8A為描繪根據(jù)一實施例的一電壓-電流關系的曲線圖。
圖8B為描繪根據(jù)一實施例的電流概率分布函數(shù)的曲線圖。
圖8C為描繪根據(jù)一實施例的電流概率分布函數(shù)的曲線圖。
圖9為根據(jù)一實施例的電壓-電流關系的曲線圖。
圖10為根據(jù)一實施例的構(gòu)造的一部分的圖解橫截面圖。圖10還顯示所述橫截面 的組件中的一些組件的示意性電路圖。
圖11為根據(jù)一實施例的存儲器元件陣列的示意性電路圖。
圖12為根據(jù)一實施例的構(gòu)造的一部分的圖解橫截面圖。圖12還顯示所述橫截面 的組件中的一些組件的示意性電路圖。
圖13為根據(jù)一實施例的構(gòu)造的一部分的圖解橫截面圖。圖13還顯示所述橫截面 的組件中的一些組件的示意性電路圖。
圖14為根據(jù)一實施例的構(gòu)造的一部分的圖解橫截面圖。圖14還顯示所述橫截面 的組件中的一些組件的示意性電路圖。
具體實施方式
在一些實施例中，交叉點存儲器單元經(jīng)形成以包含二極管。所述二極管可經(jīng)配置 以使電流能夠傳遞到所述存儲器單元的一部分或從所述存儲器單元的一部分傳遞，同時也 減輕且可能地防止鄰近裝置之間的串擾。所述二極管可含有經(jīng)堆疊的薄電介質(zhì)膜，其中所 述電介質(zhì)膜經(jīng)帶結(jié)構(gòu)設計以實現(xiàn)針對特定存儲器單元的經(jīng)修整二極管性質(zhì)。
利用用于二極管的經(jīng)堆疊電介質(zhì)材料而不利用常規(guī)基于硅的n-p結(jié)二極管可為 有利的。常規(guī)基于硅的結(jié)二極管可相對于帶隙、Shockley-Read-Hall (SRH)產(chǎn)生及重組速 率、有效摻雜濃度、注入速度、載流子壽命及擊穿強度(或其它高場性質(zhì)，例如離子化速率 等)而受限。
交叉點存儲器單元可布置成垂直堆疊。存儲器單元的堆疊可大致減少歸因于個別 存儲器單元的占用面積耗用。舉例來說，如果將兩個4F2的存儲器單元堆疊使得一者位于 另一者正上方，那么每一存儲器單元所耗用的半導體占用面積量有效地減半使得個別存儲 器單元實質(zhì)上僅耗用2F2的半導體占用面積。有效占用面積耗用的減少與經(jīng)垂直堆疊的存 儲器單元的數(shù)目成比例地增加。因此，可通過垂直堆疊存儲器單元陣列的存儲器單元中的 至少一些存儲器單元來實現(xiàn)集成的顯著進步。
經(jīng)堆疊的存儲器單元可用作非易失性存儲器且可對應于單級單元(SLC)或多級 單元(MLC)。此非易失性存儲器可并入到NAND存儲器陣列中。在其中形成經(jīng)多重堆疊的多 級單元(MS-MLC)的實施例中，存儲器可證明為尤其低成本、高性能且高密度?？赏ㄟ^多層 級互連件路由經(jīng)堆疊的單元。
在一些實施例中，利用低溫沉積過程且借助甚少(如果有的話)高溫摻雜劑活化 步驟在硅襯底上方實施存儲器單元的制作。避免高溫處理可減輕對集成電路裝置的熱致?lián)p 壞。此外，有希望用作交叉點存儲器單元中的存儲器元件的材料中的許多材料(舉例來說， Ge2Se2Te5及其它硫族化物、各種金屬氧化物等)缺乏高溫穩(wěn)定性。
參考圖1到14描述實例性實施例。
參考圖1，其圖解說明二極管構(gòu)造的片段2。所述片段包括基底12及位于基底12 上方的二極管26。
基底12可包括半導體材料，且在一些實施例中可包括單晶硅、基本上由單晶硅組 成或由單晶硅組成。所述基底可稱作半導體襯底。術語“半導電襯底”、“半導體構(gòu)造”及“半 導體襯底”意指包括半導電材料的任一構(gòu)造，所述半導電材料包含(但并不限于)塊體半 導電材料，例如半導電晶片(單獨地或在包括其它材料的組合件中)；及半導電材料層(單 獨地或在包括其它材料的組合件中)。術語“襯底”指代任一支撐結(jié)構(gòu)，包含(但并不限于) 上文所描述的半導電襯底。
雖然將基底12顯示為同質(zhì)的，但在一些實施例中其可包括眾多層。舉例來說，基 底12可對應于含有與集成電路制作相關聯(lián)的一個或一個以上層的半導體襯底。在所述實 施例中，所述層可對應于金屬互連件層、勢壘層、擴散層、絕緣體層等中的一者或一者以上。 在一些實施例中，所述基底的最上區(qū)域可包括電絕緣材料使得二極管沈的導電層直接抵 靠在此絕緣材料上。在一些實施例中，基底12可包括絕緣體上半導體(SOI)構(gòu)造。
二極管沈包括導電材料22及32以及絕緣材料34。在一些實施例中，導電材料22 及32可稱作導電二極管材料(或換句話說，稱作二極管電極)。導電材料22及32可包括 任一適合組合物或組合物的組合，且可(舉例來說)包括以下各項中的一者或一者以上、基 本上由所述一者或一者以上組成或由所述一者或一者以上組成各種金屬(舉例來說，鉭、 鉬、鎢、鋁、銅、金、鎳、鈦、鉬等)、含金屬組合物(舉例來說，金屬氮化物、金屬硅化物，例如， 硅化鎢或硅化鉭等)及經(jīng)導電摻雜的半導體材料(舉例來說，經(jīng)導電摻雜的硅)。在一些實 施例中，導電材料22及32可各自具有從大約2納米到大約20納米的厚度。
在一些實施例中，材料22可包含鋁、鎢、鉬、鉬、鎳、鉭、銅、鈦、硅化鎢或硅化鉭中 的一者且材料32可包含鋁、鎢、鉬、鉬、鎳、鉭、銅、鈦、硅化鎢或硅化鉭中的不同一者。
絕緣材料34可稱作二極管電介質(zhì)材料，且可包括任一適合組合物或組合物的組 合。如圖1所圖解說明，絕緣材料34可與材料22及材料34兩者直接物理接觸。
在一些實施例中，絕緣材料34包括電絕緣層的堆疊，其中個別層具有針對二極管 的特定應用修整的帶隙及/或帶對準性質(zhì)。所述層可具有從大約0. 7納米到大約5納米的 個別厚度且可包括選自由以下各項組成的群組的一種或一種以上組合物、基本上由所述一 種或一種以上組合物組成或由所述一種或一種以上組合物組成氮化鋁、氧化鋁、氧化鉿、 氧化鎂、氧化鈮、氮化硅、氧化硅、氧化鉭、氧化鈦、氧化釔及氧化鋯。所述氧化物及氮化物是 根據(jù)主要組分提及，而非根據(jù)特定化學計量提及。因此，硅的氧化物稱作氧化硅，其包括二 氧化硅的化學計量。
所述層可具有在k= 1到k = 40的范圍內(nèi)的個別介電常數(shù)。在一些情況下，介電 常數(shù)可大于40。所述層可相對于彼此具有不同的介電常數(shù)。
二極管沈可經(jīng)配置以在跨越材料32與材料22施加第一電壓(其中材料32處于 比材料22高的電位)時使電流從材料32傳導到材料22。二極管沈還可經(jīng)配置以在跨越 材料32與材料22施加第二電壓(其中材料22處于比材料32高的電位)時抑制電流從材 料22流動到材料34。因此，第二電壓可具有與第一電壓的極性相反的極性。在一些實施 例中，第一電壓可介于大約0. 5伏與1. 5伏之間且第二電壓可介于大約0伏與-15伏之間。 因此，二極管沈可表征為選擇性傳導裝置，其傳導電流的能力取決于所施加的偏壓電壓。
在一些實施例中，第一電壓可具有與第二電壓相同的量值。因此，在以一電壓給二 極管26加正向偏壓時，其可允許電流從材料32流動到材料22，但在以相同電壓給二極管 26加反向偏壓時，其可抑制電流從材料22流動到材料32。
材料34的隧穿性質(zhì)及/或?qū)щ姴牧?2及32的載流子注入性質(zhì)可經(jīng)修整以將所 要性質(zhì)設計到二極管沈中。舉例來說，材料22、32及34可經(jīng)設計使得二極管沈在跨越材 料32與材料22施加上文所描述的第一電壓時允許電子從材料22穿過材料34隧穿到材料 32，但在跨越材料32與材料22施加上文所描述的第二電壓時抑制電子從材料32隧穿到材 料22。
參考圖2，其圖解說明二極管構(gòu)造的片段4。在參考圖2時，在適當位置處使用與 上文在描述圖1時所使用的編號類似的編號。片段4描繪二極管沈的另一實施例。片段 4包含基底12及位于基底12上方的二極管26。
在所示的實施例中，二極管電介質(zhì)材料34包括三種不同電介質(zhì)材料M、56及58 的堆疊?？上鄬τ诒舜诵拚霾牧鲜沟盟霾牧现g的帶隙及/或?qū)н吘壖?或價帶 邊緣使載流子能夠沿一個方向而非沿相反方向隧穿穿過所述材料。
電介質(zhì)材料M、56及58可包括任何適合材料，且可(舉例來說)包括選自由以下 各項組成的群組的一種或一種以上組合物氮化鋁、氧化鋁、氧化鉿、氧化鎂、氧化鈮、氮化 硅、氧化硅、氧化鉭、氧化鈦、氧化釔及氧化鋯。
電介質(zhì)材料M、56及58可具有在k = 1到k = 40的范圍內(nèi)的個別介電常數(shù)。在 一些情況下，介電常數(shù)可大于40。在一些實施例中，電介質(zhì)材料M、56及58可相對于彼此 具有不同的介電常數(shù)。
雖然圖2的實例性二極管沈具有三種不同電介質(zhì)材料(54、56及58)，但在其它實 施例中二極管26可包括除三種以外的不同電介質(zhì)材料。具體來說，在一些實施例中，二極 管沈可包括多于三種的不同電介質(zhì)材料，而在其它實施例中，二極管沈可包括少于三種的 不同電介質(zhì)材料。在二極管沈中所使用的不同電介質(zhì)材料的數(shù)目可影響所述二極管對電 壓作出反應的速度。舉例來說，隨著不同電介質(zhì)材料的數(shù)目的增加，以一電壓給二極管26 加偏壓時的時間與電流響應于所述電壓而開始流動穿過二極管26時的時間之間的差可減 小。然而，隨著不同電介質(zhì)材料的數(shù)目的增加，用于給二極管26加正向偏壓的電壓的量值 也可增加。
在一些實施例中，二極管沈可包含多個電介質(zhì)材料層且還可包含空隙。舉例來 說，二極管26可包含材料22、材料M、材料58及材料32，其經(jīng)布置使得材料M位于材料 22上面且與其接觸，空隙位于材料M上面，材料58位于所述空隙上面，且材料32位于材料 58上面且與其間接接觸。在所述布置中，所述空隙可分離材料M與58。所述空隙可具有 大致等于1的介電常數(shù)。所述空隙可為真空(即，所述空隙可為空的)?；蛘?，所述空隙可 填充有空氣?？墒褂枚喾N技術來形成所述空隙。舉例來說，在一個實施例中，可如圖2中所 圖解說明的那樣大致形成材料M、56、58及32。隨后，可選擇性地蝕刻掉材料56，從而在材 料M與58之間留下所述空隙。
可如下制作圖2的實施例。最初，可在基底12上方形成材料22?？赏ㄟ^利用光 刻處理及一個或一個以上蝕刻來對材料22進行圖案化。隨后，可在材料22上方形成材料 M。在一些實施例中，可在材料22上沉積材料M且可使用光刻處理及一個或一個以上蝕刻對其進行圖案化。可借助包含(舉例來說)原子層沉積(ALD)的任一適合方法沉積材料 M。隨后，可使用上文關于材料M所描述的技術中的一者或一者以上在材料M上方沉積 材料56及58。
在一些實施例中，可選擇在形成材料M、56及58時所使用的方法使得所述方法大 致不改變材料22的尺寸或以其它方式致使材料22不可作為二極管沈的電極操作。舉例 來說，在形成材料M、56及58時所使用的最大溫度可低于材料22的熔化溫度使得材料22 不因材料M、56及58的形成而改變尺寸或形狀。作為另一實例，材料M、56及58可未經(jīng) 摻雜。因此，在形成材料M、56及58時可不使用退火。不借助退火形成這些材料可為有利 的，這是因為退火可涉及因在退火期間所使用的高溫而不合意地更改材料22的尺寸。
隨后，可在材料58上方形成材料32。可通過利用光刻處理及一個或一個以上蝕刻 對材料32進行圖案化。材料32可未經(jīng)摻雜且材料32的形成可不使用高于材料22的熔化 溫度的溫度。
圖3顯示二極管沈在未加偏壓條件下(圖示60)、在加正向偏壓條件下(圖示62) 及在加反向偏壓條件下(圖示64)的帶隙圖。圖示60及64顯示，在未加偏壓條件下及在 加反向偏壓條件下，來自電介質(zhì)材料58、56及M的帶阻止載流子在導電材料22與32之間 的遷移。相比之下，圖62顯示，在加正向偏壓條件下可發(fā)生隧穿使得載流子(具體來說，所 示實施例中的電子)可從導電材料22經(jīng)由量子阱66隧穿到導電材料32。圖3中用虛線箭 頭63以圖解法圖解說明載流子的流動。應注意，圖1及2中所示的二極管針對從導電材料 32到導電材料22的電流而定向。此與圖3的圖解說明從導電材料22到導電材料32的電 子流動(換句話說，沿與電流相反的方向)的圖示一致。在其它實施例中，可反轉(zhuǎn)材料M、 56及58的布置使得在加正向偏壓條件下電子流動是從導電材料32到導電材料22。
圖3的帶結(jié)構(gòu)可視為經(jīng)設計的帶結(jié)構(gòu)。可通過III/V材料的分子束外延(MBE)生 長形成異質(zhì)結(jié)構(gòu)。在電介質(zhì)材料中，可通過熱處理(例如，對氧化鋁的熱處理)設計帶隙， 此對于非易失性存儲器單元(例如，“頂勢壘”單元及VARIOT快閃單元)是已知的。經(jīng)帶隙 設計的結(jié)構(gòu)可采用在半導體中的載流子傳輸中帶邊緣不連續(xù)的特性，及/或可采用在電介 質(zhì)的電荷存儲中帶邊緣不連續(xù)的特性。對于非易失性存儲器單元來說，此可實現(xiàn)保持及持 久特性的優(yōu)化。
薄電介質(zhì)材料層的沉積可形成可在本文中所描述的二極管結(jié)構(gòu)中采用的局部量 子阱66?？赏ㄟ^材料選擇及/或熱處理來設計電介質(zhì)的導帶及價帶邊緣?？赏ㄟ^修整二極 管的頂部及底部處的導電材料的組合物來設計金屬區(qū)域中的費米能級O^ermi-level)釘 扎。沿電介質(zhì)厚度的勢壘高度可確定結(jié)構(gòu)的隧穿特性。
圖1及2中所描述的二極管可視為經(jīng)帶隙設計，這是因為材料22、32、M、56及58 的組合物經(jīng)選擇使得發(fā)生圖示62的加正向偏壓隧穿。在選擇材料22及32時，應考慮功函 數(shù)。功函數(shù)可和用于從金屬移除電子的能量的量相關。在圖3中，對應于材料22及32的 條的高度可表示材料22及32的功函數(shù)。如圖3中所圖解說明，材料22可具有比材料32 高的功函數(shù)(由較高條表示)。因此，用于從材料22移除電子的能量的量可比用于從材料 32移除電子的能量的量大。將材料22設計為具有比材料32高的功函數(shù)可有助于使電子能 夠自材料22穿過材料M、56及58隧穿到材料32。
在選擇材料M、56及58時，應考慮勢壘高度。勢壘高度可和材料的導帶與所述材13料的價帶之間的能量差相關。在圖3中，對應于材料M、56及58的條的高度可表示材料 54,56及58的勢壘高度。在一些實施例中，材料M、56及58的勢壘高度可大于材料22及 32的功函數(shù)，如圖3的圖示60所圖解說明。
對二極管沈進行帶隙設計可包含選擇材料M、56及58使得材料M、56及58的 勢壘高度具有特定關系。舉例來說，材料M、56及58中的每一者可具有不同勢壘高度。此 外，如圖示60中所圖解說明，材料M、56及58可以增加的勢壘高度的次序布置于材料22 與32之間。因此，材料M(其最靠近于材料2 可具有材料M、56、58中的最低勢壘高度， 材料56可具有大于材料M的勢壘高度，且材料58可具有大于材料56的勢壘高度。
材料M、56及58可經(jīng)選擇以具有相對于彼此對準的價帶能級。作為實例，如果材 料M、56及58的價帶能級大致相同，那么材料M、56及58的價帶能級可為對準的?；蛘撸?材料54、56及58可經(jīng)選擇以具有相對于彼此對準的導帶能級。作為實例，如果材料54、56 及58的導帶能級大致相同，那么材料54、56及58的導帶能級可為對準的。
材料M、56及58可經(jīng)選擇使得當給二極管沈加正向偏壓時在材料M與材料56 之間的結(jié)處及在材料56與58之間的結(jié)處形成量子阱66。如上文所描述，可通過跨越材料 32與22施加的電壓給二極管沈加正向偏壓使得材料32處于比材料22高的電位。此外， 在加正向偏壓條件下，可在二極管的頂部與底部處的導電材料之間形成量子阱(其中所述 導電材料為所述二極管的電極)。
在一些實施例中，在二極管沈的形成期間，材料M、56及58的性質(zhì)可因形成二極 管26所進行的處理步驟而在材料M、56與58之間的界面處稍微改變。舉例來說，在處理 期間，即使在小于550°C的相對低處理溫度下，材料M與56的在材料M與56之間的界面 處的小部分仍可彼此混合。材料M與56的部分的混合可使圖3中所圖解說明的材料M 與56之間的勢壘高度的驟然改變降級，此可影響在材料M與56之間形成量子阱。
為抑制材料M與56的部分的混合及材料56與58的部分的混合，可在材料M與 56之間形成第一極薄絕緣材料層。所述第一極薄絕緣層可為單層且可防止材料M與56之 間的混合，借此保持材料M與56之間的勢壘高度的驟然改變。當給二極管沈加正向偏壓 時，載流子因本文中所描述的載流子隧穿效應而可自由移動穿過所述第一極薄絕緣層?？?在材料56與58之間形成類似的第二極薄絕緣層以防止材料56的部分與材料58的部分之 間的混合。舉例來說，可通過使用ALD進行沉積來形成所述第一及/或第二極薄絕緣層?；?者，可(例如)在氮環(huán)境中通過電介質(zhì)的鈍化及/或退火形成所述第一及/或第二極薄絕 緣層。
量子阱將具有離散能級。一個電極與鄰近電介質(zhì)之間的接觸將具有第一費米能 級。當提供能量時，狀態(tài)可提升為第一容許量子能級，其可顯著增加載流子隧穿的概率。此 可導致電介質(zhì)中電位勢壘的有效降低。
在反向偏壓條件(例如，圖示64所描繪的條件)下，電位勢壘為高且任一量子阱 的形成均受到抑制。因此，存在傳導電流從一種金屬流動到另一金屬的低概率一這是因為 減少的隧穿，其接近零一如果適當修整電介質(zhì)厚度。
跨越例如二極管沈的結(jié)構(gòu)的隧穿特性指示當費米能級對應于最低容許量子能級 時可存在突然接通特性。可在較高溫度下存在聲子的情況下修改所述結(jié)果，但可從此結(jié)構(gòu) 產(chǎn)生非線性特性。
隧穿可為非?？焖俚倪^程，且可在幾飛秒中發(fā)生。隧穿也可相對獨立于溫度。因 此，本文中所描述類型的薄膜二極管可能夠非?？焖俚厍袚Q，且滿足高溫可靠性準則。舉例 來說，可給二極管26加正向偏壓且電流可流動穿過二極管26。隨后，可給二極管沈加反向 偏壓以便抑制電流流動穿過二極管26?？梢源朔绞皆诟咚俾氏轮貜偷亟o加二極管沈正向 偏壓且接著加反向偏壓。在一些實施例中，所述速率可超過10(ihZ。
適合于經(jīng)帶隙設計的二極管的一些實例性組合物為用于材料22的鋁、用于材料 58的氧化鋁、用于材料56的二氧化硅、用于材料M的氮化硅及用于材料32的鎢。另一組 實例性組合物為用于材料22的鉬、用于材料58的二氧化硅、用于材料56的氮化硅、用于材 料M的氧化鉿及用于材料32的鉬。另一組實例性組合物為用于材料22的鉬、用于材料58 的二氧化硅、用于材料56的氧化鉿、用于材料M的氧化鋯及用于材料32的鎳。
參考圖4，其圖解說明構(gòu)造6的片段。在參考圖4時，在適當位置處使用與上文在 描述圖1到3時所使用的編號類似的編號。所述片段包括基底12及位于所述基底上方的 存儲器單元10。
鄰近片段6顯示示意性電路圖8以圖解說明所述片段的電組件中的一些組件。所 述電路圖顯示存儲器單元10包括位線22、字線對、二極管沈及存儲器元件觀。
構(gòu)造6中將字線M及位線22顯示為包括導電材料。此導電材料可包括任一適合 組合物或組合物的組合，包含以下各項中的一者或一者以上各種金屬(舉例來說，鉭、鉬、 鎢、鋁、銅、金等)、含金屬組合物(舉例來說，金屬氮化物、金屬硅化物等)及經(jīng)導電摻雜的 半導體材料(舉例來說，經(jīng)導電摻雜的硅)。個別字線及位線可具有從大約2納米到大約 20納米的厚度。
存儲器元件28、導電材料32及字線M —起形成存儲器組件35。存儲器元件觀 可包括任一適合組合物或組合物的組合，且可(舉例來說)包括以下各項中的一者或一者 以上、基本上由所述一者或一者以上組成或由所述一者或一者以上組成鈣鈦礦材料、硫族 化物材料、離子傳輸材料、電阻切換材料、聚合材料及相變材料。
可利用存儲器組件35的導電材料32及M中的一者或兩者內(nèi)的電流在編程操作 中改變存儲器元件觀的狀態(tài)，或在讀取操作中確定存儲器元件觀的狀態(tài)。在一些實施例 中，在已使用電流在編程操作中改變存儲器元件觀的狀態(tài)且已停止所述電流之后，存儲器 元件觀可在不存在電流或電壓的情況下保持處于新狀態(tài)中。
導電材料32、絕緣材料34及位線22 —起形成二極管沈，如上文關于圖1到3詳 細描述。導電材料32由存儲器組件35與二極管沈重疊而成。在一些實施例中，導電材料 32可稱作導電二極管材料(或換句話說，稱作二極管電極)，即使材料32也為存儲器組件 35的一部分。
在示意性電路圖8中，二極管沈顯示于位線22與存儲器組件35之間。在其它實 施例中，二極管26可另外地或替代地提供于字線M與存儲器元件觀之間。
在所示的實施例中，二極管沈準許從存儲器組件35到位線22的電流，但限制沿 相反方向的電流。此可實現(xiàn)從個別存儲器元件的讀取及到個別存儲器元件的寫入，同時限 制鄰近存儲器元件之間的串擾。
雖然將二極管沈顯示為經(jīng)定向以將電流從存儲器組件35引導到位線22，但在其 它實施例中可反轉(zhuǎn)二極管沈的定向。因此，二極管沈可經(jīng)定向以準許從位線22到存儲器組件35的電流，且限制沿相反方向的電流。
在一些實施例中，存儲器單元10可并入到包括垂直堆疊的存儲器單元及水平布 置的存儲器單元兩者的陣列中。在一些實施例中，除存儲器單元10以外，字線對還可為多 個存儲器單元(例如，一列存儲器單元)的一部分且可大致正交于位線22延伸。除存儲器 單元10以外，位線22還可為多個存儲器單元(例如，一行存儲器單元)的一部分。術語 “大致正交”意指位線與字線彼此正交的程度比不正交大，其可包含(但并不限于)其中字 線與位線為彼此恰好完全正交的實施例。
圖5為圖解說明存儲器單元陣列的一個實施例的示意性電路圖。圖5顯示位于字 線M與位線22之間的存儲器元件觀及二極管沈，且進一步顯示連接在存儲器元件觀與 位線22之間的二極管26。
可如下制作圖5的實施例。最初，可在半導體基底(或襯底)12上方形成位線22。 可利用光刻處理及一個或一個以上蝕刻對位線22進行圖案化以將位線材料圖案化成多條線。
隨后，在所述位線上方形成二極管電介質(zhì)材料34的第一層級(其可為多個電介質(zhì) 層的堆疊，例如，如上文關于圖1到3所論述)?？煽缭剿鑫痪€及所述位線之間的空間沉 積二極管電介質(zhì)材料34，且接著利用光刻處理及一個或一個以上蝕刻對其進行圖案化以形 成圖4中所示的配置。在一些實施例中，二極管電介質(zhì)材料34僅位于字線與位線的交叉點 處。在一些實施例中，二極管電介質(zhì)材料可留在位線之間而非經(jīng)圖案化以僅位于字線與位 線的交叉點處?？山柚?舉例來說)ALD的任一適合方法沉積二極管電介質(zhì)材料34。
接著，在二極管電介質(zhì)材料34上方形成導電二極管材料32的第一層級(即，二極 管電極)?？赏ㄟ^沉積導電材料32且接著借助以光刻方式圖案化的掩模及一個或一個以上 蝕刻對其進行圖案化來將所述導電材料形成為圖4中所示的配置。
接著，在導電材料32上方形成存儲器元件觀?？赏ㄟ^跨越位線與所述位線之間的 空間沉積存儲器元件材料且接著利用光刻處理及一個或一個以上蝕刻對所述存儲器元件 材料進行圖案化以形成所示配置(其中所述存儲器元件材料僅位于字線與位線的交叉點 處)來形成所述存儲器元件。在一些實施例中，所述存儲器元件材料可留在位線之間而非 經(jīng)圖案化以僅位于字線與位線的交叉點處。
在所述存儲器元件上方形成字線材料的第一層級?？煽缭轿痪€與所述位線之間的 空間沉積字線材料，且接著利用光刻處理及一個或一個以上蝕刻對其進行圖案化以形成所 示配置(其中所述位線大致正交于所述字線)。
可使用上文所論述處理的后續(xù)反復來形成位線、二極管電介質(zhì)、導電二極管材料、 存儲器元件及字線的后續(xù)層級，通過鈍化層將所述層級分離以將經(jīng)垂直堆疊的存儲器陣列 形成為所要高度。在一些實施例中，所述垂直堆疊可包括至少3個存儲器單元、至少10個 存儲器單元或至少15個存儲器單元。
所述經(jīng)垂直堆疊的存儲器單元可彼此相同或可彼此不同。舉例來說，用于處于垂 直堆疊的一個層級處的存儲器單元的二極管材料可在組成上與用于處于垂直堆疊的另一 層級處的存儲器單元的二極管材料不同；或可與用于處于所述垂直堆疊的另一層級的存儲 器單元的二極管材料為相同組成。
圖4圖解說明提供于位線22與存儲器組件35之間的二極管沈。在其它配置(包16含其中存儲器單元為如上文所論述的那樣堆疊的配置)中，二極管26可提供于存儲器組 件35與字線M之間。除了可在存儲器元件形成之后而非在存儲器元件形成之前形成導電 二極管材料及二極管電介質(zhì)材料以外，用于形成所述其它配置的制作過程可與用于形成圖 4的配置的過程類似。在又一些實施例中，可反轉(zhuǎn)所述存儲器單元中的字線與位線的定向 (使得字線位于位線下方)且可在字線與存儲器元件之間或在位線與存儲器元件之間形成 二極管。
現(xiàn)在返回到圖5，為確定圖5的存儲器單元中的選定單元的電阻狀態(tài)，可跨越字線 24中的選定字線與位線22中的選定位線施加讀取電壓。作為響應，電流可從選定字線M 流動到選定位線22?？蓽y量此電流以確定所述選定存儲器單元的電阻狀態(tài)。舉例來說，如 果所述選定存儲器單元經(jīng)配置以被編程為高電阻狀態(tài)或低電阻狀態(tài)，那么可測量所述電流 以確定所述電流是對應于所述高電阻狀態(tài)還是所述低電阻狀態(tài)。在一些實施例中，所述存 儲器單元可用于以對應于位值“0”的低電阻狀態(tài)及對應于位值“1”的高電阻狀態(tài)來存儲單 個信息位。
可通過將如上文所描述的讀取電壓施加到對應于將要讀取的存儲器單元的字線 及位線而使用所述讀取電壓來以類似方式讀取圖5的存儲器單元中的每一者。理想地，讀 取電壓的量值將為相同的，而不管正被讀取的存儲器單元如何。然而，在一些實施例中，施 加到一個存儲器單元的讀取電壓可具有比施加到另一存儲器單元的讀取電壓大或小的量 值。讀取電壓的差可由若干不同因素中的一者或一者以上產(chǎn)生。舉例來說，由于字線及/ 或位線的長度，讀取電壓可取決于存儲器單元在存儲器單元陣列內(nèi)的位置而稍微變化。可 通過概率密度函數(shù)(PDF)以統(tǒng)計方式描述施加到存儲器單元的讀取電壓的差。
圖6圖解說明此PDF。如圖6中所描繪，在字線與位線之間最常施加的讀取電壓可 為“V”。然而，如概率密度函數(shù)所指示，存在讀取電壓可高于或低于“V”的顯著概率。在一 些實施例中，所述概率密度函數(shù)可為正態(tài)分布或高斯分布。
圖7A圖解說明跨越存儲器單元施加的電壓與響應于所述電壓而由所述存儲器單 元傳導的電流之間的關系的一個實施例。如圖7A中所描繪，隨著跨越存儲器單元的電壓的 增加，電流增加。在一些實施例中，電壓與電流之間的關系可為大致線性的。
在一些實施例中，存儲器元件觀可配置成四個不同電阻狀態(tài)中的一者。因此，存 儲器元件觀可表示兩個信息位。當然，可能有其中存儲器元件觀具有多于或少于四個不 同電阻狀態(tài)且因此表示多于或少于兩個信息位的其它實施例。當跨越存儲器單元10施加 電壓(例如，讀取電壓)時，存儲器單元10響應于所述電壓而傳導的電流量可取決于存儲 器元件觀的電阻狀態(tài)。因此，可通過測量由存儲器單元10響應于所述電壓而傳導的電流 來確定存儲器元件觀的當前電阻狀態(tài)。如上文所論述，跨越存儲器單元10施加的電壓可 根據(jù)PDF(例如，圖6中所圖解說明的PDF)而變化。
圖7B圖解說明彼此疊加的四個電流概率密度函數(shù)14、16、18及20。PDF 14可表 示當跨越存儲器單元10施加具有圖6中所圖解說明的PDF的電壓(例如，讀取電壓)時存 儲器單元10將傳導特定電流量的概率。PDF 14以電流值“II”為中心。因此，雖然存在電 流將高于或低于“II”的某一概率，但最可能的電流值為“11 ”。
PDF 14可與存儲器元件觀的四個不同電阻狀態(tài)中的一者(S卩，四個狀態(tài)中具有最 高電阻且因此最低電流的狀態(tài))相關聯(lián)。PDF 16、18及20分別與存儲器元件觀的其它三個電阻狀態(tài)相關聯(lián)。作為實例，如果存儲器元件觀處于第二電阻狀態(tài)中且跨越存儲器單元 10施加電壓，那么所得電流可以“12”為中心且可具有PDF 16。類似地，如果存儲器元件觀 處于第三電阻狀態(tài)中，那么所得電流可以“13”為中心且具有PDF18且如果存儲器元件觀 處于第四電阻狀態(tài)(租賃電阻狀態(tài))中，那么所得電流可以“14”為中心且具有PDF 20。
圖7C圖解說明基于存儲器元件觀同等可能處于所述四個電阻狀態(tài)中的任一者的 假定而將PDF 14、16、18及20組合成單個PDF。注意，圖7C的PDF以電流值“11”、“12”、 “13”及“14”為峰值。圖7C還圖解說明分別與存儲器元件觀的四個電阻狀態(tài)相關聯(lián)的四 個范圍36、38、40及42。范圍36、38、40及42可用于確定存儲器元件28被配置成哪一狀 態(tài)。舉例來說，在將讀取電壓施加到存儲器單元10且測量所得電流之后，如果所述電流在 范圍36內(nèi)，那么可確定存儲器元件觀被配置成與范圍36相關聯(lián)的電阻狀態(tài)且因此存儲器 單元10存儲與所述電阻狀態(tài)相關聯(lián)的特定位值(例如，“00” )。
然而，當將范圍36、38、40及42與PDF 14、16、18及20進行比較時，人們可得出以 下結(jié)論如果電流歸屬于范圍36內(nèi)，那么可將存儲器元件28配置成第二電阻狀態(tài)而非第一 電阻狀態(tài)為可能的。舉例來說，如果施加到存儲器單元10的讀取電壓為低(在圖6的PDF 的左手尾部上)且存儲器元件觀被配置成第二大電阻狀態(tài)(對應于PDF 16的狀態(tài))，那么 所得電流可歸屬于范圍36內(nèi)而非可如所預期地歸屬于范圍38內(nèi)。因此，在讀取存儲器單 元10時可能出現(xiàn)錯誤。
圖8A圖解說明跨越存儲器單元施加的電壓與由于所述電壓而由所述存儲器單元 傳導的電流之間的關系的另一實施例。如圖8A中所描繪，隨著跨越存儲器單元的電壓從零 增加，電流增加到轉(zhuǎn)變點68。隨著電壓增加超過轉(zhuǎn)變點68的電壓，電流減小到轉(zhuǎn)變點78。 另外，隨著電壓增加超過轉(zhuǎn)變點78，電流增加。
在一些實施例中，圖8A中所描繪的電壓-電流關系可由二極管沈產(chǎn)生。二極管 26可經(jīng)帶隙設計(如上文所描述)以產(chǎn)生具有圖8A中所圖解說明的特性的電壓-電流關 系。除轉(zhuǎn)變點68及78以外還具有轉(zhuǎn)變點的其它電壓-電流關系也為可能的。
在一些實施例中，二極管沈的絕緣材料34可包括如上文所描述的三種不同電介 質(zhì)材料(例如，圖2到3的材料M、56及58)的堆疊。所述多個層可經(jīng)帶隙設計以具有特 定勢壘高度。舉例來說，層可以增加或減小的勢壘高度的次序布置。因此，二極管沈可具 有包含如圖8A所圖解說明的兩個或兩個以上轉(zhuǎn)變點的電壓-電流關系。實際上，在一些實 施例中，如果層的數(shù)目增加，那么轉(zhuǎn)變點的數(shù)目可增加。
因此，當跨越二極管沈(例如，具有如圖2中所圖解說明的多個電介質(zhì)材料層的二 極管26的實施例)的第一電極(材料3 與第二電極(材料2 施加第一電壓時，二極管 26可使第一電流從所述第一電極傳導到所述第二電極。舉例來說，所述第一電壓及第一電 流可對應于圖8A的轉(zhuǎn)變點68處的電壓及電流?；蛘?，當跨越所述第一電極與所述第二電 極施加第二電壓時，二極管26可使第二電流從所述第一電極傳導到所述第二電極。所述第 二電壓可具有與所述第一電壓相同的極性且可具有比所述第一電壓大的量值。然而，所述 第二電流可小于所述第一電流。舉例來說，所述第二電壓及所述第二電流可對應于圖8A的 轉(zhuǎn)變點78處的電壓及電流。
或者，當跨越所述第一電極與第二電極施加第三電壓時，二極管沈可使第三電流 從所述第一電極傳導到所述第二電極。所述第三電壓可具有與所述第一及第二電壓相同的極性且可具有比所述第一及第二電壓大的量值。所述第三電流可大于所述第二電流(例 如，如果所述第三電壓及第三電流對應于圖8A的點69)且也可大于第一電流量(例如，如 果所述第三電壓及第三電流對應于圖8A的點71)。
在一些實施例中，除轉(zhuǎn)變點68及78以外，二極管沈的電壓-電流關系還可包含 兩個轉(zhuǎn)變點(未圖解說明)使得當跨越所述第一電極與所述第二電極施加第四電壓時二極 管26可使第四電流從所述第一電極傳導到所述第二電極。所述第四電壓可具有與所述第 一、第二及第三電壓相同的極性且可具有比所述第一、第二及第三電壓大的量值。所述第四 電流可小于第三電流量但大于第一及第二電流量。
此外，二極管沈可具有高于其二極管沈就可傳導電流的閾值電壓，且所述第一電 壓及所述第二電壓兩者均可高于所述閾值電壓。
還應注意，如果所述第一電壓及第一電流對應于轉(zhuǎn)變點68且如果電壓增加到稍 微高于所述第一電壓，那么所得電流將小于所述第一電流。類似地，如果所述電壓減小到稍 微低于所述第一電壓，那么所得電流也將小于所述第一電流。
圖8B圖解說明四個疊加的電流概率密度函數(shù)44、46、48及50。PDF 44、46、48及 50可分別與上文所描述的存儲器元件觀的四個電阻狀態(tài)相關聯(lián)。PDF 44可表示當跨越存 儲器單元10施加具有圖6中所圖解說明的PDF的電壓(例如，讀取電壓)時存儲器單元10 將傳導特定電流量的概率。
PDF 44可與存儲器元件觀的四個不同電阻狀態(tài)中的一者(S卩，四個狀態(tài)中的具有 最高電阻且因此最低電流的狀態(tài))相關聯(lián)。PDF 46、48及50分別與存儲器元件觀的其它 三個電阻狀態(tài)相關聯(lián)。作為實例，如果存儲器元件觀處于第二電阻狀態(tài)中且跨越存儲器單 元10施加電壓，那么所得電流可以“12”為中心且可具有PDF 46。類似地，如果存儲器元件 28處于第三電阻狀態(tài)中，那么所得電流可以“13”為中心且具有PDF 48且如果存儲器元件 觀處于第四電阻狀態(tài)(租賃電阻狀態(tài))中，那么所得電流可以“14”為中心且具有PDF 50。
PDF 44、46、48及50的形狀不同于PDF 14、16、18及20的形狀，即使兩組PDF均描 述由具有圖6的PDF的電壓產(chǎn)生的電流。形狀的此差異是由于當二極管沈經(jīng)帶隙設計以 具有例如轉(zhuǎn)變點68及78的轉(zhuǎn)變點時由二極管沈強加的圖8A的電壓-電流關系所致。由 于此電壓-電流關系，PDF 44、46、48及50可彼此具有比PDF 14、16、18與20之間的重疊 量小的重疊。在一些實施例中，PDF 44、46、48及50可不具有任何顯著重疊。
圖8C圖解說明基于存儲器元件觀同等可能處于四個電阻狀態(tài)中的任一者的假定 而將PDF 44、46、48及50組合成單個PDF。注意，圖8C的？0卩在值“11”、“12”、“13”及“14” 之間具有深谷。范圍36、38、40及42圖解說明于圖8C中且分別與存儲器元件28的四個電 阻狀態(tài)相關聯(lián)。當將范圍36、38、40及42與PDF 44、46、48及50進行比較時，人們可得出 以下結(jié)論如果電流歸屬于范圍38內(nèi)，那么存儲器元件觀被配置成第二電阻狀態(tài)而并非第 一電阻狀態(tài)為非?？赡艿?，這是因為PDF 44或PDF 48幾乎不重疊到區(qū)域38上。因此，與 具有類似于圖7A的電壓-電流關系的二極管相比，具有類似于圖8A的電壓-電流關系的 二極管可顯著減少與確定存儲器單元10的電阻狀態(tài)相關聯(lián)的錯誤。
實際上，在一些實施例中，由于出現(xiàn)錯誤的高概率，在具有類似于圖7A的電壓-電 流關系的存儲器單元中使用多于兩個電阻狀態(tài)可能為不實際的。因此，所述存儲器單元可 被配置成兩個電阻狀態(tài)中的一者且僅存儲一個信息位。相比之下，如果存儲器單元具有類19似于圖8A的電壓-電流關系，那么可使用四個存儲器狀態(tài)以使所述存儲器單元能夠存儲兩 個信息位。
圖9圖解說明存儲器單元10的另一電壓-電流關系。根據(jù)此關系，由電壓“VI” 產(chǎn)生的電流可為局部最大值。如果電壓增加到高于“VI”或減小到低于“VI”，那么電流可減 小。類似地，電壓“V2”、“V3”及“V4”可為局部最大值。如果二極管沈經(jīng)帶隙設計(使用 上文所描述的方法)以產(chǎn)生圖9的電壓-電流關系，那么可由二極管沈產(chǎn)生此電壓-電流關系。
在一些實施例中，通過跨越存儲器單元10施加具有值“VI”的編程電壓，可將存儲 器單元10配置成第一電阻狀態(tài)。在一些實施例中，所述編程電壓可具有擁有類似于圖6的 PDF的高斯分布的PDF。然而，由存儲器單元10響應于所述編程電壓而傳導的編程電流可 具有比所述編程電壓的PDF更緊密的PDF (例如，具有更小寬度及/或標準偏差的PDF)，這 是因為二極管26可將圖9的電壓-電流關系強加到所述編程電流上。所述編程電流可更 改存儲器元件觀使得存儲器元件觀處于所述第一電阻狀態(tài)中。
類似地，通過跨越存儲器單元10分別施加編程電壓“V2”、“V3”或“V4”，可將存儲 器單元10配置成第二、第三或第四電阻狀態(tài)。因此，由于圖9的電壓-電流關系，二極管沈 可使可能的編程電流的范圍變窄。因此，二極管沈可使四個相異編程電流范圍能夠?qū)⒋鎯?器元件觀編程為四個相異電阻狀態(tài)中的一者。在一些實施例中，所述四個編程電流范圍可 大致不重疊且因此所述四個相異電阻狀態(tài)也可大致不重疊。
作為實例，存儲器單元10可處于選自與圖8C的范圍36、40或42相關聯(lián)的電阻狀 態(tài)中的第一電阻狀態(tài)中?？煽缭阶志€M與位線22施加第一編程電壓使得第一電流流動穿 過存儲器元件觀及二極管26。所述第一編程電壓可在圖9的范圍112內(nèi)，其從電壓“V2” 延伸到高于電壓“V2”的轉(zhuǎn)變點。由于所述第一電流，存儲器元件觀的電阻狀態(tài)可從所述 第一電阻狀態(tài)改變?yōu)榕c圖8C的范圍38相關聯(lián)的第二電阻狀態(tài)。
隨后，可將存儲器單元10重新編程為處于所述第一電阻狀態(tài)而非所述第二電阻 狀態(tài)中。接著，可跨越字線M與位線22施加第二編程電壓使得第二電流流動穿過存儲器 元件觀及二極管沈。所述第二編程電壓可在范圍112內(nèi)且可大于所述第一編程電壓。由 于所述第二電流，存儲器元件觀的電阻狀態(tài)可從所述第一電阻狀態(tài)改變?yōu)樗龅诙娮?狀態(tài)。盡管所述第二編程電壓大于所述第一編程電壓的事實，但由于圖9中所圖解說明的 二極管26的電壓-電流關系所述第二電流可小于所述第一電流。
除二極管沈以外的其它裝置也可具有類似于圖8A的電壓-電流關系的電壓-電 流關系。舉例來說，經(jīng)連接以形成閘流管的兩個二極管可具有類似于圖8A的電壓-電流關 系的具有兩個或兩個以上轉(zhuǎn)變點的電壓-電流關系。
圖4到5的存儲器單元在每一存儲器單元中均具有單個二極管。在其它實施例中， 可在單個存儲器單元中利用多個二極管。舉例來說，可以背對背布置的方式提供一對二極 管以提供硅控整流器(SCR)或間流管類型性質(zhì)。圖10圖解說明包括背對背二極管布置的 存儲器單元。在參考圖10時，在適當位置處將使用與上文在描述圖1到9時所使用的編號 類似的編號。
圖10顯示半導體構(gòu)造的一部分70，且鄰近部分70顯示示意性電路圖72以圖解說 明部分70所包括的電組件。示意性電路圖72顯示，所述部分包括字線22、位線M、存儲器元件觀、第一二極管74及第二二極管76。所述第一及第二二極管彼此鄰近，且相對于彼此 處于背對背定向中。
部分70包括基底12、存儲器組件52 (含有位線M、存儲器元件觀及導電材料32) 及位于所述存儲器組件與所述字線之間的二極管74及76。二極管74包括二極管電介質(zhì) 材料80、82及84且二極管76包括二極管電介質(zhì)材料90、92及94。電介質(zhì)材料80、82、84、 90,92及94可包括上文針對二極管電介質(zhì)材料所論述的組合物中的任一者。
導電材料98位于所述二極管之間，且使所述二極管彼此橋接。所述導電材料可包 括任一適合組合物，且可(舉例來說)包括一種或一種以上金屬(舉例來說，鉭、鉬、鎢、鋁、 銅及金中的一者或一者以上)及/或一種或一種以上含金屬組合物(舉例來說，金屬硅化 物或金屬氮化物)。
圖10的二極管74與76的組合可具有例如圖8A或圖9的電壓-電流關系的具有 兩個或兩個以上轉(zhuǎn)變點的電壓-電流關系。因此，當讀取包含二極管74與76的組合的存 儲器單元時，所述存儲器單元可傳導具有在形狀上類似于圖8B中所圖解說明的PDF的PDF 的電流。因此，對于存儲器單元來說，被配置成四個不同電阻狀態(tài)中的一者從而使所述存 儲器單元能夠存儲兩個信息位可為實際的，這是因為PDF為不重疊或最低程度地重疊的事 實，如上文所論述。
圖11為圖解說明存儲器單元陣列的一個實施例的示意性電路圖。如圖11中所描 繪，每一存儲器單元包含存儲器元件觀及兩個二極管-二極管沈及二極管30。
在一存儲器單元中具有兩個二極管可提供勝過在一存儲器單元中具有單個二極 管的優(yōu)點。舉例來說，二極管26可具有類似于圖8A或圖9的電壓-電流關系，其實現(xiàn)上文 關于圖6到9所描述的特征及益處。然而，在一些實施例中，二極管沈在被加反向偏壓時 可允許泄漏電流，所述泄漏電流可大到(例如，在Ο.ΟΙμΑ與0.5μΑ之間)足以耗用不合 意的功率量或干擾相鄰存儲器單元。相比之下，二極管30在被加反向偏壓時可具有極低泄 漏電流(例如，在微微安與毫微微安范圍中的電流)但可具有類似于圖7的電壓-電流關 系的電壓-電流關系。通過使用串聯(lián)的二極管沈及二極管30，所述存儲器單元既可具有類 似于圖8Α或9的電壓-電流關系且在被加反向偏壓時又可具有極低泄漏電流。
圖12顯示構(gòu)造的一部分86且鄰近部分86顯示示意性電路圖87以圖解說明部分 86所包括的電組件。在參考圖12時，在適當位置處使用與上文在描述圖1到11時所使用 的編號類似的編號。
部分86包括基底12、位線22、二極管沈、存儲器元件洲及字線對，上文已詳細論 述了其中的每一者。在圖12所圖解說明的實施例中，二極管沈包含導電材料100而非材 料22。材料100可包括包含(舉例來說)以下各項的任一適合組合物或組合物的組合鋁、 鎢、鉬、鉬、鎳、鉭、銅、鈦、硅化鎢或硅化鉭；且材料32可包含鋁、鎢、鉬、鉬、鎳、鉭、銅、鈦、硅 化鎢或硅化鉭中的不同一者。在一些實施例中，材料100可具有從大約2納米到大約20納 米的厚度。如上文關于圖1到4所論述，材料34可包含不同電介質(zhì)材料的多個層。
另外，部分86包含二極管30。在一些實施例中，二極管30可包含經(jīng)ρ型摻雜的 硅層102及經(jīng)η型摻雜的硅層104。在一些實施例中，如果二極管30包含經(jīng)ρ型摻雜的硅 層102及經(jīng)η型摻雜的硅層104，那么材料22可包括經(jīng)導電摻雜的半導體(例如，經(jīng)導電 摻雜的硅)。二極管30可經(jīng)配置以在跨越位線22與字線M施加電壓使得位線22處于比21字線M高的電位時(當給存儲器單元加反向偏壓時)抑制電流從位線22穿過存儲器元件 28流動到字線對。在一些實施例中，二極管30可經(jīng)配置以在被加反向偏壓時具有極低泄 漏電流(例如，小于0.1微微安)。
圖13中顯示具有兩個二極管的存儲器單元的另一實施例。圖13顯示構(gòu)造的一部 分88且鄰近部分88顯示示意性電路圖89以圖解說明部分88所包括的電組件。在參考圖 12時，在適當位置處使用與上文在描述圖1到12時所使用的編號類似的編號。
部分88包括基底12、位線22、二極管沈、存儲器元件洲及字線對，上文已詳細論 述了其中的每一者。如上文關于圖1到4所論述，二極管沈可包含不同電介質(zhì)材料的多個 層。
另外，部分88包含二極管30。在所描繪的實施例中，二極管30包含一起形成肖特 基二極管的半導體材料110及與半導體材料Iio直接物理接觸的金屬材料108。金屬材料 108可包括包含(舉例來說)以下各項的任一適合組合物或組合物的組合鎢、鉭、鈦、鉬、 銅、鈷、鉬、鈀、鎳及其硅化物。金屬材料108可另外地或替代地包含鋯、鎂、鋅、銦、鈧、釔及 其氧化物中的一者或一者以上。半導體材料110可包括無定形硅及/或晶體硅。在一些實 施例中，半導體材料110可未經(jīng)摻雜。
肖特基二極管30可經(jīng)配置以在跨越位線22與字線M施加電壓使得位線22處于 比字線M高的電位時(當給存儲器單元加反向偏壓時)抑制電流從位線22穿過存儲器元 件觀流動到字線對。在一些實施例中，二極管30可經(jīng)配置以在被加反向偏壓時具有極低 泄漏電流(例如，小于0. 1微微安)。
可如下制作圖13的實施例。最初，可在基底12上方形成材料22。可通過利用光 刻處理及一個或一個以上蝕刻來對材料22進行圖案化。隨后，可在材料22上方形成材料 34。在一些實施例中，可在材料22上沉積材料34且可使用光刻處理及一個或一個以上蝕 刻對其進行圖案化?？山柚?舉例來說)原子層沉積(ALD)的任一適合方法沉積材料 34。如上文所論述，材料34可包含不同電介質(zhì)材料的多個層。在此情況下，可個別地沉積 材料34的層且使用光刻處理及一個或一個以上蝕刻對其進行圖案化。
在一些實施例中，可選擇在形成材料34時所使用的方法使得所述方法大致不改 變材料22的尺寸或以其它方式致使材料22不可作為二極管沈的電極操作。舉例來說，在 形成材料34時所使用的最大溫度可低于材料22的熔化溫度使得材料22不因材料34的形 成而改變尺寸或形狀。
隨后，可在材料34上方形成材料32?？赏ㄟ^利用光刻處理及一個或一個以上蝕刻 對材料32進行圖案化。材料32可未經(jīng)摻雜且材料32的形成可不使用高于材料22的熔化 溫度的溫度。接下來，可在材料32上方形成半導體材料110。舉例來說，可沉積半導體材料 110?？赏ㄟ^利用光刻處理及一個或一個以上蝕刻對半導體材料110進行圖案化。如上文 所提及，半導體材料110可未經(jīng)摻雜，這是因為對半導體材料110進行摻雜及/或退火可涉 及高于材料22或材料34的熔化溫度的溫度。
接下來，可在半導體材料110上方形成金屬材料108。舉例來說，可使用ALD沉積 金屬材料108。可通過利用光刻處理及一個或一個以上蝕刻對金屬材料108進行圖案化。
接著，在金屬材料108上方形成存儲器元件觀?？赏ㄟ^利用光刻處理及一個或一 個以上蝕刻對所述存儲器元件材料進行圖案化來形成存儲器元件28。
接著，在存儲器元件觀上方形成字線材料。在形成字線M及存儲器元件觀時所 使用的最大溫度可低于材料108、32及22的熔化溫度使得這些材料不因字線M或存儲器 元件觀的形成而改變尺寸或形狀。
圖13圖解說明提供于位線22與二極管30之間的二極管26。在其它配置中，二 極管沈可提供于存儲器元件觀與二極管30之間。除了可在二極管30之后而非在二極管 30之前形成二極管沈以外，用于形成所述其它配置的制作過程可類似于用于形成圖13的 配置的過程。在又一些實施例中，可反轉(zhuǎn)所述字線及所述位線的定向(使得所述字線位于 所述位線下方)且可在所述字線與所述存儲器元件之間或在所述位線與所述存儲器元件 之間形成二極管。
在一些實施例中，經(jīng)垂直堆疊的兩個存儲器單元可共享單個位線。制作所述經(jīng)垂 直堆疊的存儲器單元可比在所述兩個經(jīng)垂直堆疊的存儲器單元各自具有不同位線的情況 下使用更少的處理步驟。
圖14顯示構(gòu)造的一部分96且鄰近部分96顯示示意性電路圖97以圖解說明部分 96所包括的電組件。在參考圖14時，在適當位置處使用與上文在描述圖1到13時所使用 的編號類似的編號。
部分96包括基底12、兩個字線對、兩個存儲器元件觀、兩個二極管沈及一位線 22，上文已詳細論述了其中的每一者。如上文關于圖1到4所論述，二極管沈中的每一者 可包含不同電介質(zhì)材料的多個層。
可通過跨越上部字線M與位線22施加電壓使得上部字線M處于比位線22高的 電位且給上部二極管沈加正向偏壓來讀取或編程部分96的上部存儲器單元。響應于所述 電壓，電流可從上部字線M穿過上部存儲器單元流動到位線22。所述電流可用于讀取所述 上部存儲器單元或用于編程所述上部存儲器單元。在讀取或編程所述上部存儲器單元時， 可跨越下部存儲器單元施加給下部二極管沈加反向偏壓的電壓使得抑制流動穿過所述上 部存儲器單元的電流從位線22穿過下部存儲器元件觀流動到下部字線M，借此減小在讀 取或編程所述上部存儲器單元時將更改所述下部存儲器單元的電阻狀態(tài)的可能性。為給下 部二極管沈加反向偏壓，可跨越位線22與下部字線M施加電壓使得位線22處于比下部 字線M高的電位。
在讀取或編程部分96的下部存儲器單元時可使用類似過程，借此給上部二極管 26加反向偏壓同時給下部二極管沈加正向偏壓從而允許電流流動穿過下部存儲器元件。 所述電流可用于讀取或編程所述下部存儲器單元。由于上部二極管沈被加反向偏壓，因此 所述上部二極管可抑制電流流動穿過上部存儲器元件觀，借此減小在讀取或編程所述下部 存儲器單元時將更改所述上部存儲器單元的電阻狀態(tài)的可能性。
可如下制作圖14的實施例。最初，可在基底12上方形成材料24?？赏ㄟ^利用光 刻處理及一個或一個以上蝕刻對材料M進行圖案化。在一些實施例中，可使用包含(舉例 來說)原子層沉積(ALD)的任一適合方法在基底12上沉積材料M。
接著，在金屬材料M上方形成存儲器元件觀。可通過利用光刻處理及一個或一 個以上蝕刻對所述存儲器元件材料進行圖案化來形成存儲器元件觀。隨后，可在材料34 上方形成材料32?？赏ㄟ^利用光刻處理及一個或一個以上蝕刻對材料32進行圖案化。接 著，可在材料32上方形成材料34。如上文所論述，材料34可包含不同電介質(zhì)材料的多個層。在此情況下，可個別地沉積材料34的層且使用光刻處理及一個或一個以上蝕刻對其進 行圖案化。
在一些實施例中，可選擇在形成材料34時所使用的方法使得所述方法大致不改 變材料M的尺寸或以其它方式致使材料M不可操作。舉例來說，在形成材料34時所使用 的最大溫度可低于材料M的熔化溫度使得材料M不因材料34的形成而改變尺寸或形狀。 不借助退火而形成材料34可為有利的，這是因為退火可涉及由于高溫而不合意地更改材 料對的尺寸。
隨后，可在材料34上方形成材料22?？赏ㄟ^利用光刻處理及一個或一個以上蝕刻 來對材料22進行圖案化。在一些實施例中，可使用包含(舉例來說)原子層沉積(ALD)的 任一適合方法在材料34上沉積材料22。接著，重復形成材料34、32、觀及M的方法以形成 上部存儲器單元。
圖14圖解說明提供于位線22與存儲器元件觀之間的二極管沈。在其它配置中， 二極管26可提供于存儲器元件觀與字線M之間。用于形成所述其它配置的制作過程可 類似于用于形成圖14的配置的過程。此外，在一些實施例中，部分96的存儲器單元中的一 者或兩者可包含兩個二極管(例如，二極管沈及二極管30)而非單個二極管，如上文關于 圖13所描述。
權(quán)利要求
1.一種存儲器裝置，其包括第一字線；第二字線；位線；第一存儲器單元，其包括第一二極管及第一存儲器元件，所述第一二極管經(jīng)配置以選 擇性地允許電流從所述第一字線穿過所述第一存儲器元件流動到所述位線且抑制電流從 所述位線穿過所述第一存儲器元件流動到所述第一字線；及第二存儲器單元，其包括第二二極管及第二存儲器元件，所述第二二極管經(jīng)配置以允 許電流從所述第二字線穿過所述第二存儲器元件流動到所述位線且抑制電流從所述位線 穿過所述第二存儲器元件流動到所述第二字線。
2.根據(jù)權(quán)利要求1所述的裝置，其中所述第一存儲器元件可選擇性地配置成兩個或兩 個以上不同電阻狀態(tài)中的一者且所述第二存儲器元件可選擇性地配置成所述兩個或兩個 以上不同電阻狀態(tài)中的一者。
3.根據(jù)權(quán)利要求1所述的裝置，其中所述第一二極管包括第一電介質(zhì)材料、第一金屬 電極及第二金屬電極且所述第二二極管包括第二電介質(zhì)材料、第三金屬電極及第四金屬電 極。
4.根據(jù)權(quán)利要求3所述的裝置，其中所述第一電介質(zhì)材料包括選自二氧化硅、氮化硅、 氧化鈦、氧化鉭、氧化鋁、氮化鋁、氧化鉿、氧化鋯、氧化鎂、氧化釔及氧化鈮中的至少一種材 料，且所述第二電介質(zhì)材料包括選自二氧化硅、氮化硅、氧化鈦、氧化鉭、氧化鋁、氮化鋁、氧 化鉿、氧化鋯、氧化鎂、氧化釔及氧化鈮中的至少一種材料。
5.根據(jù)權(quán)利要求3所述的裝置，其中所述第一電介質(zhì)材料包括不同電介質(zhì)材料的多個 層，所述多個層經(jīng)配置以在跨越所述第一金屬電極與所述第二金屬電極施加電壓時在所述 多個層中的所述層之間的結(jié)處形成量子阱。
6.根據(jù)權(quán)利要求1所述的裝置，其中所述第一存儲器元件包括鈣鈦礦材料、相變材料、 硫族化物材料、離子傳輸材料、電阻切換材料及聚合材料中的一者或一者以上。
7.一種存儲器裝置構(gòu)造，其包括襯底；第一字線，其位于所述襯底上方；第一存儲器單元，其位于所述第一字線上方，所述第一存儲器單元包括第一二極管；位線，其位于所述第一存儲器單元上方；第二存儲器單元，其位于所述位線上方，所述第二存儲器單元包括第二二極管；第二字線，其位于所述第二存儲器單元上方；且其中所述第一二極管經(jīng)配置以允許電流從所述第一字線流動到所述位線并抑制電流 從所述位線流動到所述第一字線，且所述第二二極管經(jīng)配置以允許電流從所述第一字線流 動到所述位線并抑制電流從所述位線流動到所述第二字線。
8.根據(jù)權(quán)利要求7所述的構(gòu)造，其中所述第一存儲器單元包括可選擇性地配置成兩個 或兩個以上不同電阻狀態(tài)中的一者的第一存儲器元件且所述第二存儲器單元包括可選擇 性地配置成所述兩個或兩個以上不同電阻狀態(tài)中的一者的第二存儲器元件。
9.根據(jù)權(quán)利要求7所述的構(gòu)造，其中所述第一二極管包括第一電介質(zhì)材料、第一金屬電極及第二金屬電極，所述第一電介 質(zhì)材料與所述第一金屬電極及所述第二金屬電極兩者直接物理接觸；且所述第二二極管包括第二電介質(zhì)材料、第三金屬電極及第四金屬電極，所述第二電介 質(zhì)材料與所述第三金屬電極及所述第四金屬電極直接物理接觸。
10.根據(jù)權(quán)利要求9所述的構(gòu)造，其中所述第一電介質(zhì)材料包括不同電介質(zhì)材料的多 個層，所述多個層經(jīng)配置以在跨越所述第一金屬電極與所述第二金屬電極施加電壓時在所 述多個層中的所述層之間的結(jié)處形成量子阱。
11.根據(jù)權(quán)利要求10所述的構(gòu)造，其中所述多個層中的每一層具有不同勢壘高度，每 一勢壘高度和所述多個層中的所述層中的一者的導帶與價帶之間的能量差相關。
12.根據(jù)權(quán)利要求10所述的構(gòu)造，其中所述多個層以增加的勢壘高度的次序物理地布 置于所述第二金屬電極與所述第一金屬電極之間，所述多個層中最接近所述第二金屬電極 的一層具有所述多個層中的最低勢壘高度且所述多個層中最接近所述第一金屬電極的一 層具有所述多個層中的最高勢壘高度。
13.一種存儲器裝置，其包括 字線；位線；存儲器元件，其可選擇性地配置成兩個或兩個以上不同電阻狀態(tài)中的一者； 第一二極管，其經(jīng)配置以響應于正跨越所述位線與所述字線施加的第一電壓而抑制第 一電流從所述位線穿過所述存儲器元件流動到所述字線；及第二二極管，其包括電介質(zhì)材料且經(jīng)配置以響應于正跨越所述字線與所述位線施加的 第二電壓而允許第二電流從所述字線穿過所述存儲器元件流動到所述位線。
14.根據(jù)權(quán)利要求13所述的裝置，其中所述第一二極管包括未經(jīng)摻雜的半導體材料。
15.根據(jù)權(quán)利要求13所述的裝置，其中所述第一二極管包括肖特基二極管，所述肖特 基二極管包括金屬材料及半導體材料，所述金屬材料與所述半導體材料直接接觸。
16.根據(jù)權(quán)利要求15所述的裝置，其中所述半導體材料為無定形硅。
17.根據(jù)權(quán)利要求15所述的裝置，其中所述半導體材料為晶體硅。
18.根據(jù)權(quán)利要求13所述的裝置，其中所述第二二極管包括第一金屬電極及第二金屬 電極，且其中所述電介質(zhì)材料包括不同電介質(zhì)材料的多個層，所述多個層經(jīng)配置以響應于 所述第二電壓而在所述多個層中的所述層之間的結(jié)處形成量子阱。
19.一種構(gòu)造，其包括 襯底；位線，其位于所述襯底上方； 字線，其位于所述位線及所述襯底兩者上方；存儲器元件，其位于所述位線上方且位于所述字線下方，所述存儲器元件可選擇性地 配置成三個或三個以上不同電阻狀態(tài)中的一者；第一二極管，其位于所述位線上方且位于所述字線下方，所述第一二極管經(jīng)配置以響 應于正跨越所述位線與所述字線施加的第一電壓而抑制第一電流從所述位線穿過所述存 儲器元件流動到所述字線；及第二二極管，其位于所述位線上方且位于所述字線下方，所述第二二極管包括電介質(zhì)材料及金屬材料且經(jīng)配置以響應于正跨越所述字線與所述位線施加的第二電壓而允許第 二電流從所述字線穿過所述存儲器元件流動到所述位線。
20.根據(jù)權(quán)利要求19所述的構(gòu)造，其中所述電介質(zhì)材料包括不同電介質(zhì)材料的多個 層，所述多個層經(jīng)配置以響應于所述第二電壓而在所述多個層中的所述層之間的結(jié)處形成量子阱。
21.根據(jù)權(quán)利要求19所述的構(gòu)造，其中所述第一二極管包括肖特基二極管，所述肖特 基二極管包括金屬材料及未經(jīng)摻雜的半導體材料，所述金屬材料與所述未經(jīng)摻雜的半導體 材料直接接觸。
22.—種存儲器裝置形成方法，其包括 在襯底上方形成位線；在所述位線及所述襯底兩者上方形成字線；在所述位線上方且在所述字線下方形成存儲器元件，所述存儲器元件可選擇性地配置 成三個或三個以上不同電阻狀態(tài)中的一者；在所述位線上方且在所述字線下方形成第一二極管，所述第一二極管經(jīng)配置以響應于 正跨越所述位線與所述字線施加的第一電壓而抑制第一電流從所述位線穿過所述存儲器 元件流動到所述字線；及在所述位線上方且在所述字線下方形成第二二極管，所述第二二極管包括電介質(zhì)材 料、第一金屬電極及第二金屬電極，所述第二二極管經(jīng)配置以響應于正跨越所述字線與所 述位線施加的第二電壓而允許第二電流從所述字線穿過所述存儲器元件流動到所述位線。
23.根據(jù)權(quán)利要求22所述的方法，其中所述第二二極管的所述形成包括使用原子層沉 積在所述第二金屬電極上沉積所述電介質(zhì)材料。
24.根據(jù)權(quán)利要求22所述的方法，其中在所述第一二極管、所述第二二極管及所述存 儲器元件的所述形成時所使用的最大溫度小于所述第一金屬電極的熔化溫度及所述第二 金屬電極的熔化溫度兩者。
25.根據(jù)權(quán)利要求22所述的方法，其中所述第一二極管的所述形成包括在所述第二二 極管的所述形成之后形成所述第一二極管。
26.根據(jù)權(quán)利要求22所述的方法，其中所述第一二極管包括肖特基二極管，所述肖特 基二極管包括金屬材料及未經(jīng)摻雜的半導體材料，所述金屬材料與所述未經(jīng)摻雜的半導體 材料直接接觸。
27.根據(jù)權(quán)利要求22所述的方法，其中所述電介質(zhì)材料包括不同電介質(zhì)材料的多個 層，所述多個層經(jīng)配置以響應于所述第二電壓而在所述多個層中的所述層之間的結(jié)處形成量子阱。
28.一種電流傳導裝置，其包括 第一電極；第二電極；電介質(zhì)材料，其與所述第一電極及所述第二電極物理接觸；且 其中所述裝置經(jīng)配置以響應于正在所述第一電極與所述第二電極之間施加的第一電 壓而使第一電流從所述第一電極穿過所述電介質(zhì)材料傳導到所述第二電極，且響應于正在 所述第一電極與所述第二電極之間施加的第二電壓而使第二電流從所述第一電極穿過所述電介質(zhì)材料傳導到所述第二電極，所述第二電流小于所述第一電流且所述第二電壓大于 所述第一電壓。
29.根據(jù)權(quán)利要求觀所述的裝置，其中所述第一電壓及所述第二電壓兩者均大于閾值 電壓，所述裝置經(jīng)配置以當在所述第一電極與所述第二電極之間施加大于所述閾值電壓的 電壓時使電流從所述第一電極傳導到所述第二電極。
30.根據(jù)權(quán)利要求觀所述的裝置，其中所述裝置經(jīng)配置以響應于正在所述第一電極與 所述第二電極之間施加的第三電壓而使第三電流從所述第一電極穿過所述電介質(zhì)材料傳 導到所述第二電極，所述第三電壓大于所述第二電壓且所述第三電流大于所述第一電流及 所述第二電流兩者。
31.根據(jù)權(quán)利要求30所述的裝置，其中所述裝置進一步經(jīng)配置以響應于正在所述第一 電極與所述第二電極之間施加的第四電壓而使第四電流從所述第一電極穿過所述電介質(zhì) 材料傳導到所述第二電極，所述第四電壓大于所述第三電壓且所述第四電流小于所述第三 電流。
32.根據(jù)權(quán)利要求觀所述的裝置，其中所述裝置經(jīng)配置以在跨越所述第一電極與所述 第二電極施加具有與所述第一電壓的極性相反的極性的第三電壓時抑制電流從所述第二 電極穿過所述電介質(zhì)材料流動到所述第一電極。
33.根據(jù)權(quán)利要求觀所述的裝置，其中所述第一電壓及所述第二電壓兩者具有相同極性。
34.根據(jù)權(quán)利要求觀所述的裝置，其中所述第一電極包括第一金屬且所述第二電極包 括不同于所述第一金屬的第二金屬。
35.根據(jù)權(quán)利要求34所述的裝置，其中與所述第一金屬相關聯(lián)的第一功函數(shù)和用于從 所述第一金屬移除電子的能量的量相關，且與所述第二金屬相關聯(lián)的第二功函數(shù)和用于從 所述第二金屬移除電子的能量的量相關，所述第一功函數(shù)低于所述第二功函數(shù)。
36.根據(jù)權(quán)利要求34所述的裝置，其中所述電介質(zhì)材料具有大于所述第一金屬的功函 數(shù)及所述第二金屬的功函數(shù)兩者的勢壘高度，所述勢壘高度和所述電介質(zhì)材料的導帶與所 述電介質(zhì)材料的價帶之間的能量差相關。
37.根據(jù)權(quán)利要求34所述的裝置，其中所述第一金屬為鋁、鎢、鉬、鉬、鎳、鉭、銅、鈦、硅 化鎢或硅化鉭中的一者，且所述第二金屬為鋁、鎢、鉬、鉬、鎳、鉭、銅、鈦、硅化鎢或硅化鉭中 的不同一者。
38.根據(jù)權(quán)利要求觀所述的裝置，其中所述電介質(zhì)材料包括選自二氧化硅、氮化硅、 氧化鈦、氧化鉭、氧化鋁、氮化鋁、氧化鉿、氧化鋯、氧化鎂、氧化釔及氧化鈮中的至少一種材 料。
39.根據(jù)權(quán)利要求觀所述的裝置，其中所述電介質(zhì)材料包括多個層，所述多個層中的 每一層包括不同電介質(zhì)材料。
40.根據(jù)權(quán)利要求39所述的裝置，其中所述電介質(zhì)材料經(jīng)配置以響應于正跨越所述第 一電極與所述第二電極施加的所述第一電壓而在所述多個層中的所述層之間的結(jié)處形成量子阱。
41.根據(jù)權(quán)利要求39所述的裝置，其中所述多個層中的每一層具有不同勢壘高度，每 一勢壘高度和所述多個層中的所述層中的一者的導帶與價帶之間的能量差相關。
42.根據(jù)權(quán)利要求41所述的裝置，其中所述多個層包括第一多個層且其中所述電介質(zhì) 材料進一步包括插入于所述第一多個層中的所述電介質(zhì)材料層之間的絕緣材料的第二多 個層，第二多個薄層經(jīng)配置以抑制不同電介質(zhì)材料的所述第一多個層彼此混合。
43.根據(jù)權(quán)利要求41所述的裝置，其中所述多個層以增加的勢壘高度的次序物理地布 置于所述第二電極與所述第一電極之間，所述多個層中最接近所述第二電極的一層具有所 述多個層中的最低勢壘高度且所述多個層中最接近所述第一電極的一層具有所述多個層 中的最高勢壘高度。
44.根據(jù)權(quán)利要求39所述的裝置，其中所述多個層中的每一層具有一價帶能級且所述 多個層中的所述層的所述價帶能級為對準的。
45.根據(jù)權(quán)利要求39所述的裝置，其中所述多個層中的每一層具有一導帶能級且所述 多個層中的所述層的所述導帶能級為對準的。
46.根據(jù)權(quán)利要求39所述的裝置，其進一步包括位于所述多個層中的所述層中的第一 層上面且位于所述多個層中的所述層中的第二層下面的空隙。
47.一種構(gòu)造，其包括襯底；第二金屬層，其位于所述襯底上方；電介質(zhì)材料，其位于所述第二金屬層上方；第一金屬層，其位于所述電介質(zhì)材料上方；且其中所述電介質(zhì)材料經(jīng)配置以響應于正跨越所述第一金屬層與所述第二金屬層施加 的第一電壓而傳導第一電流，且響應于正跨越所述第一金屬層與所述第二金屬層施加的第 二電壓而傳導第二電流，所述第二電流小于所述第一電流且所述第二電壓高于所述第一電 壓。
48.根據(jù)權(quán)利要求47所述的構(gòu)造，其中所述電介質(zhì)材料與所述第一金屬層及所述第二 金屬層兩者直接物理接觸。
49.根據(jù)權(quán)利要求47所述的構(gòu)造，其中所述電介質(zhì)材料包括多個層，所述多個層中的 每一層包括不同電介質(zhì)材料，所述電介質(zhì)材料經(jīng)配置以響應于正施加的所述第一電壓而在 所述多個層中的所述層之間的結(jié)處形成量子阱。
50.根據(jù)權(quán)利要求49所述的構(gòu)造，其中所述多個層中的每一層具有小于或等于6納米 的厚度。
51.一種存儲器裝置，其包括字線；位線；存儲器元件，其可選擇性地配置成三個或三個以上不同電阻狀態(tài)中的一者；及二極管，其經(jīng)配置以響應于正跨越所述字線與所述位線施加的電壓而允許電流從所述 字線穿過所述存儲器元件流動到所述位線且無論所述電壓增加還是減小均使所述電流減
52.根據(jù)權(quán)利要求51所述的存儲器裝置，其中所述二極管包括第一二極管且進一步包 括第二二極管，所述第二二極管經(jīng)配置以響應于所述電壓而允許所述電流從所述字線穿過 所述存儲器元件流動到所述位線，所述第一二極管與所述第二二極管一起形成間流管。
53.根據(jù)權(quán)利要求51所述的存儲器裝置，其中所述存儲器元件包括鈣鈦礦材料、相變 材料、硫族化物材料、離子傳輸材料、電阻切換材料及聚合材料中的一者或一者以上。
54.根據(jù)權(quán)利要求51所述的存儲器裝置，其中所述二極管包括第一金屬電極、第二金 屬電極及不同電介質(zhì)材料的多個層，所述多個層經(jīng)配置以響應于所述電壓而在所述多個層 中的所述層之間的結(jié)處形成量子阱。
55.一種構(gòu)造，其包括 襯底；位線，其位于所述襯底上方； 字線，其位于所述位線及所述襯底兩者上方；存儲器元件，其位于所述位線上方且位于所述字線下方，所述存儲器元件可選擇性地 配置成三個或三個以上不同電阻狀態(tài)中的一者；及二極管，其位于所述位線上方且位于所述字線下方，所述二極管經(jīng)配置以響應于正跨 越所述字線與所述位線施加的電壓而允許電流從所述字線穿過所述存儲器元件流動到所 述位線且無論所述電壓增加還是減小均使所述電流減小。
56.根據(jù)權(quán)利要求55所述的構(gòu)造，其中所述二極管包括第一金屬電極、第二金屬電極 及不同電介質(zhì)材料的多個層，所述多個層經(jīng)配置以響應于所述電壓而在所述多個層中的所 述層之間的結(jié)處形成量子阱。
57.一種存儲器單元編程方法，其包括提供包括字線、位線、二極管及存儲器元件的存儲器單元，所述存儲器元件具有第一電阻；跨越所述字線與所述位線施加電壓，所述電壓在一電壓范圍內(nèi)； 使用所述二極管，響應于所述電壓的所述施加而控制流動穿過所述存儲器元件的電流 的量，使得在所述所施加的電壓為所述范圍內(nèi)的最低電壓的情況下，電流的所述量比在所 述電壓為所述范圍內(nèi)的最高電壓的情況下大；及作為所述電流的結(jié)果而更改所述存儲器元件以具有第二電阻。
58.根據(jù)權(quán)利要求57所述的方法，其中所述電壓為第一電壓，所述電流為第一電流，且 所述更改為第一次更改，且所述方法進一步包括在所述第一次更改之后，第二次更改所述存儲器元件以具有所述第一電阻而非所述第 二電阻；在所述第二次更改之后，跨越所述字線與所述位線施加第二電壓，所述第二電壓在所 述電壓范圍內(nèi)且大于所述第一電壓；使用所述二極管，響應于所述第二電壓而允許第二電流流動穿過所述存儲器元件，所 述第二電流小于所述第一電流；及作為所述第二電流的結(jié)果而更改所述存儲器元件以具有所述第二電阻。
59.根據(jù)權(quán)利要求57所述的方法，其進一步包括從所述字線及所述位線移除所述電 壓，借此中斷所述電流的所述流動，且其中所述存儲器元件在不存在所述電流或所述電壓 的情況下保持所述第二電阻。
60.根據(jù)權(quán)利要求57所述的方法，其中所述第二電阻大于所述第一電阻。
61.根據(jù)權(quán)利要求57所述的方法，其中所述第二電阻小于所述第一電阻。
62.根據(jù)權(quán)利要求57所述的方法，其中所述二極管包括第一金屬電極、第二金屬電極 及不同電介質(zhì)材料的多個層，所述多個層經(jīng)配置以響應于所述電壓而在所述多個層中的所 述層之間的結(jié)處形成量子阱。
全文摘要
一些實施例包含存儲器裝置，所述存儲器裝置具有字線；位線；存儲器元件，其可選擇性地配置成三個或三個以上不同電阻狀態(tài)中的一者；及二極管，其經(jīng)配置以響應于正跨越所述字線與所述位線施加的電壓而允許電流從所述字線穿過所述存儲器元件流動到所述位線且無論所述電壓增加還是減小均使所述電流減小。一些實施例包含存儲器裝置，所述存儲器裝置具有字線；位線；存儲器元件，其可選擇性地配置成兩個或兩個以上不同電阻狀態(tài)中的一者；第一二極管，其經(jīng)配置以響應于第一電壓而抑制第一電流從所述位線流動到所述字線；及第二二極管，其包括電介質(zhì)材料且經(jīng)配置以響應于第二電壓而允許第二電流從所述字線流動到所述位線。
文檔編號G11C8/08GK102037515SQ200980118151
公開日2011年4月27日 申請日期2009年4月30日 優(yōu)先權(quán)日2008年5月22日
發(fā)明者錢德拉·穆利 申請人:美光科技公司