專(zhuān)利名稱(chēng)：位線預(yù)處理存儲(chǔ)裝置及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件及其工作方法，具體涉及一種存儲(chǔ)器裝置及其工作方 法。
背景技術(shù)：
目前，各類(lèi)靜態(tài)隨機(jī)存儲(chǔ)器絕大部分采用一種典型的位線預(yù)充電電路來(lái)將處于非 讀寫(xiě)狀態(tài)的位線充電至一個(gè)特定電位，一般都是充電至電源電壓。如圖1所示，兩個(gè)P型 MOS晶體管(圖1所示M16和M63)將該對(duì)位線預(yù)充電至電源電壓，而另一個(gè)P型MOS晶體 管(圖1所示M17)則將兩根位線相連，保持預(yù)充電電位一致。由于是預(yù)充電到高電壓，因 此只需要一個(gè)P型MOS晶體管即可。如圖2所示，其中箭頭虛線顯示了這種預(yù)充電電路的靜態(tài)漏電通路。一般通過(guò)預(yù) 充電電路漏掉的電流要占到整個(gè)靜態(tài)隨機(jī)存儲(chǔ)器靜態(tài)漏電的40% 65%之間，其余的靜 態(tài)漏電則主要由存儲(chǔ)單元內(nèi)部器件所產(chǎn)生。如果能將傳統(tǒng)預(yù)充電電路的靜態(tài)漏電通路去 除，則至少可以降低整個(gè)靜態(tài)隨機(jī)存儲(chǔ)器靜態(tài)40 % 65 %的漏電。其次，考慮到這種預(yù)充電電路所帶來(lái)的動(dòng)態(tài)電流。圖3所示的是一個(gè)采用這種預(yù) 充電電路的靜態(tài)存儲(chǔ)單元陣列。讀寫(xiě)動(dòng)作時(shí)某根字線被選中開(kāi)啟，例如圖3中的WL0。此時(shí) 和WLO相連的所有存儲(chǔ)單元都開(kāi)啟，所有的位線已經(jīng)被預(yù)充電至電源電壓，并有一半的位 線被開(kāi)啟的存儲(chǔ)單元向地放電，假定這一半的位線電壓被放電至1/2電源電壓。則每次讀 寫(xiě)完成后進(jìn)入預(yù)充電階段又要將這一半的位線再次充電至電源電壓。如此往復(fù)，每個(gè)讀寫(xiě) 周期內(nèi)都要對(duì)整個(gè)陣列中一半的位線進(jìn)行一次充放電的循環(huán)。此外，每一對(duì)位線都占用一個(gè)如圖1所示的預(yù)充電電路，控制該預(yù)充電的電流損 耗也頗為可觀。以往設(shè)計(jì)經(jīng)驗(yàn)和測(cè)試結(jié)果表明，存儲(chǔ)單元陣列讀寫(xiě)周期內(nèi)對(duì)位線的循環(huán)充 放電占靜態(tài)隨機(jī)存儲(chǔ)器總體動(dòng)態(tài)電流的60% 90%。存儲(chǔ)單元陣列容量越大，則其中的位 線個(gè)數(shù)越多，每根位線的長(zhǎng)度越長(zhǎng)，上述對(duì)位線的循環(huán)充放電所占的整體動(dòng)態(tài)電流比例就 越高。對(duì)這部分的充放電電流進(jìn)行優(yōu)化，可有效降低整個(gè)靜態(tài)隨機(jī)存儲(chǔ)器總體動(dòng)態(tài)電流。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種降低動(dòng)態(tài)電流和降低漏電的電路，應(yīng)用于 靜態(tài)隨機(jī)存儲(chǔ)器中，以降低該靜態(tài)隨機(jī)存儲(chǔ)器的總體動(dòng)態(tài)電流功耗和靜態(tài)漏電流功耗。為了解決以上技術(shù)問(wèn)題，本發(fā)明提供了一種位線預(yù)處理存儲(chǔ)裝置；包括至少兩條 位線，以及與位線相連接的存儲(chǔ)單元，一個(gè)P型MOS晶體管和一個(gè)N型MOS晶體管；所述的 P型MOS晶體管的源極和漏極分別與兩條位線連接；所述的N型MOS晶體管的源極和漏極 分別與兩條位線連接；所述的P型MOS晶體管和N型MOS晶體管形成一個(gè)傳輸門(mén)將兩條位 線連接起來(lái)平衡位線間的電位；位線在非讀寫(xiě)狀態(tài)下浮空。本發(fā)明的有益效果在于可以有效降低整個(gè)靜態(tài)隨機(jī)存儲(chǔ)器靜態(tài)的漏電，有效降 低整個(gè)靜態(tài)隨機(jī)存儲(chǔ)器總體動(dòng)態(tài)電流，大幅減少存儲(chǔ)器的功耗。
本發(fā)明還提供了上述位線預(yù)處理存儲(chǔ)裝置的工作方法進(jìn)行讀動(dòng)作時(shí)，包括以下步驟每一對(duì)位線之間的傳輸門(mén)開(kāi)啟，保持兩根位線的電壓完全一致；讀動(dòng)作開(kāi)始后，所有位線對(duì)之間的傳輸門(mén)關(guān)閉，選中的字線開(kāi)啟，每一個(gè)位線對(duì)中 的兩根位線各自從相同的初始電壓沿相反的方向跟隨存儲(chǔ)單元內(nèi)的存儲(chǔ)值變化，逐步產(chǎn)生 電壓差；位線對(duì)上的電壓差是由對(duì)應(yīng)的存儲(chǔ)單元所決定；對(duì)于被選中的位線對(duì)或存儲(chǔ)單元，該電壓差將被輸入靈敏放大器來(lái)放大這個(gè)電壓 差，從而得到所需要讀取的值。進(jìn)行寫(xiě)動(dòng)作時(shí)，包括以下步驟每一對(duì)位線之間的傳輸門(mén)開(kāi)啟，保持兩根位線的電壓完全一致；寫(xiě)動(dòng)作開(kāi)始后所有位線對(duì)之間的傳輸門(mén)關(guān)閉，選中的字線開(kāi)啟；被選中的位線則被外部寫(xiě)電路分別充放電至電源電壓和地，從而寫(xiě)入值到存儲(chǔ)單兀。


下面結(jié)合附圖和具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步詳細(xì)說(shuō)明。圖1是現(xiàn)有位線預(yù)充電電路結(jié)構(gòu)示意圖；圖2是現(xiàn)有位線預(yù)充電電路結(jié)構(gòu)的靜態(tài)漏電示意圖；圖3是現(xiàn)有位線預(yù)充電電路結(jié)構(gòu)的存儲(chǔ)單元陣列示意圖；圖4是本發(fā)明實(shí)施例所述位線預(yù)充電電路結(jié)構(gòu)示意圖；圖5是本發(fā)明實(shí)施例所述位線預(yù)充電電路與存儲(chǔ)單元的示意圖；圖6是本發(fā)明實(shí)施例所述位線預(yù)充電電路結(jié)構(gòu)的存儲(chǔ)單元陣列示意圖。
具體實(shí)施例方式本發(fā)明所述的應(yīng)用于靜態(tài)隨機(jī)存儲(chǔ)器中位線預(yù)處理存儲(chǔ)裝置，不存在3個(gè)P型MOS 晶體管用作預(yù)充電的電路。如圖4所示，本發(fā)明所述的位線預(yù)處理存儲(chǔ)裝置利用一個(gè)P型 MOS和一個(gè)N型MOS晶體管組成的傳輸門(mén)來(lái)平衡位線間的電位。如圖5所示，位線在非讀寫(xiě) 狀態(tài)下不被預(yù)充電到固定的電壓值，而是浮空，位線BL和BL_懸浮，可以是任何電壓值。并 通過(guò)開(kāi)啟的傳輸門(mén)平衡該對(duì)位線之間的電位，使之相等，而該電壓值可以是OV到電源電壓 之間的任何一個(gè)電位，這取決于位線上初始電位值和位線上的電容總值。如圖6所示，當(dāng)一個(gè)存儲(chǔ)單元被選中并進(jìn)行讀動(dòng)作時(shí)，對(duì)應(yīng)的一對(duì)位線的傳輸門(mén) 關(guān)閉，并各自從相同的初始電壓沿相反的方向跟隨存儲(chǔ)單元內(nèi)的存儲(chǔ)值變化，逐步產(chǎn)生電 壓差，該電壓差輸入到靈敏放大器后將被放大到電源電壓(對(duì)應(yīng)存儲(chǔ)單元為邏輯1)或地 (對(duì)應(yīng)存儲(chǔ)單元為邏輯0)。如圖5所示，當(dāng)一個(gè)存儲(chǔ)單元未選中但其字線打開(kāi)時(shí)，對(duì)應(yīng)的一對(duì)位線的傳輸門(mén) 關(guān)閉，并各自從相同的初始電壓沿相反的方向跟隨存儲(chǔ)單元內(nèi)的存儲(chǔ)值變化，逐步產(chǎn)生電 壓差，該電壓差被用以維持存儲(chǔ)單元不被誤改寫(xiě)。這時(shí)需要對(duì)存儲(chǔ)單元的版圖作一定調(diào)整， 使得相鄰兩個(gè)存儲(chǔ)單元的位線之間至少存在一根地線或電源線，并且該地線或電源線所用
4的金屬層和走線方向必須和位線一致。圖4顯示了本發(fā)明中位線的預(yù)處理電路。其與傳統(tǒng)預(yù)充電電路的不同點(diǎn)在于1) 去除了兩個(gè)將位線預(yù)充電到固定電平的P型MOS晶體管；2)兩根位線之間采用由一個(gè)P型 MOS晶體管和一個(gè)N型晶體管組成的傳輸門(mén)來(lái)代替原來(lái)一個(gè)單一的P型MOS晶體管。降低動(dòng)態(tài)電流功耗和靜態(tài)漏電功耗的關(guān)鍵點(diǎn)即在于第一個(gè)不同點(diǎn)。將預(yù)充電電路 去除后靜態(tài)和動(dòng)態(tài)功耗的源將不復(fù)存在，從源頭上抑制了靜態(tài)和動(dòng)態(tài)電流的補(bǔ)充，達(dá)到降 低功耗的目的。去除預(yù)充電電路后在非讀寫(xiě)時(shí)間段，所有的位線都處于懸浮狀態(tài)，其上的電 壓值可以是0到電源電壓之間的任意值。為了保持每一對(duì)位線之間的電壓在非讀寫(xiě)時(shí)間段 內(nèi)完全一致，需要采用由一個(gè)P型MOS晶體管和一個(gè)N型晶體管組成的傳輸門(mén)來(lái)代替原來(lái) 一個(gè)單一的P型MOS晶體管，并在非讀寫(xiě)時(shí)間段內(nèi)該傳輸門(mén)保持開(kāi)啟狀態(tài)，保證兩根位線電 壓一致。采用本發(fā)明位線預(yù)處理存儲(chǔ)裝置的靜態(tài)隨機(jī)存儲(chǔ)器的讀寫(xiě)動(dòng)作如下所述讀動(dòng)作未開(kāi)始讀動(dòng)作之前的預(yù)處理階段，每一對(duì)位線之間的傳輸門(mén)開(kāi)啟，保持兩根位線 的電壓完全一致；讀動(dòng)作開(kāi)始后所有位線對(duì)之間的傳輸門(mén)關(guān)閉，選中的字線開(kāi)啟，每一個(gè)位線對(duì)中 的兩根位線各自從相同的初始電壓沿相反的方向跟隨存儲(chǔ)單元內(nèi)的存儲(chǔ)值變化，逐步產(chǎn)生 電壓差；位線對(duì)上的微弱電壓差是由對(duì)應(yīng)的存儲(chǔ)單元所決定，其方向和存儲(chǔ)單元中存儲(chǔ)值 一致，對(duì)于大多數(shù)未被選中的位線對(duì)或存儲(chǔ)單元而言，可以維持未選中存儲(chǔ)單元中的值不 被誤改寫(xiě)；對(duì)于被選中的位線對(duì)或存儲(chǔ)單元而言，該微弱電壓差將被輸入靈敏放大器來(lái)放 大這個(gè)電壓差，從而得到所需要讀取的值；如附圖6所示BLl從初始電壓值向地放電，BL1_ 則從初始電壓值往電源電壓充電；該電壓差被靈敏放大器放大后讀出數(shù)值為‘0’，與存儲(chǔ) 單元值一致。字線WLO開(kāi)啟后，位線BLl跟隨存儲(chǔ)單元值‘0’從原來(lái)的初始電壓向OV下降； 位線見(jiàn)1_跟隨存儲(chǔ)單元值‘1’從原來(lái)的初始電壓向VDD上升。寫(xiě)動(dòng)作未開(kāi)始寫(xiě)動(dòng)作之前的預(yù)處理階段，每一對(duì)位線之間的傳輸門(mén)開(kāi)啟，保持兩根位線 的電壓完全一致；寫(xiě)動(dòng)作開(kāi)始后所有位線對(duì)之間的傳輸門(mén)關(guān)閉，選中的字線開(kāi)啟，未被選中的大多 數(shù)位線對(duì)的動(dòng)作如前所述；被選中的位線則被外部寫(xiě)電路分別充放電至電源電壓和地。對(duì)于本發(fā)明所述的預(yù)處理電路還可以采用以下幾項(xiàng)改進(jìn)對(duì)存儲(chǔ)單元電路和版圖適當(dāng)調(diào)整，在不影響正常寫(xiě)動(dòng)作的情況下加大靜態(tài)噪聲容 限。此項(xiàng)措施將可有效改善位線之間的噪聲對(duì)存儲(chǔ)單元的影響。對(duì)存儲(chǔ)單元的版圖作一定調(diào)整，使得相鄰兩個(gè)存儲(chǔ)單元的位線之間至少存在一根 地線或電源線，并且該地線或電源線所用的金屬層和走線方向必須和位線一致。例如，位 線采用第二層金屬線走豎直方向，則間隔的地線或電源線也必須采用第二層金屬線走豎直 方向。這種做法使得相鄰存儲(chǔ)單元位線之間的噪聲源幾乎被間隔的地線或電源線徹底屏蔽 掉，可以最大限度的去除噪聲源，提高穩(wěn)定度；該種類(lèi)型的存儲(chǔ)單元版圖是應(yīng)用本發(fā)明于實(shí) 際靜態(tài)隨機(jī)存儲(chǔ)器電路設(shè)計(jì)中的必要基礎(chǔ)。采用的靈敏放大器需要考慮其直流工作點(diǎn)電壓范圍盡可能大，另外可采用一些輔助電路來(lái)對(duì)位線上傳遞下來(lái)的直流電壓作一定的調(diào)整在保持位線上原有電壓差的前提 下，將輸入到靈敏放大器差分輸入端的位線直流電位調(diào)整到靈敏放大器的直流工作點(diǎn)電壓 范圍內(nèi)。在0. 18微米B⑶工藝平臺(tái)上采用傳統(tǒng)預(yù)充電電路和本發(fā)明的預(yù)處理電路分別實(shí) 現(xiàn)兩個(gè)512K比特位的存儲(chǔ)器單元陣列(附圖3所示的是采用傳統(tǒng)預(yù)充電電路的陣列，附圖 6所示的是采用本發(fā)明預(yù)處理電路的陣列)。每根字線上有1024個(gè)存儲(chǔ)單元，對(duì)應(yīng)1024對(duì) 位線，一共512根字線，即每根位線上掛有512個(gè)存儲(chǔ)單元，對(duì)應(yīng)512根字線。這是一個(gè)純 粹的存儲(chǔ)單元陣列，除了存儲(chǔ)單元以外，只有附圖3中所示的每對(duì)位線上的預(yù)充電電路和 附圖6所示的每對(duì)位線上的預(yù)處理電路。以200兆赫茲的頻率對(duì)512根字線中的某一根字 線進(jìn)行周期性開(kāi)啟和關(guān)閉動(dòng)作，仿真結(jié)果得到的電源動(dòng)態(tài)平均電流分別如下采用傳統(tǒng)預(yù) 充電電路的存儲(chǔ)單元陣列25. 05毫安；采用本發(fā)明預(yù)處理電路的存儲(chǔ)單元陣列14. 04毫 安。仿真結(jié)果表明采用本發(fā)明預(yù)處理電路的存儲(chǔ)單元陣列的動(dòng)態(tài)平均電流比采用傳 統(tǒng)預(yù)充電電路的存儲(chǔ)單元陣列下降了 44% ；通常存儲(chǔ)單元陣列所消耗的動(dòng)態(tài)電流要占到整 個(gè)靜態(tài)隨機(jī)存儲(chǔ)器動(dòng)態(tài)電流的80%以上，則上述例子將會(huì)使得采用本發(fā)明預(yù)處理電路的靜 態(tài)隨機(jī)存儲(chǔ)器的動(dòng)態(tài)電流下降達(dá)35. 2%之多。本發(fā)明并不限于上文討論的實(shí)施方式。以上對(duì)具體實(shí)施方式
的描述旨在于為了描 述和說(shuō)明本發(fā)明涉及的技術(shù)方案?；诒景l(fā)明啟示的顯而易見(jiàn)的變換或替代也應(yīng)當(dāng)被認(rèn)為 落入本發(fā)明的保護(hù)范圍。以上的具體實(shí)施方式
用來(lái)揭示本發(fā)明的最佳實(shí)施方法，以使得本 領(lǐng)域的普通技術(shù)人員能夠應(yīng)用本發(fā)明的多種實(shí)施方式以及多種替代方式來(lái)達(dá)到本發(fā)明的 目的。
權(quán)利要求
一種位線預(yù)處理存儲(chǔ)裝置；包括至少兩條位線，以及與位線相連接的存儲(chǔ)單元，其特征在于，還包括一個(gè)P型MOS晶體管和一個(gè)N型MOS晶體管；所述的P型MOS晶體管的源極和漏極分別與兩條位線連接；所述的N型MOS晶體管的源極和漏極分別與兩條位線連接；所述的P型MOS晶體管和N型MOS晶體管形成一個(gè)傳輸門(mén)將兩條位線連接起來(lái)平衡位線間的電位；位線在非讀寫(xiě)狀態(tài)下浮空。
2.如權(quán)利要求1所述的位線預(yù)處理存儲(chǔ)裝置；其特征在于，相鄰兩個(gè)單元的位線之間 至少存在一根地線或電源線，該地線或電源線所用的金屬層和走線方向和位線一致。
3.如權(quán)利要求1所述的位線預(yù)處理存儲(chǔ)裝置的工作方法；其特征在于， 進(jìn)行讀動(dòng)作時(shí)，包括以下步驟每一對(duì)位線之間的傳輸門(mén)開(kāi)啟，保持兩根位線的電壓完全一致； 讀動(dòng)作開(kāi)始后，所有位線對(duì)之間的傳輸門(mén)關(guān)閉，選中的開(kāi)啟，每一個(gè)位線對(duì)中的兩根位 線各自從相同的初始電壓沿相反的方向跟隨存儲(chǔ)單元內(nèi)的存儲(chǔ)值變化，逐步產(chǎn)生電壓差； 位線對(duì)上的電壓差由對(duì)應(yīng)的存儲(chǔ)單元的存儲(chǔ)值所決定；對(duì)于被選中的位線對(duì)或存儲(chǔ)單元，所述電壓差輸入到靈敏放大器來(lái)進(jìn)行放大，從而得 到所需要讀取的值。
4.如權(quán)利要求1所述的位線預(yù)處理存儲(chǔ)裝置的工作方法；其特征在于， 進(jìn)行寫(xiě)動(dòng)作時(shí)，包括以下步驟每一對(duì)位線之間的傳輸門(mén)開(kāi)啟，保持兩根位線的電壓完全一致； 寫(xiě)動(dòng)作開(kāi)始后所有位線對(duì)之間的傳輸門(mén)關(guān)閉，選中的開(kāi)啟；被選中的一對(duì)位線被外部寫(xiě)電路分別充放電至電源電壓和地，從而寫(xiě)入值到存儲(chǔ)單兀。
全文摘要
本發(fā)明公開(kāi)了一種位線預(yù)處理存儲(chǔ)裝置及方法；包括至少兩條位線，以及與位線相連接的存儲(chǔ)單元，一個(gè)P型MOS晶體管和一個(gè)N型MOS晶體管；所述的P型MOS晶體管的源極和漏極分別與兩條位線連接；所述的N型MOS晶體管的源極和漏極分別與兩條位線連接；所述的P型MOS晶體管和N型MOS晶體管形成一個(gè)傳輸門(mén)將兩條位線連接起來(lái)平衡位線間的電位；位線在非讀寫(xiě)狀態(tài)下浮空。本發(fā)明可以有效降低整個(gè)靜態(tài)隨機(jī)存儲(chǔ)器靜態(tài)的漏電，有效降低整個(gè)靜態(tài)隨機(jī)存儲(chǔ)器總體動(dòng)態(tài)電流，大幅減少存儲(chǔ)器的功耗。
文檔編號(hào)G11C7/12GK101930795SQ20091005747
公開(kāi)日2010年12月29日 申請(qǐng)日期2009年6月25日 優(yōu)先權(quán)日2009年6月25日
發(fā)明者楊俊 申請(qǐng)人:上海華虹Nec電子有限公司