專利名稱：經(jīng)由使用有效數(shù)據(jù)指示符減少動態(tài)ram功率消耗的系統(tǒng)和方法
技術(shù)領(lǐng)域：
本發(fā)明大體上涉及存儲器領(lǐng)域，且特定來說，涉及用于減少動態(tài)RAM功率消耗的 系統(tǒng)和方法。
背景技術(shù)：
固態(tài)動態(tài)隨機存取存儲器(DRAM)是用于許多現(xiàn)代計算系統(tǒng)(包含便攜式電子裝 置)的具成本效益的大容量存儲器解決方案。DRAM (包含同步DRAM (SDRAM))與更快速的芯 片上存儲器結(jié)構(gòu)(例如，寄存器、靜態(tài)RAM (SRAM)等)相比提供較高的位密度和相對較低的 每位成本，且提供比電、磁或光學(xué)機械大容量存儲裝置(例如，硬盤、CD-ROM等)高得多的 存取速度。 圖1描繪代表性512兆位DRAM陣列100的邏輯圖。陣列100被組織為多個可單獨 尋址的排102、 104、 106、 108。每一排被劃分為大量(例如，4096個)行110。每一行110被 劃分為多個列(例如，512個列)，且每一列包含許多數(shù)據(jù)位，其通常被組織為字節(jié)(例如，8 個字節(jié))。此項技術(shù)中已知若干數(shù)據(jù)尋址方案。舉例來說，在排、行、列(BRC)尋址中，可將 存儲器地址解譯為
31-2625-2423-1211-32-0
芯片選擇排選擇行選擇列選擇字節(jié)選擇 在替代的尋址方案(例如，行、排、列(RBC)尋址)中，可將存儲器地址解譯為
31-2625-1413-1211-32-0
芯片選擇行選擇排選擇列選擇字節(jié)選擇 DRAM存儲器陣列是易失性的；存儲在DRAM陣列中的數(shù)據(jù)必須經(jīng)周期性地刷新以 維持其完整性。在DRAM刷新操作期間，大量數(shù)據(jù)存儲位置被同時從陣列100中讀出且被再 充電。常規(guī)上，逐行地刷新DRAM陣列。也就是說，選擇一行(或者，在某些實施方案中，同 時選擇每個排中的同一行)且在單個操作中刷新所述行內(nèi)的所有數(shù)據(jù)。如本文中所使用， 術(shù)語"可獨立刷新的存儲器單位"或IRMU是指在單個刷新操作中刷新的數(shù)據(jù)量。用于DRAM 陣列的IRMU通常為行，但本發(fā)明不限于逐行刷新操作。 針對IRMU的刷新操作常規(guī)上與存儲器存取交替，且被定時以使得在任何數(shù)據(jù)由 于電荷衰減而丟失之前刷新整個DRAM陣列。傳統(tǒng)上，由存儲器控制器(例如，處理器)供應(yīng) 刷新地址(即，每一可獨立刷新的存儲器單位的地址)，所述存儲器控制器通過唯一控制信 號組合來指定刷新操作?，F(xiàn)代的SDRAM組件可包含兩個額外的刷新模式自刷新和自動刷新。在兩種模式中，SDRAM組件包含內(nèi)部刷新地址計數(shù)器。自刷新用于許多系統(tǒng)(例如，電 池供電的電子裝置)中，所述系統(tǒng)采用"休眠"模式來節(jié)省功率。在自刷新模式中，不可存取 SDRAM組件來存儲或檢索數(shù)據(jù)；然而，SDRAM在內(nèi)部執(zhí)行刷新操作以確保所存儲數(shù)據(jù)的完整 性。在自動刷新模式中，存儲器控制器指定刷新操作，但不提供刷新地址。而是，SDRAM組件 使內(nèi)部刷新地址計數(shù)器遞增，所述計數(shù)器提供連續(xù)的可獨立刷新的存儲器單位(例如，行) 地址。 每一刷新操作在從DRAM陣列讀取數(shù)據(jù)且對其進行再充電時消耗功率。然而，尤其 在通電或系統(tǒng)復(fù)位后，DRAM陣列中的大多數(shù)存儲器存儲位置不含有有效數(shù)據(jù)。

發(fā)明內(nèi)容
根據(jù)本文中所揭示和主張的一個或一個以上實施例，維持指示符，其指示可刷新
的存儲器片段是否含有有效數(shù)據(jù)。當刷新操作針對相關(guān)聯(lián)的存儲器時，如果所述存儲器不 含有有效數(shù)據(jù)，那么抑制所述刷新操作?？赏ㄟ^抑制針對無效數(shù)據(jù)的刷新操作來實現(xiàn)顯著 的功率節(jié)省。 —個實施例涉及一種刷新動態(tài)存儲器的方法。指示符與每一可獨立刷新的存儲器
單位相關(guān)聯(lián)。在將數(shù)據(jù)寫入到可獨立刷新的存儲器單位后，設(shè)置相關(guān)聯(lián)的指示符以反映有 效數(shù)據(jù)。僅刷新其相關(guān)聯(lián)的指示符反映其中存儲有有效數(shù)據(jù)的可獨立刷新的存儲器單位。 —個實施例涉及一種DRAM組件。所述DRAM組件包含DRAM陣列，所述DRAM陣列 操作以存儲數(shù)據(jù)且被組織為多個可獨立刷新的存儲器單位。所述DRAM組件還包含多個指 示符，每一指示符與可獨立刷新的存儲器單位相關(guān)聯(lián)且指示是否有有效數(shù)據(jù)存儲于所述可 獨立刷新的存儲器單位中。所述DRAM組件進一步包含控制器，所述控制器接收控制信號且 操作以檢查指示符并僅刷新存儲有效數(shù)據(jù)的可獨立刷新的存儲器單位。


圖1是DRAM陣列中的數(shù)據(jù)組織的功能框圖。 圖2是DRAM陣列中的數(shù)據(jù)組織的功能框圖，其中有效指示符或位與每一可獨立刷
新的存儲器單位相關(guān)聯(lián)。 圖3是SDRAM組件的功能框圖。 圖4是單處理器計算系統(tǒng)的功能框圖。 圖5是多處理器計算系統(tǒng)的功能框圖。 圖6是刷新DRAM陣列的方法的流程圖。
具體實施例方式
圖2描繪根據(jù)一個實施例的DRAM陣列200組織的邏輯圖。陣列200在邏輯上被組 織為四個排202、204、206、208，每一排包括4096個行。代表性行被描繪為210。在此實施 例中，行210是最小的可獨立刷新的存儲器單位。指示符211與陣列200中的行210相關(guān) 聯(lián)，所述指示符211反映行210是否含有有效數(shù)據(jù)。在所描繪的實施例中，每一指示符211 包括單個位，其在本文中也稱作有效位，與每一行相關(guān)聯(lián)。圖2描繪若干組指示符位212、 214、216、218，每一指示符位分別與排202、204、206、208中的一行相關(guān)聯(lián)。在最小的可獨立刷新的存儲器單位包括橫跨所有四個排202、204、206、208的行的實施例中，將僅需要一組 指示符位212。 在刷新操作期間，檢查與當前尋址的可獨立刷新的存儲器單位(例如，IRMU 210) 相關(guān)聯(lián)的指示符或有效位(例如，指示符211)。如果指示符位被設(shè)置，從而指示相關(guān)聯(lián)的 IRMU含有有效數(shù)據(jù)，那么對所述IRMU執(zhí)行刷新操作以維持數(shù)據(jù)。如果指示符位未被設(shè)置， 從而指示相關(guān)聯(lián)的IRMU不含有有效數(shù)據(jù)，那么在一個實施例中，抑制刷新操作，從而節(jié)省 了原本將在刷新IRMU中消耗的功率。因此，將僅刷新含有有效數(shù)據(jù)的IRMU，且不刷新陣列 中的處于未經(jīng)初始化或"無關(guān)"狀態(tài)的IRMU。例如在自動刷新或自刷新期間，可由存儲器控 制器供應(yīng)或可由內(nèi)部地址計數(shù)器產(chǎn)生刷新地址。 可以多種方式維持指示符位。在一個實施例中，將指示符位存儲于存儲器陣列200 的固定或可編程部分中。在此情況下，陣列200的可使用大小減少了 0. 003%。在另一實施 例中，將指示符位存儲在存儲器中的除DRAM陣列200以外的DRAM/SDRAM組件上，例如存儲 于靜態(tài)RAM結(jié)構(gòu)中，存儲于寄存器中，等等。在一個實施例中，經(jīng)由類似于SDRAM組件的模 式寄存器和擴展模式寄存器存取序列的2循環(huán)序列來存取IRMU有效指示符存儲器。
圖3是根據(jù)一個實施例的SDRAM組件300的功能框圖。SDRAM 300包含DRAM陣列 301，其被組織為四個排302、304、306、308。每一排包含行和列解碼器312、310。讀出放大 器314將來自DRAM陣列301的讀取數(shù)據(jù)提供到I/O緩沖器316。來自I/O緩沖器316的寫 入數(shù)據(jù)穿過輸入緩沖器318，且在寫入到DRAM陣列301中之前存儲于寫入數(shù)據(jù)寄存器320 中。 由狀態(tài)機322控制SDRAM組件300的操作。排和存儲器地址被輸入到地址緩沖器 324且存儲于地址寄存器326中，其中其控制列預(yù)解碼器和計數(shù)器電路328。模式寄存器 330和擴展模式寄存器332存儲模式選擇位，例如列地址選通(CAS)延遲、突發(fā)長度等，其控 制突發(fā)計數(shù)器334和數(shù)據(jù)輸出控制電路336的操作。 刷新邏輯和定時器電路338從內(nèi)部計數(shù)器340接收IRMU地址，并從IRMU有效存 儲器342接收IRMU有效位。所述刷新邏輯將IRMU地址輸出到行預(yù)解碼器344。請注意，雖 然在圖3中將IRMU有效存儲器342描繪為單獨的且與DRAM陣列301遠離的功能塊，但在 物理上專用于存儲IRMU有效指示符的存儲器可為DRAM陣列301的一部分，或可為單獨的 DRAM、 SRAM、寄存器或其它存儲器。 在一個實施例中，SDRAM組件300自動監(jiān)視寫入地址，且設(shè)置對應(yīng)于每一寫入操作 所針對的IRMU的IRMU有效指示符。刷新邏輯338隨后在每一刷新操作時檢查IRMU有效 存儲器342，且抑制針對不含有有效數(shù)據(jù)的任何IRMU的刷新循環(huán)。這將SDRAM組件300的 功率消耗減到最少，但不需要存儲器控制器或處理器的任何刷新抑制認知或參與。當DRAM 陣列301大多數(shù)不具有有效數(shù)據(jù)時，主要的功率節(jié)省有可能發(fā)生在通電或復(fù)位之后。隨著 存儲器控制器將數(shù)據(jù)寫入到DRAM陣列301中的較多IRMU，較多的IRMU有效位被設(shè)置，且較 少的刷新循環(huán)被抑制。在此實施例中，IRMU存儲器342在加電或復(fù)位之后作為SDRAM組件 300初始化的一部分被自動清除。此實施例允許系統(tǒng)設(shè)計者利用SDRAM組件300的較低功 率消耗，同時利用不包含復(fù)雜的存儲器管理功能性的現(xiàn)有存儲器控制器和軟件。
在一個實施例中，可由來自存儲器控制器的命令(例如，預(yù)定義的模式寄存器330 或擴展模式寄存器332寫入操作或位模式)清除IRMU存儲器342。此實施例允許在軟(即，軟件起始的)復(fù)位之后獲得減少的SDRAM組件300功率消耗，但需要存儲器控制器發(fā) 布IRMU存儲器342清除命令。 圖4描繪控制并減少DRAM功率消耗的計算系統(tǒng)400。系統(tǒng)400包含例如處理器 402、存儲器控制器硬件404 (其可與處理器402集成)等存儲器控制器以及例如SDRAM組 件406等存儲器裝置。SDRAM組件406內(nèi)的DRAM陣列在邏輯上被劃分為可獨立刷新的存儲 器單位408a、408b、408c、 ".408j。例如位410a、410b、410c、…410j等IRMU有效指示符 與每一 IRMU相關(guān)聯(lián)，其指示相關(guān)聯(lián)的IRMU是否含有有效數(shù)據(jù)。 多個軟件任務(wù)412、414在處理器402上執(zhí)行。每一軟件任務(wù)可分配存儲器以用于 數(shù)據(jù)存儲，且可釋放不再需要的存儲器。軟件存儲器管理器416是管理用于處理器402的 存儲器的軟件模塊。軟件存儲器管理器416從軟件任務(wù)412、414接收存儲器"分配"和/ 或"釋放"請求。作為響應(yīng)，軟件存儲器管理器416將存儲器分配給任務(wù)412、414和從所述 任務(wù)412、414分配存儲器，將所分配的存儲器映射到一個或一個以上可獨立刷新的存儲器 單位408a、408b、408c、 ".408j (例如，行)，且設(shè)置和清除對應(yīng)的IRMU有效指示符410a、 410b、410c、 ".410j以反映當前在IRMU 408a、408b、408c、 ".408j中的數(shù)據(jù)的狀態(tài)。在一 個實施例中，實際的存儲器控制器是獨立的硬件元件404;在另一實施例中，存儲器控制器 功能性被集成到處理器402中。SDRAM組件406抑制針對含有無效數(shù)據(jù)的IRMU 408a、408b、 、…408j的所有刷新操作。 圖5描繪控制存儲器分配并將SDRAM功率消耗減到最少的多處理器系統(tǒng)500。處理 器502、504在系統(tǒng)總線506上彼此通信且與存儲器控制器硬件508通信?？偩€506也可實 施為交換構(gòu)造、縱橫開關(guān)等，如此項技術(shù)中已知的。 一個或一個以上軟件任務(wù)503、516、518 在處理器502、504上執(zhí)行。系統(tǒng)范圍的軟件存儲器管理器520在一個處理器504上執(zhí)行， 從而將存儲器分配給在系統(tǒng)中執(zhí)行的所有軟件任務(wù)503、516、518和從所述軟件任務(wù)503、 516、518分配存儲器。在處理器502上執(zhí)行的任何軟件任務(wù)503可在總線506上將存儲器 分配和釋放請求發(fā)送到軟件存儲器管理器520。如上文所描述，軟件存儲器管理器520將存 儲器分配給任務(wù)503、516、518和從所述任務(wù)503、516、518分配存儲器，將所分配的存儲器 映射到一個或一個以上可獨立刷新的存儲器單位512a、512b、512c、…512j，且經(jīng)由存儲器 控制器硬件508設(shè)置和清除對應(yīng)的IRMU有效指示符514a、514b、514c、…514j以反映當前 存儲在IRMU 512a、512b、512c、…512 j中的數(shù)據(jù)的狀態(tài)。SDRAM組件510抑制針對含有無 效數(shù)據(jù)的IRMU 512a、512b、512c、…512j的刷新操作。 在常規(guī)的刷新模式、自動刷新模式或自刷新模式中，SDRAM組件300、406、510將刷 新地址(由存儲器控制器或內(nèi)部計數(shù)器供應(yīng))與IRMU有效存儲器342、410、514進行比較， 且抑制針對不含有有效數(shù)據(jù)的IMU 408、512的刷新操作。在一個實施例中，其中軟件存儲 器管理器416、520主動管理存儲器并設(shè)置/清除IRMU有效位410、514，所述系統(tǒng)可通過在 物理存儲器從分配給軟件任務(wù)中釋放且返回到"池"中時動態(tài)地抑制去往IRMU的刷新命令 來進一步優(yōu)化存儲器刷新且將功率消耗減到最少，在此情況下其數(shù)據(jù)內(nèi)容不相關(guān)。
在常規(guī)的刷新模式中，軟件存儲器管理器416、520可僅提供含有有效數(shù)據(jù)的 IRMU408、512的刷新地址。在自動刷新或自刷新模式中，SDRAM組件300、406、510可通過在 每一刷新操作之后將其刷新地址計數(shù)器遞增到含有有效數(shù)據(jù)的下一 IRMU 408、512而"跳 過"無效的存儲器。在任一情況下，存儲器控制器404、508可增加刷新操作之間的延遲，使得用最大刷新周期僅全部刷新含有有效數(shù)據(jù)的IRMU 408、512。在此實施例中，SDRAM組件 300、406、510不抑制刷新命令。這通過避免不必要的存儲器命令循環(huán)而進一步優(yōu)化功率消 耗(并減少總線擁塞)，且減少強加于進行中的存儲器存取的延遲刷新命令。
圖6描繪根據(jù)一個或一個以上實施例的刷新DRAM的方法600。在初始化后，清除 所有IRMU指示符(方框602)。所述方法隨后檢查是否將執(zhí)行刷新操作(方框604)。在傳 統(tǒng)的刷新模式中，由從存儲器控制器發(fā)送到DRAM組件的控制信號來指示刷新操作，且在地 址總線上指示待刷新的IRMU。在自動刷新模式中，由存儲器控制器命令刷新操作，且內(nèi)部計 數(shù)器提供IRMU刷新地址。在自刷新模式中，刷新定時器的期滿指示需要刷新操作，且內(nèi)部 計數(shù)器提供IRMU地址。 如果指示刷新操作(方框604)，那么檢查與當前IRMU地址(例如，行地址)相關(guān) 聯(lián)的IRMU指示符(方框606)。如果IRMU指示符指示IRMU含有有效數(shù)據(jù)(方框608)，那 么對所尋址的IRMU執(zhí)行刷新操作(方框610)。如果IRMU指示符指示所述IRMU不含有有 效數(shù)據(jù)(方框608)，那么抑制刷新操作，從而節(jié)省原本將由刷新無效(或"無關(guān)")數(shù)據(jù)所 耗費的功率。 在自刷新模式中，SDRAM組件在方框604處等待刷新地址計數(shù)器的下一期滿。在 其它刷新模式中，如果不命令刷新操作(方框604)，那么DRAM(或SDRAM)組件執(zhí)行存儲器 控制器所命令的讀取、寫入和/或寄存器存取操作(方框612)。在一個實施例中，其中存儲 器管理軟件模塊分配和釋放存儲器塊，存儲器或寄存器存取操作可包含針對IRMU存儲器 的操作——讀取、設(shè)置以及清除IRMU指示符。在一個實施例中，在針對相關(guān)聯(lián)的IRMU的寫 入操作后自動設(shè)置IRMU指示符(方框614)。在此實施例中，僅在初始化后清除IRMU指示 符(方框602)，但可在至少一次將有效數(shù)據(jù)寫入到許多IRMU之前提供顯著的功率節(jié)省。
通過對DRAM陣列的物理刷新操作應(yīng)用存儲器管理的軟件范例(其中存儲器僅在 被分配給任務(wù)時才為相關(guān)的，且在分配之前或在釋放之后呈現(xiàn)"無關(guān)"狀態(tài))，可通過消除針 對未保持有效數(shù)據(jù)的存儲器片段的不必要的刷新操作而實現(xiàn)顯著的功率節(jié)省。在一個實施 例中，通過設(shè)置相關(guān)聯(lián)的IRMU位來對有效數(shù)據(jù)進行跟蹤是自動的。在此實施例中，在不具 有對用以選擇性地抑制刷新操作的能力的軟件存儲器管理或認知的系統(tǒng)中可得到本發(fā)明 的功率節(jié)省益處。在其它實施例中，對IRMU存儲器的直接控制允許實現(xiàn)復(fù)雜的存儲器管理 和最大的功率節(jié)省。 如本文中所使用，術(shù)語"可獨立刷新的存儲器單位"或IRMU是指在單個刷新操作 中刷新的數(shù)據(jù)量。用于DRAM陣列的IRMU通常為行，但本發(fā)明不限于此。如本文中所使用， 術(shù)語"設(shè)置"是指將數(shù)據(jù)寫入到IRMU指示符以指示有效數(shù)據(jù)存儲于相關(guān)聯(lián)的IRMU中，而不 管所述數(shù)據(jù)的值(例如，0或1，或多位模式)。"清除"是指將數(shù)據(jù)寫入到IRMU指示符以指示 有效數(shù)據(jù)不存儲于相關(guān)聯(lián)的IRMU中，而不管所述數(shù)據(jù)的值(例如，0或1，或多位模式)。如 本文中所使用，"DRAM陣列"是指動態(tài)隨機存取存儲器陣列，其將數(shù)據(jù)存儲在DRAM和SDRAM 集成電路組件兩者中。如本文中所使用，術(shù)語單獨的"DRAM"或"DRAM組件"的范圍包含異 步DRAM存儲器組件和SDRAM組件兩者。如本文中所使用，術(shù)語"分配"是指將一定范圍的 存儲器地址指派給軟件任務(wù)，且術(shù)語"釋放"是指將先前分配的存儲器地址返回到未經(jīng)分配 的存儲器的池。 雖然本文中已關(guān)于本發(fā)明的特定特征、方面和實施例描述了本發(fā)明，但將明白，能夠在本發(fā)明的廣泛范圍內(nèi)做出許多變化、修改和其它實施例，且因此，所有變化、修改和實 施例應(yīng)被視為處于本發(fā)明的范圍內(nèi)。因此，本發(fā)明的實施例在所有方面應(yīng)被解釋為說明性 的而不是限制性的，且希望在其中涵蓋屬于所附權(quán)利要求書的含義和等效范圍內(nèi)的所有改變。
權(quán)利要求
一種刷新動態(tài)存儲器的方法，其包括將指示符與每一可獨立刷新的存儲器單位相關(guān)聯(lián)；在將數(shù)據(jù)寫入到可獨立刷新的存儲器單位后，設(shè)置所述相關(guān)聯(lián)的指示符以反映有效數(shù)據(jù)；以及僅刷新其相關(guān)聯(lián)的指示符反映其中存儲有有效數(shù)據(jù)的所述可獨立刷新的存儲器單位。
2. 根據(jù)權(quán)利要求1所述的方法，其中所述可獨立刷新的存儲器單位是行。
3. 根據(jù)權(quán)利要求1所述的方法，其中所述可獨立刷新的存儲器單位包括跨越兩個或兩 個以上存儲器排的行。
4. 根據(jù)權(quán)利要求1所述的方法，其中所述指示符是有效位。
5. 根據(jù)權(quán)利要求4所述的方法，其中所述有效位存儲于DRAM陣列中。
6. 根據(jù)權(quán)利要求4所述的方法，其中所述有效位存儲于靜態(tài)存儲器中。
7. 根據(jù)權(quán)利要求4所述的方法，其中所述有效位存儲于寄存器中。
8. 根據(jù)權(quán)利要求1所述的方法，其中設(shè)置所述相關(guān)聯(lián)的指示符以反映有效數(shù)據(jù)包括 在將數(shù)據(jù)寫入到所述相關(guān)聯(lián)的可獨立刷新的存儲器單位后，自動設(shè)置所述指示符。
9. 根據(jù)權(quán)利要求1所述的方法，其中設(shè)置所述相關(guān)聯(lián)的指示符以反映有效數(shù)據(jù)包括 在來自存儲器控制器的命令時設(shè)置所述指示符。
10. 根據(jù)權(quán)利要求1所述的方法，其中在復(fù)位時清除經(jīng)設(shè)置以反映有效數(shù)據(jù)的指示符。
11. 根據(jù)權(quán)利要求1所述的方法，其中在來自存儲器控制器的命令時清除經(jīng)設(shè)置以反 映宥效數(shù)據(jù)的指示符。
12. 根據(jù)權(quán)利要求1所述的方法，其中僅刷新其相關(guān)聯(lián)的指示符反映其中存儲有有效數(shù)據(jù)的所述可獨立刷新的存儲器單位包括僅自刷新其相關(guān)聯(lián)的指示符反映其中存儲有有效數(shù)據(jù)的所述可獨立刷新的存儲器單位。
13. 根據(jù)權(quán)利要求1所述的方法，其中僅刷新其相關(guān)聯(lián)的指示符反映其中存儲有有效數(shù)據(jù)的所述可獨立刷新的存儲器單位包括僅自動刷新其相關(guān)聯(lián)的指示符反映其中存儲有 有效數(shù)據(jù)的所述可獨立刷新的存儲器單位。
14. 根據(jù)權(quán)利要求1所述的方法，其中僅刷新其相關(guān)聯(lián)的指示符反映其中存儲有有效數(shù)據(jù)的所述可獨立刷新的存儲器單位包括連續(xù)刷新非鄰接的可獨立刷新的存儲器單位。
15. 根據(jù)權(quán)利要求1所述的方法，其中僅刷新其相關(guān)聯(lián)的指示符反映其中存儲有有效數(shù)據(jù)的所述可獨立刷新的存儲器單位包括 接收刷新命令；檢查與當前刷新地址相關(guān)聯(lián)的所述指示符；以及如果所述指示符反映有效數(shù)據(jù)，那么刷新所述所尋址的可獨立刷新的存儲器單位。
16. 根據(jù)權(quán)利要求14所述的方法，其進一步包括如果所述指示符反映無效數(shù)據(jù)，那么 抑制刷新循環(huán)。
17. 根據(jù)權(quán)利要求14所述的方法，其進一步包括如果所述指示符反映有效數(shù)據(jù)，那么 將所述刷新地址遞增到具有反映有效數(shù)據(jù)的指示符的下一可獨立刷新的存儲器單位。
18. 根據(jù)權(quán)利要求16所述的方法，其進一步包括與跳過的刷新地址的數(shù)目成比例地 降低刷新頻率。
19. 一種DRAM組件，其包括DRAM陣列，其操作以存儲數(shù)據(jù)，所述DRAM陣列被組織為多個可獨立刷新的存儲器單位；多個指示符，每一指示符與可獨立刷新的存儲器單位相關(guān)聯(lián)，且指示是否有有效數(shù)據(jù) 存儲于所述可獨立刷新的存儲器單位中；以及控制器，其接收控制信號且操作以檢查所述指示符并僅刷新存儲有效數(shù)據(jù)的所述可獨 立刷新的存儲器單位。
20. 根據(jù)權(quán)利要求19所述的DRAM組件，其進一步包括刷新計數(shù)器，所述刷新計數(shù)器操 作以產(chǎn)生所述DRAM陣列中的可獨立刷新的存儲器單位的地址。
21. 根據(jù)權(quán)利要求19所述的DRAM組件，其進一步包括操作以在將數(shù)據(jù)寫入到所述相關(guān) 聯(lián)的可獨立刷新的存儲器單位時設(shè)置指示符的電路。
22. 根據(jù)權(quán)利要求19所述的DRAM組件，其中所述指示符在初始化期間被清除。
23. 根據(jù)權(quán)利要求19所述的DRAM組件，其中所述控制器進一步操作以響應(yīng)于控制信號 來設(shè)置或清除所述指示符。
24. 根據(jù)權(quán)利要求19所述的DRAM組件，其中所述指示符存儲于一個或一個以上可獨立 刷新的存儲器單位中。
25. 根據(jù)權(quán)利要求19所述的DRAM組件，其中所述指示符存儲于不同于所述DRAM陣列 的存儲器中。
26. —種至少包含存儲器管理器計算機程序的計算機可讀媒體，所述存儲器管理器計 算機程序操作以執(zhí)行以下步驟接收來自軟件任務(wù)的對將存儲器分配給所述任務(wù)的請求；從存儲器裝置中的一個或一個以上可獨立刷新的存儲器單位將存儲器分配給所述任 務(wù)；以及設(shè)置與每一可獨立刷新的存儲器單位相關(guān)聯(lián)的指示符，以引導(dǎo)所述存儲器裝置不抑制 針對所述可獨立刷新的存儲器單位的刷新操作。
27. 根據(jù)權(quán)利要求26所述的計算機可讀媒體，其中所述存儲器管理器計算機程序進一 步操作以執(zhí)行以下步驟接收來自所述軟件任務(wù)的對釋放先前分配給所述任務(wù)的存儲器的請求； 釋放先前分配給所述任務(wù)的存儲器；以及如果已釋放了可獨立刷新的存儲器單位中的所有所述存儲器，那么清除所述相關(guān)聯(lián)的 指示符以弓I導(dǎo)所述存儲器裝置抑制針對所述可獨立刷新的存儲器單位的刷新操作。
28. 根據(jù)權(quán)利要求26所述的計算機可讀媒體，其中所述存儲器管理器計算機程序?qū)⒋?儲器分配給在單個處理器上執(zhí)行的多個軟件任務(wù)。
29. 根據(jù)權(quán)利要求26所述的計算機可讀媒體，其中所述存儲器管理器計算機程序?qū)⒋?儲器分配給兩個或兩個以上軟件任務(wù)，每一軟件任務(wù)在不同的處理器上執(zhí)行。
30. 根據(jù)權(quán)利要求26所述的計算機可讀媒體，其中所述存儲器管理器計算機程序在最 初將數(shù)據(jù)寫入到所述相關(guān)聯(lián)的可獨立刷新的存儲器單位后設(shè)置可獨立刷新的存儲器單位 指示符。
全文摘要
DRAM或SDRAM組件維持指示符，所述指示符指示DRAM陣列的可獨立刷新的存儲器單位(例如，行)是否含有有效數(shù)據(jù)。當刷新操作針對相關(guān)聯(lián)的存儲器時，如果所述存儲器不含有有效數(shù)據(jù)，那么抑制所述刷新操作。可通過抑制針對無效數(shù)據(jù)的刷新操作來實現(xiàn)顯著的功率節(jié)省。
文檔編號G11C11/406GK101765887SQ200880100528
公開日2010年6月30日 申請日期2008年7月25日 優(yōu)先權(quán)日2007年7月26日
發(fā)明者巴里·喬·沃爾福德, 杰拉爾德·保羅·米夏拉克 申請人:高通股份有限公司