專(zhuān)利名稱(chēng)：半導(dǎo)體存儲(chǔ)器中的可編程芯片使能和芯片地址的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于制造諸如基于半導(dǎo)體的存儲(chǔ)器器件之類(lèi)的集成電路的技術(shù)。
背景技術(shù)：
基于半導(dǎo)體的存儲(chǔ)器，包括諸如動(dòng)態(tài)或靜態(tài)隨機(jī)存取存儲(chǔ)器之類(lèi)的易失性存儲(chǔ)器和諸如閃存存儲(chǔ)器之類(lèi)的非易失性存儲(chǔ)器，在各種各樣的電子設(shè)備中得到了更普遍的使用。例如，非易失性半導(dǎo)體存儲(chǔ)器用在蜂窩電話、數(shù)碼相機(jī)、個(gè)人數(shù)字助理、移動(dòng)計(jì)算設(shè)備、非移動(dòng)計(jì)算設(shè)備和其他設(shè)備中。包括閃存EEPROM的電可擦可編程只讀存儲(chǔ)器(EEPR0M)和電可編程只讀存儲(chǔ)器(EPROM)屬于最受歡迎的非易失性半導(dǎo)體存儲(chǔ)器。
與大多數(shù)存儲(chǔ)設(shè)備一樣，半導(dǎo)體存儲(chǔ)器件可能具有有缺陷的組件或存儲(chǔ)區(qū)域。例如，半導(dǎo)體存儲(chǔ)器陣列的個(gè)體存儲(chǔ)元件或存儲(chǔ)器單元可能是有缺陷的。另外，包括字線、位線、譯碼器等的存儲(chǔ)器陣列的外圍電路可能是有缺陷的，致使相關(guān)聯(lián)的存儲(chǔ)元件也有缺陷。不可避免地，在任何商業(yè)制造的半導(dǎo)體存儲(chǔ)器器件中，存儲(chǔ)器陣列的某部分將會(huì)有缺陷。
大多數(shù)缺陷管理方案依靠于冗余的存儲(chǔ)器單元來(lái)取代被確定為有缺陷的主要存儲(chǔ)器單元。在例如圖l所示的典型的半導(dǎo)體存儲(chǔ)器制造工藝期間，在封裝(package)存儲(chǔ)器芯片(chip)以形成存儲(chǔ)器器件之前進(jìn)行晶圓(wafer)級(jí)測(cè)試12。晶圓可以包括成百上千的存儲(chǔ)器芯片，每個(gè)存儲(chǔ)器芯片將包括存儲(chǔ)器陣列和諸如用于訪問(wèn)陣列的存儲(chǔ)器單元的控制和邏輯電路之類(lèi)的外圍組件。在晶圓級(jí)測(cè)試12期間，測(cè)試存儲(chǔ)器芯片的功能，使得有缺陷的組件不會(huì)不必要地集成到封裝的器件中。通常以升高的和/或降低的溫度(例如85t:和/或-30°C )進(jìn)行晶圓級(jí)測(cè)試，來(lái)保證在極端條件下的功能并且保證對(duì)電路施壓(stress)之后的功能。可以用來(lái)自芯片的冗余存儲(chǔ)器單元來(lái)替代功能測(cè)試不合格的存儲(chǔ)器單元。取決于正被制造的存儲(chǔ)器的類(lèi)型，可以采用不同的冗余方案。例如，可以替代個(gè)體存儲(chǔ)器單元，可以替代整個(gè)列或位線的存儲(chǔ)器單元，或者可以替代全部的存儲(chǔ)器單元塊。
在晶圓級(jí)測(cè)試12之后，將晶圓分割為個(gè)體存儲(chǔ)器芯片，并且封裝14一個(gè)或多個(gè)存儲(chǔ)器芯片來(lái)形成存儲(chǔ)器器件。然后，封裝后的存儲(chǔ)器器件經(jīng)歷老化(burn-in)工藝16來(lái)施壓(stress)芯片的存儲(chǔ)器陣列和外圍電路。典型地，在甚至比晶圓級(jí)測(cè)試高的溫度(例如125°C)下進(jìn)行老化。在每個(gè)芯片的各種部分施加高電壓來(lái)施壓并識(shí)別不耐用的(weaker)元件。設(shè)計(jì)老化工藝的施壓條件來(lái)導(dǎo)致不耐用元件的故障，該不耐用的元件之后可以在封裝級(jí)測(cè)試18期間檢測(cè)出來(lái)，在一些制造工藝中，不執(zhí)行老化。 封裝級(jí)測(cè)試通常由各種功能測(cè)試組成，以確定在老化后哪些單元是有缺陷的。最
近幾年，已將諸如反熔絲(anti-fuses)之類(lèi)的技術(shù)合并到了制造工藝中，使得可以由來(lái)自
存儲(chǔ)器芯片的冗余存儲(chǔ)器來(lái)替代老化之后被發(fā)現(xiàn)有缺陷的存儲(chǔ)器單元。 在一些情況下，封裝級(jí)測(cè)試18導(dǎo)致識(shí)別出整個(gè)存儲(chǔ)器芯片有缺陷。例如，陣列中
的有缺陷的存儲(chǔ)器單元的數(shù)量可能超過(guò)晶片(die)的冗余容量，或者某個(gè)外圍電路可能出
故障而致使晶片不可用。當(dāng)這種情況發(fā)生時(shí)，通常包含缺陷晶片的整個(gè)存儲(chǔ)器封裝不可用
并被丟棄20，導(dǎo)致制造工藝的成品率損失。如果存儲(chǔ)器封裝包含多個(gè)存儲(chǔ)器芯片，則單個(gè)晶片的故障將導(dǎo)致封裝被丟棄。

發(fā)明內(nèi)容
存儲(chǔ)器晶片配備有可編程芯片使能電路，以允許在封裝之后隔離并禁止 (disable)特定存儲(chǔ)器晶片。在多芯片存儲(chǔ)器封裝中，可以通過(guò)可編程電路來(lái)從存儲(chǔ)器封裝 中禁止和隔離在封裝級(jí)測(cè)試中不合格的存儲(chǔ)器晶片。典型地，在多芯片封裝中的每個(gè)存儲(chǔ) 器晶片的芯片使能管腳被綁在一起，使得響應(yīng)于主(master)芯片使能信號(hào)來(lái)使能每個(gè)晶 片?？删幊绦酒鼓茈娐房梢愿采w(override)從控制器或主機(jī)設(shè)備接收的主芯片使能信 號(hào)。提供可編程芯片地址電路來(lái)允許在封裝之后重新編址(readdress)特定存儲(chǔ)器晶片。 例如，可以使用可編程電路來(lái)重新編址一個(gè)或多個(gè)無(wú)缺陷的存儲(chǔ)器晶片，以替代由焊盤(pán)連 接(pad bonding)提供的唯一芯片地址，來(lái)提供連續(xù)的地址范圍。在封裝之后，還可以獨(dú)立 于檢測(cè)不合格的存儲(chǔ)器晶片來(lái)重新編址存儲(chǔ)器晶片。 在一個(gè)實(shí)施例中，一種制造非易失性存儲(chǔ)器的方法包括將多個(gè)非易失性存儲(chǔ)器 芯片和控制器封裝在存儲(chǔ)器封裝中，其中存儲(chǔ)器封裝包括耦接到控制器和每個(gè)非易失性存 儲(chǔ)器芯片的公共芯片使能線。響應(yīng)于在公共芯片使能線上提供的芯片使能信號(hào)，來(lái)使能多 個(gè)非易失性存儲(chǔ)器芯片。在封裝之后，執(zhí)行測(cè)試以確定所述非易失性存儲(chǔ)器芯片中的任一 個(gè)是否是有缺陷的。如果存儲(chǔ)器芯片是有缺陷的，則將它隔離于響應(yīng)于芯片使能信號(hào)被使 能。 在一個(gè)實(shí)施例中，一種非易失性存儲(chǔ)器系統(tǒng)包括多芯片封裝，其中每個(gè)芯片具有 多個(gè)非易失性存儲(chǔ)元件和一個(gè)或多個(gè)芯片使能管腳。每個(gè)存儲(chǔ)器芯片的一個(gè)或多個(gè)芯片使 能管腳耦接到公共線?？刂破髋c公共線通信，以及每個(gè)存儲(chǔ)器芯片上的選擇電路響應(yīng)于由 控制器提供的芯片使能信號(hào)。每個(gè)選擇電路響應(yīng)于芯片使能信號(hào)來(lái)使能它相應(yīng)的存儲(chǔ)器芯 片。每個(gè)芯片上的一個(gè)或多個(gè)可編程電路的組(set)與該芯片的芯片使能管腳和選擇電路 通信。在封裝非易失性存儲(chǔ)器系統(tǒng)之后，可編程電路的組是可配置的，以將相應(yīng)的存儲(chǔ)器芯 片隔離于響應(yīng)于芯片使能信號(hào)被使能。 每個(gè)存儲(chǔ)器芯片還可以包括一個(gè)或多個(gè)器件選擇管腳和一個(gè)或多個(gè)額外的可編 程電路。器件選擇管腳耦接到一個(gè)或多個(gè)焊盤(pán)的組，以及該額外的可編程電路在耦接在器 件選擇管腳和選擇電路之間。作為封裝的一部分，使用針對(duì)焊盤(pán)的組的預(yù)定配置來(lái)定義每 個(gè)存儲(chǔ)器芯片的唯一地址。每個(gè)存儲(chǔ)器芯片的選擇電路將把從控制器接收的地址與在器件 選擇管腳的組上接收的唯一地址相比較，以確定是否要選擇該存儲(chǔ)器芯片。通過(guò)將額外的 可編程電路配置為向芯片的選擇電路提供不同的地址以替代從所述焊盤(pán)的組接收的地址， 可以用不同的地址取代存儲(chǔ)器芯片的唯一地址。


圖1是描述根據(jù)現(xiàn)有技術(shù)的制造存儲(chǔ)器的方法的流程圖。 圖2是示例性存儲(chǔ)器封裝的框圖。 圖3是根據(jù)一個(gè)實(shí)施例的存儲(chǔ)器封裝的框圖。 圖4是描述根據(jù)一個(gè)實(shí)施例的制造半導(dǎo)體存儲(chǔ)器的方法的流程圖。
圖5是描述用于重新編址封裝的存儲(chǔ)器晶片的示例性技術(shù)的表格。
6
圖6是根據(jù)一個(gè)實(shí)施例的存儲(chǔ)器晶片的選擇電路的框圖。 圖7是一個(gè)實(shí)施例的可編程芯片使能電路的一部分的電路圖。 圖8是一個(gè)實(shí)施例的可編程芯片地址(address)電路的一部分的電路圖。 圖9是描述用于重新編址來(lái)自多個(gè)封裝的存儲(chǔ)器晶片以從每個(gè)更小封裝的存儲(chǔ)
器晶片形成封裝的示例性技術(shù)的表格。 圖10是非易失性存儲(chǔ)器系統(tǒng)的框圖。 圖11是NAND (與非)串的俯視圖。 圖12是圖11的NAND串的等效電路圖。 圖13描繪了存儲(chǔ)器陣列的示例性組織結(jié)構(gòu)。 圖14是描述編程非易失性存儲(chǔ)器的方法的流程圖。 圖15是描繪存儲(chǔ)器單元陣列的閾值電壓的示例性分布和全序列編程的技術(shù)的示 意圖。 圖16是描繪存儲(chǔ)器單元陣列的閾值電壓的示例性分布和當(dāng)每個(gè)存儲(chǔ)器單元存儲(chǔ)
兩頁(yè)的數(shù)據(jù)時(shí)用于兩遍(two-pass)編程的技術(shù)的示意圖。 圖17是用于讀非易失性存儲(chǔ)器的方法的流程圖。 圖18是用于從非易失性存儲(chǔ)器讀取數(shù)據(jù)頁(yè)的方法的流程圖。
具體實(shí)施例方式
圖2示意性地圖示了具有多個(gè)個(gè)體存儲(chǔ)器晶片(die) 102和控制器110的非易失 性存儲(chǔ)器系統(tǒng)100。每個(gè)存儲(chǔ)器晶片是安裝在襯底或印刷電路板104上的集成電路存儲(chǔ)器 芯片或晶片。控制器110也是安裝在它自己的印刷電路板124上的集成電路芯片或晶片。 可以將這兩個(gè)印刷電路板安裝到第三印刷電路板(未示出)。在其他實(shí)施中，可以將控制器 和存儲(chǔ)器晶片安裝在相同的板上。 每個(gè)存儲(chǔ)器器件包括由個(gè)別的非易失性存儲(chǔ)器單元形成的非易失性存儲(chǔ)器陣列 106。存儲(chǔ)器陣列可以包括但不限于使用諸如NAND或NOR(或非)體系架構(gòu)之類(lèi)的體系架 構(gòu)布置的閃存存儲(chǔ)器單元。每個(gè)存儲(chǔ)器晶片102包括用于編址(address)和控制它們各自
的存儲(chǔ)器陣列的外圍電路。控制器iio被包括在存儲(chǔ)器系統(tǒng)中以控制主機(jī)設(shè)備和個(gè)體存儲(chǔ)
器晶片102之間的存儲(chǔ)器操作。控制器能夠獨(dú)立編址系統(tǒng)的每個(gè)存儲(chǔ)器晶片。在存儲(chǔ)器系 統(tǒng)中包括控制器不是必需的。例如，一些實(shí)現(xiàn)方式可能讓控制器功能由主機(jī)設(shè)備處理，例如 由基于標(biāo)準(zhǔn)處理器的計(jì)算系統(tǒng)的處理器處理。而且，可以將多個(gè)存儲(chǔ)器晶片102封裝在單 一封裝中而無(wú)需控制器，并且隨后與其他封裝和控制器組合來(lái)形成存儲(chǔ)器系統(tǒng)。
每個(gè)存儲(chǔ)器晶片102包括兩組外部引腳(pinout)或管腳(pin)。每個(gè)晶片的第一 組引腳116是一組器件選擇管腳。器件選擇管腳為存儲(chǔ)器器件提供針對(duì)封裝的存儲(chǔ)器系統(tǒng) 的唯一芯片地址。每個(gè)晶片的器件選擇管腳連接到針對(duì)該晶片的一組焊盤(pán)連接114。在該 具體配置中，每個(gè)存儲(chǔ)器晶片102具有連接到五個(gè)相應(yīng)焊盤(pán)114的五個(gè)器件選擇引腳116。 通過(guò)選擇性地把存儲(chǔ)器晶片的特定焊盤(pán)接地，該存儲(chǔ)器晶片被配置了或鍵控(key)地址。 可以為個(gè)體存儲(chǔ)器晶片提供焊盤(pán)的預(yù)定接地配置，來(lái)為它分配封裝內(nèi)的唯一芯片地址。襯 底104可以包括具有預(yù)定焊盤(pán)配置的底座(mo皿ts)。從而當(dāng)將晶片安裝到襯底時(shí)，為它們 分配相應(yīng)的芯片地址。每個(gè)存儲(chǔ)器晶片將從所應(yīng)用到焊盤(pán)的配置來(lái)確定它的地址。器件選擇管腳向器件內(nèi)的選擇電路提供焊盤(pán)(pad)的接地配置。當(dāng)使能器件時(shí)，選擇電路將由控 制器110提供的地址與接地配置相比較，來(lái)確定它是否應(yīng)該選擇和處理請(qǐng)求。
在圖2中，假設(shè)地(ground)代表邏輯"O"并且圖中的"x"描繪接地的焊盤(pán)，向存儲(chǔ) 器器件1分配地址"ll"。向存儲(chǔ)器器件2分配地址"10"，向存儲(chǔ)器器件3分配地址"Ol"， 以及向存儲(chǔ)器器件4分配地址"00"。如圖2所示，僅僅需要兩個(gè)焊盤(pán)來(lái)編址四個(gè)個(gè)體存儲(chǔ) 器晶片，盡管對(duì)于每個(gè)晶片示出了總共五個(gè)器件選擇引腳和接地焊盤(pán)。
第二組引腳118是用于將每個(gè)存儲(chǔ)器晶片連接到公共器件總線120的器件總線引 腳。在第一端將器件總線120連接到控制器110，而在另一端將器件總線120連接到每個(gè)個(gè) 體存儲(chǔ)器晶片102。根據(jù)實(shí)現(xiàn)方式，特別是根據(jù)系統(tǒng)中相應(yīng)總線的要求，器件總線引腳118 的數(shù)量將改變。將每個(gè)存儲(chǔ)器晶片連接到公共總線來(lái)接收和響應(yīng)由控制器iio發(fā)出的各種 各樣的控制和地址命令?？刂凭€122被與器件總線120分離描繪，盡管在各種實(shí)施例中它 可能被視作器件總線120的一部分?？刂凭€122是主芯片使能線。通常，響應(yīng)于由控制器 110提供的主芯片使能信號(hào)來(lái)使能每個(gè)存儲(chǔ)器器件。響應(yīng)于該芯片使能信號(hào)，每個(gè)器件使能 器件內(nèi)的輸入寄存器組。當(dāng)被使能時(shí)，晶片或陣列地址被從控制器傳到在器件總線120上 并在每個(gè)器件處移入寄存器中。每個(gè)器件中的選擇電路130將接收的陣列地址與由焊盤(pán)組 114的接地的預(yù)定配置提供的唯一地址相比較，來(lái)確定是否將選擇存儲(chǔ)器器件。如果是，則 存儲(chǔ)器晶片的控制電路將通過(guò)從陣列讀數(shù)據(jù)或向陣列寫(xiě)數(shù)據(jù)來(lái)處理請(qǐng)求。
如上所述，在封裝存儲(chǔ)器晶片來(lái)形成諸如圖2所示的封裝之后檢測(cè)到的某些缺陷 可能導(dǎo)致整個(gè)存儲(chǔ)器封裝的不合格。在封裝內(nèi)在內(nèi)部將每個(gè)存儲(chǔ)器晶片的器件總線引腳 118綁在一起。例如，每個(gè)引腳可以連接到公共焊盤(pán)連接。 一旦晶片被封裝在了一起，就不 可能物理改變內(nèi)部布線來(lái)斷開(kāi)壞的晶片。另外，在封裝時(shí)每個(gè)存儲(chǔ)器晶片的焊盤(pán)連接114 就固定了。作為封裝工藝的一部分，施加焊盤(pán)的預(yù)定配置并經(jīng)由器件選擇管腳連接存儲(chǔ)器 晶片。 一旦封裝了晶片，則不能改變固定的焊盤(pán)連接的配置。從而，當(dāng)單一晶片沒(méi)有通過(guò)封 裝級(jí)測(cè)試時(shí)，封裝不合格并通常被丟棄。因?yàn)樾酒鼓芎推骷x擇管腳在檢測(cè)到晶片不合 格之前即被固定，所以晶片不能被禁止或者映射到器件的地址范圍之外。即便只有單一晶 片不合格，封裝也是不可用的。 在非易失性存儲(chǔ)器系統(tǒng)內(nèi)為個(gè)體存儲(chǔ)器晶片提供可編程芯片使能和可編程芯片 地址來(lái)克服這樣的缺點(diǎn)。當(dāng)在封裝之后檢測(cè)到它們的不合格時(shí)，隔離多芯片配置中的不合 格晶片。在不合格晶片打斷存儲(chǔ)器系統(tǒng)的連續(xù)地址范圍的情況下，可以經(jīng)由可編程芯片地 址來(lái)重新編址封裝內(nèi)的其他晶片，從而盡管有不合格的晶片也提供連續(xù)的地址范圍。
圖3示意性地圖示了根據(jù)本公開(kāi)的實(shí)施例的非易失性存儲(chǔ)器系統(tǒng)200。圖3的系 統(tǒng)200包含許多與圖2相同的組件。將多個(gè)存儲(chǔ)器器件202提供在具有控制器210的封裝 中。每個(gè)存儲(chǔ)器器件202包括連接到晶片的焊盤(pán)連接214的相應(yīng)組的第一組管腳216。第 二組管腳或引腳218是用于將每個(gè)存儲(chǔ)器晶片連接到公共器件總線220的器件總線引腳。 如前，每個(gè)存儲(chǔ)器晶片經(jīng)由它們的芯片使能管腳連接到控制線222，可以將控制線視為器件 總線220的一部分。 圖3中的每個(gè)存儲(chǔ)器晶片的控制電路包括第一可編程電路240，用于替代或重新 編程由接地焊盤(pán)的組提供的唯一地址；以及第二可編程電路242，用于將存儲(chǔ)器晶片與在 控制線222上提供的主芯片使能信號(hào)相隔離。盡管將電路240和242描繪為與每個(gè)存儲(chǔ)器
8晶片的相應(yīng)選擇電路230分離，但是可以包括這些電路作為選擇電路的部分。每個(gè)可編程 電路包括一個(gè)或多個(gè)熔絲(fuse)或者其他合適的可編程電路，來(lái)為相應(yīng)的存儲(chǔ)器晶片重 新編程芯片使能信號(hào)和/或唯一陣列地址。 可以使用許多類(lèi)型的可編程電路，以便存儲(chǔ)為用來(lái)重新編程特定存儲(chǔ)器晶片的芯 片使能信號(hào)和/或唯一地址所需的數(shù)據(jù)。通常，提供某類(lèi)型的熔絲電路來(lái)存儲(chǔ)在編程晶片 的芯片使能信號(hào)和/或芯片地址中所使用的邏輯數(shù)據(jù)。因?yàn)樵谄骷庋b之后編程熔絲電 路，所以熔絲電路應(yīng)該在其封裝狀態(tài)中是可寫(xiě)的。反熔絲提供了用于存儲(chǔ)邏輯數(shù)據(jù)的方便 手段，并且被用在一個(gè)實(shí)施例中。對(duì)比于標(biāo)準(zhǔn)熔絲的初始低電阻狀態(tài)，反熔絲具有相應(yīng)于 高電阻的第一邏輯狀態(tài)和相應(yīng)于低電阻的第二邏輯狀態(tài)。在一些實(shí)例中，使用激光退火 (annealing)處理或電氣處理(electrical process)來(lái)寫(xiě)或燒斷(blown)反熔絲，以將器 件置于與第二或編程邏輯狀態(tài)相應(yīng)的其較低的電阻狀態(tài)中。這些類(lèi)型的反熔絲因?yàn)橥ǔＫ?們要求直接作用(access)到熔絲，所以可能不適合封裝后的編程，而僅僅可以被合并到晶 圓級(jí)測(cè)試中。 ROM熔絲特別適于封裝后的編程，因?yàn)樗鼈兡軌蛟诔尚?molding)和封裝工藝之 后被寫(xiě)。ROM熔絲包括處于包括未編程的、高電阻狀態(tài)或編程的、低電阻狀態(tài)的兩種邏輯狀 態(tài)之一中的反熔絲元件。ROM陣列或寄存器中的未編程的反熔絲鏈路(link)可能具有千兆 歐姆級(jí)的電阻，而編程的反熔絲鏈路可能具有幾百歐姆級(jí)的電阻。為了編程典型的反熔絲， 施加高電壓信號(hào)來(lái)將鏈路從它的初始高電阻狀態(tài)轉(zhuǎn)移到它的編程的、低電阻狀態(tài)。這用于 存儲(chǔ)單個(gè)比特的邏輯數(shù)據(jù)?？梢岳媒?jīng)受封裝后的編程的其他電可編程熔絲。例如，一些 電可編程熔絲利用傳統(tǒng)可編程非易失性存儲(chǔ)器元件來(lái)將數(shù)據(jù)存儲(chǔ)在邏輯狀態(tài)中。通常，電 可編程熔絲既可以在器件封裝之前也可以在之后訪問(wèn)(access)和編程。在使用可編程熔 絲的一個(gè)實(shí)施例中，可以使用存儲(chǔ)器晶片的存儲(chǔ)器單元的主要陣列的一部分。
可編程芯片使能電路242可以將熔絲或反熔絲置于如下初始狀態(tài)，該初始狀態(tài)使 得芯片使能信號(hào)直接傳遞到存儲(chǔ)器晶片的選擇電路。在該狀態(tài)中，存儲(chǔ)器晶片照常操作，在 它的芯片使能管腳上接收來(lái)自控制器(或主機(jī)設(shè)備)的主芯片使能信號(hào)。在封裝器件之后 可以將第二值設(shè)置到熔絲中，以使得對(duì)于該特定存儲(chǔ)器晶片根本上覆蓋(overridden)芯 片使能信號(hào)?？梢詫0M反熔絲(通常僅稱(chēng)作R0M熔絲)設(shè)置到它的低電阻狀態(tài)，使得代 替器件總線上提供的芯片使能信號(hào)而提供替代(alternate)信號(hào)。 假設(shè)響應(yīng)于芯片使能線上的低電壓或地，每個(gè)存儲(chǔ)器晶片202可操作來(lái)被它的選 擇電路使能。如圖3所示，在芯片使能管腳和選擇電路之間提供可編程芯片使能電路。當(dāng)將 可編程電路設(shè)置到第二值時(shí)，可以替代芯片使能信號(hào)在選擇電路的輸入處驅(qū)動(dòng)高電壓。因 此，芯片將不會(huì)響應(yīng)于由控制器或主機(jī)提供的芯片使能信號(hào)而被使能。
可編程芯片地址電路240的一個(gè)或多個(gè)熔絲可以存儲(chǔ)和提供用于它相應(yīng)的存儲(chǔ) 器晶片的替代的唯一地址。在圖3中，每個(gè)唯一的芯片地址由兩個(gè)比特組成，以分別地編址 四個(gè)存儲(chǔ)器晶片，從而可以將兩個(gè)熔絲用來(lái)分配替代的地址。第三熔絲可以用來(lái)存儲(chǔ)表示 是否應(yīng)該使用由熔絲提供的地址取代來(lái)自焊盤(pán)連接的標(biāo)準(zhǔn)地址的值。例如，可以通過(guò)編程 第三熔絲來(lái)致使激活芯片地址電路以替代芯片地址，而重新編程存儲(chǔ)器晶片的芯片地址。 響應(yīng)于第三熔絲被設(shè)置到其編程狀態(tài)，可以將由前兩個(gè)熔絲存儲(chǔ)的邏輯值提供給選擇電 路，以取代來(lái)自焊盤(pán)連接的在器件選擇管腳上提供的唯一地址。例如，在其初始狀態(tài)中的熔
9絲可以相應(yīng)于邏輯"0"，而在其編程狀態(tài)中的熔絲可以相應(yīng)于邏輯"1 "。如果第三熔絲被置 位(set)，則提供來(lái)自前兩個(gè)熔絲的值作為選擇電路的輸入，以取代焊盤(pán)連接地址。
圖4中圖示了制造非易失性半導(dǎo)體存儲(chǔ)器器件的工藝，由此利用了可編程芯片使 能和/或可編程芯片地址。在步驟302處，對(duì)于半導(dǎo)體晶圓組執(zhí)行晶圓級(jí)測(cè)試，每個(gè)半導(dǎo)體 晶圓典型地具有許多未分割的存儲(chǔ)器陣列晶片，該存儲(chǔ)器陣列晶片包括存儲(chǔ)器陣列和用于 控制存儲(chǔ)器陣列的外圍電路。在晶圓級(jí)測(cè)試之后，在步驟304處，分割和封裝晶圓的個(gè)體的 存儲(chǔ)器晶片。在步驟304處，可以封裝單芯片封裝、多芯片封裝，具有以及不具有控制器芯 片均可?？梢允褂么罅糠N類(lèi)的封裝配置。典型地，將晶片安裝在具有蝕刻在一側(cè)或兩側(cè)的 導(dǎo)電層的襯底上。在晶片和一個(gè)或多個(gè)導(dǎo)電層之間形成電連接，其中一個(gè)或多個(gè)導(dǎo)電層提 供用于將晶片集成到電子系統(tǒng)中的電引線(lead)結(jié)構(gòu)。 作為在晶片和一個(gè)或多個(gè)導(dǎo)電層之間形成電連接的一部分，在步驟306處，將每 個(gè)存儲(chǔ)器陣列的芯片使能管腳連接到主芯片使能線或公共總線以從控制器或主機(jī)設(shè)備接
收芯片使能信號(hào)。在步驟308處，將預(yù)定配置應(yīng)用到針對(duì)每個(gè)晶片的器件選擇管腳的焊盤(pán) 連接的組，從而為每個(gè)晶片分配其自身的唯一芯片地址?？梢詫⑺x擇的管腳配置到接地 的焊盤(pán)以定義地址，如圖3的例子所示的那樣。例如，一些晶片配備有晶片上的焊盤(pán)連接， 該焊盤(pán)連接可以連接到引線框架(leadframe)的電引線，以定義唯一芯片地址。典型地，一 旦進(jìn)行了晶片和襯底之間的電連接，組合件被封閉在成型化合物(moldingcompound)中以 提供保護(hù)性封裝。 在步驟310處，可以執(zhí)行先前針對(duì)圖l所述的可選的老化工藝，以對(duì)包括一個(gè)或多 個(gè)存儲(chǔ)器陣列、外圍電路、控制器等的封裝施壓(stress)。在老化之后，在步驟312處，在封 裝上執(zhí)行測(cè)試?？梢詰?yīng)用許多類(lèi)型的封裝級(jí)測(cè)試，包括例如位線和字線測(cè)試來(lái)檢測(cè)故障、短 路等，針對(duì)讀、寫(xiě)和數(shù)據(jù)保持的存儲(chǔ)器單元測(cè)試，外圍電路測(cè)試等。在一些實(shí)施例中，在封裝 之后，在步驟312處，使用冗余存儲(chǔ)器單元來(lái)單個(gè)地或按個(gè)體存儲(chǔ)器晶片的塊或按個(gè)體存 儲(chǔ)器晶片的列等地替代有缺陷的存儲(chǔ)器單元。 如果沒(méi)有晶片被確定為有缺陷，則該工藝完成，并在步驟316處交付具有全容量 的被封裝的器件。如果一個(gè)或多個(gè)存儲(chǔ)器晶片是有缺陷的，則在步驟318處，可以將它們與 封裝中的其他存儲(chǔ)器晶片隔離。在一個(gè)實(shí)施例中，步驟314可以包括確定有缺陷的晶片的 個(gè)數(shù)是否是可管理的，并且僅僅在該晶片的個(gè)數(shù)是可以由可編程電路處理的情況下才前進(jìn) 到步驟318。如果所有的晶片或大于另一預(yù)定數(shù)目的晶片不合格，則可以丟棄該封裝。
步驟318禁止有缺陷的晶片，如之前在一個(gè)實(shí)施例中所述的那樣。存儲(chǔ)器晶片上 的可編程電路可以覆蓋在封裝的公共器件總線上提供到晶片的芯片使能信號(hào)。例如，可以 將ROM熔絲編程到指定晶片被禁止的邏輯狀態(tài)。作為響應(yīng)，電路可以在芯片使能輸入(例 如芯片使能管腳)處提供替代偏置，其覆蓋(override)芯片使能信號(hào)。如果芯片使能信號(hào) 變低來(lái)使能器件，則可編程電路可以在晶片內(nèi)部的芯片使能線上輸出高電壓來(lái)一直禁止晶 片。 在步驟320處，確定是否將重新編址芯片的一個(gè)或多個(gè)無(wú)缺陷的存儲(chǔ)器晶片。在 一些情況下，僅僅禁止有缺陷的晶片，以及存儲(chǔ)器封裝提供相應(yīng)減少的容量。在下文中更全 面描述的其他情況下，重新編址一個(gè)或多個(gè)無(wú)缺陷的(non-defective)存儲(chǔ)器晶片來(lái)為存 儲(chǔ)器封裝提供無(wú)缺陷的連續(xù)地址范圍。例如，如果四芯片存儲(chǔ)器封裝中的第二個(gè)被禁止，則可以用晶片1的地址重新編址晶片0來(lái)提供與晶片2和3連續(xù)的地址范圍。如果將重新編 址一個(gè)或多個(gè)晶片，則使用可編程電路來(lái)提供晶片的替代地址以取代由焊盤(pán)連接提供的唯 一地址。 圖5是圖示用于在四芯片封裝中重新編址存儲(chǔ)器晶片的示例性方案的表格。所圖 示的方案僅僅是用于重新配置存儲(chǔ)器晶片的芯片地址的一個(gè)例子。在所提供的例子中，沒(méi) 有提供三芯片封裝，所以即使只有一個(gè)晶片有缺陷，也至少兩個(gè)晶片是禁止的?？梢赃@樣做 以便例如提供標(biāo)準(zhǔn)尺寸的存儲(chǔ)器封裝。在另一例子中，僅僅禁止單個(gè)有缺陷的晶片，并且可 以提供三芯片封裝。 如果所有的芯片是好的，則不需要重新編址，并且全容量封裝是可交付的。如果芯 片3是壞的，則隔離芯片2和3，并且該封裝提供一半的容量。因?yàn)樾酒?和1提供了連續(xù) 的地址范圍，所有沒(méi)有芯片被重新編址。如果芯片2是壞的，則再次隔離芯片2和3，并且沒(méi) 有芯片被重新編址。如果芯片1是壞的，則隔離芯片1和3，并且用芯片1的芯片地址重新 編程芯片2。這提供了與芯片0和1的原始地址相應(yīng)的連續(xù)地址范圍。如果芯片1和3是 壞的，則隔離它們，并且用芯片1的芯片地址重新編程芯片2。如果芯片l和2是壞的，則隔 離它們，并且用芯片1的地址重新編程芯片3。如果芯片1、2和3是壞的，則禁止它們，并 且芯片0保持它的原始地址。如果芯片0是壞的或者如果芯片0和3是壞的，則禁止芯片 0和3，并且用芯片0的地址編程芯片2。如果芯片0和2是壞的，則禁止它們，并且用芯片 0的地址編程芯片3。如果芯片0、2和3是壞的，則禁止它們，并且用芯片0的地址編程芯 片l。如果芯片0和1是壞的，則禁止它們，并且用芯片0的地址編程芯片2。如果芯片0、 1和3是壞的，則禁止它們，并且用芯片0的地址編程芯片2。如果芯片0、1和2是壞的，則 隔離它們，并且用芯片0的地址編程芯片3。如果所有的芯片是壞的，則丟棄封裝。
圖6示意性地圖示了一個(gè)實(shí)施例中的選擇電路230。在圖6中，將可編程電路作 為選擇電路230的一部分描繪，不過(guò)它不需要在所有的實(shí)現(xiàn)方式中都如此。選擇電路通常 包括移位寄存器352、比較器354、地址匹配鎖存器356和S-R寄存器358。選擇電路具有 來(lái)自器件選擇管腳216和包括芯片使能線222的器件總線220的輸入。選擇電路具有輸出 DS來(lái)選擇或取消選擇它控制的器件(存儲(chǔ)器晶片)。 比較器354和地址匹配鎖存器356實(shí)現(xiàn)針對(duì)存儲(chǔ)器晶片的地址匹配。在圖6的例 子中，將兩比特地址從器件總線220的串行線SO和Sl移位到移位寄存器352中。在由通 過(guò)反相器368反相的主芯片使能線222上的LOW信號(hào)門(mén)控使能的(gate-enabled)控制線 P/D上攜帶時(shí)鐘信號(hào)。在圖6中，將主芯片使能線222示作器件總線220的一部分。然后， 將兩比特的唯一芯片地址從移位寄存器352傳遞到比較器354。 在可編程芯片地址電路處于其初始狀態(tài)的情況下，比較器接收作為第二輸入的從 器件選擇引腳216獲得的唯一芯片地址。如前所述，通過(guò)焊盤(pán)連接214的接地配置或"鍵 控"來(lái)定義陣列內(nèi)的每個(gè)位置(location)的地址。例如，依靠連接到板上特定底座的存儲(chǔ) 器晶片，經(jīng)由器件選擇引腳將由底座的焊盤(pán)定義的地址傳遞到存儲(chǔ)器器件上。
比較器將在串行線S0和Sl上接收的地址與在器件選擇管腳上獲得的地址相比 較。如果地址匹配，則比較器輸出360變HIGH。通過(guò)芯片使能線CE222(連接未示出)上 的芯片使能信號(hào)的下降沿將該輸出記錄(clock)到地址匹配寄存器356中。這導(dǎo)致S-R寄 存器358被設(shè)置為HIGH，使得輸出DS也是高并且選擇器件。當(dāng)?shù)刂凡黄ヅ鋾r(shí)，DS將為L(zhǎng)OW并且不選擇該器件。 可編程芯片使能電路242用于將特定存儲(chǔ)器晶片從封裝隔離。這通過(guò)將晶片隔離于主芯片使能線以禁止存儲(chǔ)器晶片來(lái)完成，使得它仍然是未選擇的。在封裝之后，可以編程該可編程芯片使能電路以禁止相應(yīng)的存儲(chǔ)器晶片。在它的初始狀態(tài)中，該可編程芯片使能電路將簡(jiǎn)單地把經(jīng)由主芯片使能線222接收的芯片使能信號(hào)直接傳遞到反相器368來(lái)控制門(mén)362。選擇電路在它的正常模式中操作，使得芯片使能信號(hào)使能時(shí)鐘信號(hào)P/D來(lái)將串行線SO和Sl上的地址移位到移位寄存器352中。 如果可編程電路被設(shè)置到第二狀態(tài)，則相應(yīng)的存儲(chǔ)器晶片被隔離于芯片使能線222。通過(guò)變L0W(低)的主芯片使能信號(hào)來(lái)使能門(mén)362。因此，可編程電路可以在線370上驅(qū)動(dòng)HIGH(高)信號(hào)而不是通常將在其上傳遞的芯片使能信號(hào)。以這種方式，不考慮在芯片使能線上由主機(jī)或控制器提供的芯片使能信號(hào)，門(mén)將保持關(guān)閉，并且時(shí)鐘信號(hào)將不使能移位寄存器352來(lái)接收串行線SO和Sl上的唯一芯片地址。通過(guò)禁止輸入移位寄存器352，相應(yīng)的存儲(chǔ)器晶片被禁止并且將保持這樣，而獨(dú)立于芯片使能信號(hào)。 可編程器件選擇電路240用于重新編程封裝中的特定存儲(chǔ)器晶片的唯一芯片地址。器件選擇輸入管腳連接到可編程器件選擇電路，該可編程器件選擇電路當(dāng)可編程電路處于它的初始操作狀態(tài)中時(shí)將向比較器240直接傳遞其上的信號(hào)。第一熔絲可以存儲(chǔ)單個(gè)比特來(lái)表示在器件選擇管腳上接收的芯片地址將被覆蓋。當(dāng)該比特被賦值(assert)時(shí)，可編程器件選擇電路向比較器354提供不同的唯一地址，從而覆蓋由物理綁定提供的芯片地址。與唯一芯片地址中的比特?cái)?shù)目相應(yīng)的數(shù)目的熔絲用于提供不同的地址。例如，熔絲的初始電阻狀態(tài)可以相應(yīng)于邏輯"0"，而編程的低電阻狀態(tài)可以相應(yīng)于邏輯"1 "，反之亦然。可以選擇性地調(diào)節(jié)地址熔絲來(lái)存儲(chǔ)新的芯片地址。然后，可編程電路在總線364提供該地址到比較器。這樣，在封裝之后，用新的唯一芯片地址重新編程了存儲(chǔ)器晶片。
圖7是根據(jù)一個(gè)實(shí)施例的可編程芯片使能電路242的示意圖。R0MRD定時(shí)信號(hào)被提供作為門(mén)402的第一輸入。來(lái)自ROM熔絲的數(shù)據(jù)信號(hào)作為第二輸入提供。該數(shù)據(jù)信號(hào)攜帶該電路的來(lái)自ROM熔絲的單個(gè)比特?cái)?shù)據(jù)的信號(hào)。如果ROM熔絲處于它的初始狀態(tài)，則該門(mén)并不響應(yīng)于定時(shí)信號(hào)被使能。在各種實(shí)施例中，例如，可以在上電或掉電時(shí)賦予(assert)定時(shí)信號(hào)，以使得來(lái)自ROM熔絲的數(shù)據(jù)被讀取。如果該門(mén)沒(méi)有被編程的熔絲使能，則該門(mén)輸出保持L0W，并且輸出CE_f0rce保持L0W。這樣，主芯片使能信號(hào)被傳遞到如圖6所述的選擇電路。 如果編程了 ROM熔絲，則當(dāng)發(fā)出R0MRD定時(shí)信號(hào)時(shí)CE_R0M將是高的，并且門(mén)402
的輸出變HIGH(高)。響應(yīng)于定時(shí)信號(hào)i_RRD和o_RRD，由觸發(fā)器406采樣來(lái)自0R(或)門(mén)
的輸出的HIGH值。然后，將所采樣的HIGH值作為輸出CE_force提供。 連同來(lái)自芯片使能管腳的芯片使能信號(hào)的采樣值，該輸出CE_f0rCe被提供給NOR
門(mén)408。針對(duì)采樣值，可以使用輸入緩沖器(未示出)。如果通過(guò)編程R0M熔絲CE_force
變HIGH，則NOR門(mén)408的輸出是L0W。該輸出由反相器410翻轉(zhuǎn)并作為內(nèi)部的芯片使能信
號(hào)CE_internal提供。HIGHCE_internal輸出將被提供給反相器368，反相器368向門(mén)362
提供L0W輸出(圖6)。從而，禁止移位寄存器352，導(dǎo)致禁止的存儲(chǔ)器晶片。 圖8是一個(gè)實(shí)施例中的可編程器件選擇電路240的示意圖。R0MRD定時(shí)信號(hào)和第
一 ROM熔絲(被稱(chēng)作選擇熔絲)的輸出被提供給門(mén)420。當(dāng)定時(shí)信號(hào)R0MRD變HIGH時(shí)，將來(lái)自ROM熔絲的數(shù)據(jù)提供給該門(mén)。如果沒(méi)有編程該熔絲，則該門(mén)輸出保持低并且觸發(fā)器424的輸出是低。如果編程了該熔絲，則門(mén)420的輸出變HIGH并且0R門(mén)輸出422變HIGH。然后，響應(yīng)于定時(shí)信號(hào)i_RRD和o_RRD，觸發(fā)器424的輸出CADD_SEL變HIGH。
圖8中電路的較低部分用于選擇由焊盤(pán)連接提供的原始芯片地址或由可編程電路提供的編程的地址。第一多路復(fù)用器MUX1426接收兩個(gè)輸入，即針對(duì)芯片地址的第一比特的CADD0_ori和CADD0_R0M。 CADD0_ori是針對(duì)芯片地址的第一比特的、來(lái)自焊盤(pán)連接的信號(hào)。CADDO—ROM是針對(duì)第一地址比特的、來(lái)自第一ROM熔絲的信號(hào)。第二多路復(fù)用器MUX2428接收兩個(gè)輸入，即針對(duì)芯片地址的第二比特的CADDl_ori和CADD1_R0M。 CADDl_ori是針對(duì)芯片地址的第二比特的、來(lái)自焊盤(pán)連接的信號(hào)。CADD1—R0M是針對(duì)第二地址比特的、來(lái)自第二 ROM熔絲的信號(hào)。如果CADD_SEL是低，相應(yīng)于用于可編程器件選擇電路的未編程的選擇ROM熔絲，則從多路復(fù)用器提供原始的芯片地址。MUX1提供來(lái)自焊盤(pán)連接(CADDO_ori)的、針對(duì)芯片地址的第一比特的輸出CADD0，而MUX2提供來(lái)自焊盤(pán)連接(CADD2_ori)的、針對(duì)芯片地址的第二比特的輸出CADD1。如果CADD—SEL是高，相應(yīng)于編程的選擇ROM熔絲，則提供來(lái)自每個(gè)ROM熔絲的、編程的芯片地址。MUX1在輸出CADDO上提供來(lái)自第一地址ROM熔絲的CADD0_R0M值，而MUX2在輸出CADD1上提供來(lái)自第二地址ROM熔絲的CADD1_ROM值。 圖6-8的示例性實(shí)施例利用了兩比特的地址。因此，多路復(fù)用器接收兩個(gè)輸入并且使用兩個(gè)ROM熔絲，用于替代的芯片地址。如果對(duì)于芯片地址利用更多的比特，則額外的ROM熔絲可以用于該地址的額外比特。 注意的是，可以獨(dú)立于可編程芯片使能來(lái)使用可編程芯片地址。例如，封裝級(jí)測(cè)試可能揭示特定芯片比其他芯片更好或具有更好的性能特性。如果要求或者期望封裝的芯片0 "更干凈"或者是較好性能的芯片，則可以重新編址選擇芯片。例如，如果芯片3具有特別好的特性，則可以將它的地址與芯片0的地址交換，以將更好的芯片放在陣列的頭部，在該情況下，沒(méi)有芯片被禁止。 如已經(jīng)描述的，一些存儲(chǔ)器系統(tǒng)可以包括多個(gè)封裝。例如，存儲(chǔ)器卡可以包括兩個(gè)或多個(gè)存儲(chǔ)器封裝。圖9是圖示用于重新編址選擇存儲(chǔ)器晶片來(lái)提供連續(xù)的地址范圍的另一示例性實(shí)施例的表格。在圖9中，將兩個(gè)存儲(chǔ)器封裝組合來(lái)形成更大的存儲(chǔ)器封裝(例如存儲(chǔ)器卡)。每個(gè)封裝包含四個(gè)存儲(chǔ)器陣列晶片。所組合的存儲(chǔ)器封裝組合的每個(gè)包括至少一個(gè)有缺陷的晶片。通過(guò)組合兩個(gè)封裝每個(gè)封裝具有有缺陷的晶片提供了單個(gè)良好的四晶片的封裝。 如果第一封裝的芯片3是壞的，并且第二封裝的芯片0、1和2是壞的，則可以組合這兩個(gè)封裝來(lái)形成由四個(gè)存儲(chǔ)器晶片構(gòu)成的具有連續(xù)地址范圍的存儲(chǔ)器封裝。如上所述，可以隔離來(lái)自第一封裝的芯片3以及來(lái)自第二封裝的芯片0、1和2。然后，用來(lái)自第一封裝的芯片3的地址重新配置來(lái)自第二封裝的芯片3。 一些實(shí)施例利用單獨(dú)的封裝地址或用于封裝的特定比特以及內(nèi)部的晶片地址。在該情況下，重新配置封裝2的芯片3可能僅僅要求重配比特來(lái)指定封裝1。在其他情況下，可以使用更復(fù)雜的重新編址。
圖10是諸如圖3中描繪的非易失性存儲(chǔ)器系統(tǒng)的另一視圖，示出了可能在一些實(shí)現(xiàn)方式中包括的額外組件。存儲(chǔ)器器件510包括一個(gè)或多個(gè)存儲(chǔ)器晶片或芯片512。存儲(chǔ)器晶片512包括二維的存儲(chǔ)器單元陣列500、控制電路520以及讀/寫(xiě)電路530A和530B。
13在一個(gè)實(shí)施例中，在陣列的相對(duì)側(cè)上對(duì)稱(chēng)地實(shí)現(xiàn)通過(guò)各種外圍電路對(duì)存儲(chǔ)器陣列500的訪問(wèn)，使得每一側(cè)上的訪問(wèn)線和電路的密度被減半。讀/寫(xiě)電路530A和530B包括允許并行讀或編程存儲(chǔ)器單元頁(yè)的多個(gè)感測(cè)塊550。通過(guò)字線經(jīng)由行譯碼器540A和540B以及通過(guò)位線經(jīng)由列譯碼器542A和542B，存儲(chǔ)器陣列500是可尋址的。在典型的實(shí)施例中，將控制器544作為一個(gè)或多個(gè)存儲(chǔ)器晶片512包括在相同的存儲(chǔ)器器件510 (例如，可移動(dòng)存儲(chǔ)卡或封裝)中。在主機(jī)和控制器544之間經(jīng)由線532以及在控制器和一個(gè)或多個(gè)存儲(chǔ)器晶片512之間經(jīng)由可以是器件總線220的線534來(lái)傳輸命令和數(shù)據(jù)。 控制電路520與讀/寫(xiě)電路530A和530B合作來(lái)對(duì)存儲(chǔ)器陣列500執(zhí)行存儲(chǔ)器操作。控制電路520包括狀態(tài)機(jī)522、片上地址譯碼器425和功率控制模塊526。狀態(tài)機(jī)522提供存儲(chǔ)器操作的芯片級(jí)控制。片上地址譯碼器524提供由主機(jī)或存儲(chǔ)器控制器使用的地址和由譯碼器540A、540B、542A和542B使用的硬件地址之間的地址接口 。功率控制模塊526控制在存儲(chǔ)器操作期間提供給字線和位線的功率和電壓。 在一個(gè)實(shí)施例中，選擇電路230是控制電路520的一部分。控制電路可以形成狀態(tài)機(jī)的一部分或者可以是獨(dú)立的電路組件。這樣，也可以將可編程電路240和242包括在控制電路和狀態(tài)機(jī)中?？刂齐娐房梢园蛘呖梢圆话删幊倘劢z元件。例如，在一些情況下，可以在控制電路內(nèi)提供專(zhuān)用R0M熔絲。在其他情況下，實(shí)際的存儲(chǔ)器陣列500可以用于可編程元件，從而在控制電路520和陣列之間劃分可編程電路。 在一個(gè)實(shí)施例中，將存儲(chǔ)器單元陣列500組織為NAND閃存存儲(chǔ)器陣列。圖11是示出示例性NAND串600的俯視圖。圖12是其等效電路。在圖11和12中描繪的NAND串包括在第一選擇柵極612和第二選擇柵極622之間串聯(lián)的晶體管610、612、614和616。在一個(gè)實(shí)施例中，晶體管610 、 612 、 614和616每個(gè)形成了 NAND串的個(gè)體存儲(chǔ)器單元。在其他實(shí)施例中，NAND串的存儲(chǔ)器單元可以包括多個(gè)晶體管，或者可以與圖11和12中所描繪的不同。在此的討論不限于NAND串中特定數(shù)目的存儲(chǔ)器單元。選擇柵極612將NAND串連接到位線626。選擇柵極622將NAND串連接到公共源極線628。通過(guò)將合適的電壓經(jīng)由選擇線SGD施加到控制柵極620CG來(lái)控制選擇柵極612，以及通過(guò)將合適的電壓經(jīng)由選擇線SGS施加到控制柵極622CG來(lái)控制選擇柵極622。每個(gè)晶體管具有控制柵極和浮置柵極。晶體管610包括控制柵極610CG和浮置柵極610FG。晶體管612包括控制柵極612CG和浮置柵極612FG。晶體管614包括控制柵極614CG和浮置柵極614FG。晶體管616包括控制柵極616CG和浮置柵極616FG?？刂茤艠O610CG與字線WL3相連，控制柵極612CG與字線WL2相連，控制柵極614CG與字線WL1相連，以及控制柵極616CG與字線WL0相連。
作為圖13中示出的一個(gè)例子，描述了被劃分為1024塊的NAND閃存EEPR0M。每個(gè)存儲(chǔ)器單元塊包括形成列的一組位線和形成行的一組字線。典型地，每個(gè)塊被分為許多頁(yè)。典型地，頁(yè)是編程或讀的最小單位，盡管在單個(gè)操作中可能編程或讀多于一頁(yè)。在另一實(shí)施例中，個(gè)體的頁(yè)可以被分為片段(segment)，并且片段可以包含作為基本編程操作一次所寫(xiě)的最少數(shù)目的單元。典型地，將一頁(yè)或多頁(yè)的數(shù)據(jù)存儲(chǔ)在存儲(chǔ)器單元的一行中。 一頁(yè)可以存儲(chǔ)一個(gè)扇區(qū)(sector)或多個(gè)扇區(qū)的數(shù)據(jù)，其大小通常由主機(jī)系統(tǒng)定義。扇區(qū)包括用戶(hù)數(shù)據(jù)和開(kāi)銷(xiāo)(overhead)數(shù)據(jù)。典型地，開(kāi)銷(xiāo)數(shù)據(jù)包括從扇區(qū)的用戶(hù)數(shù)據(jù)計(jì)算出的糾錯(cuò)碼(ECC)?？刂破?在下面描述)的一部分在數(shù)據(jù)正被編程到陣列中時(shí)計(jì)算ECC，并且還在正從陣列讀取數(shù)據(jù)時(shí)校驗(yàn)ECC?？商娲兀瑢CC和/或其他開(kāi)銷(xiāo)數(shù)據(jù)存儲(chǔ)在不同的頁(yè)中，或
14者甚至不同的塊中，而不是它們所附屬于的用戶(hù)數(shù)據(jù)的頁(yè)。典型地，一個(gè)扇區(qū)的用戶(hù)數(shù)據(jù)是512字節(jié)，相應(yīng)于通常在磁盤(pán)驅(qū)動(dòng)中使用的扇區(qū)的尺寸。典型地，開(kāi)銷(xiāo)數(shù)據(jù)是額外的16-20個(gè)字節(jié)。大量的頁(yè)形成塊，例如，從8頁(yè)直至32、64或更多的頁(yè)不等。在一些實(shí)施例中，NAND串的一行組成一塊。 圖13示出了串聯(lián)的四個(gè)存儲(chǔ)器單元形成NAND串。盡管示出在每個(gè)NAND串中包括四個(gè)單元，但是可以使用多于或少于四個(gè)(例如，16、32或另一數(shù)目)。NAND串的一端經(jīng)由第一選擇晶體管或柵極(與選擇柵極漏極線SGD相連)與相應(yīng)的位線相連，而另一端經(jīng)由第二選擇晶體管(與選擇柵極源極線SGS相連)與公共源極(c-source)相連。可以同時(shí)擦除每個(gè)塊中存儲(chǔ)的數(shù)據(jù)。在圖13中的例子的每個(gè)塊中，存在8512列，其被分為偶數(shù)列和奇數(shù)列。位線被分為偶數(shù)位線(BLe)和奇數(shù)位線(BLo)。在奇/偶位線體系架構(gòu)中，沿著公共字線并連接到奇數(shù)位線的存儲(chǔ)器單元被一次編程，而沿著公共字線并連接到偶數(shù)位線的存儲(chǔ)器單元被在另一次編程。因此，可以同時(shí)讀或編程532字節(jié)的數(shù)據(jù)。這些同時(shí)讀或編程的532字節(jié)的數(shù)據(jù)形成邏輯頁(yè)。因此，在該例子中，一塊可以存儲(chǔ)至少八頁(yè)。當(dāng)每個(gè)存儲(chǔ)器單元存儲(chǔ)兩比特的數(shù)據(jù)(例如多電平單元)時(shí)，一塊存儲(chǔ)16頁(yè)。也可以在實(shí)施例中使用其他大小的塊和頁(yè)。 在其他實(shí)施例中，不將位線分為奇數(shù)和偶數(shù)位線。通常將這樣的體系架構(gòu)稱(chēng)作全位線體系架構(gòu)。在全位線體系架構(gòu)中，在讀和編程操作期間同時(shí)選擇塊的所有位線。同時(shí)編程沿著公共字線并連接到任意位線的存儲(chǔ)器單元。在其他實(shí)施例中，可以將位線和塊分解為其他的群(例如，左和右，多于兩個(gè)的群等)。 在一個(gè)例子中，當(dāng)編程存儲(chǔ)器單元時(shí)，漏極和p阱接收OV，而控制柵極接收具有增加的幅度的一系列編程脈沖。在一個(gè)實(shí)施例中，系列中的脈沖的幅度范圍為從12V到24V。在其他實(shí)施例中，系列中脈沖的范圍可以不同，例如，具有高于12V的起始電平。在編程存儲(chǔ)器單元期間，在編程脈沖之間的時(shí)段中執(zhí)行驗(yàn)證操作。也就是說(shuō)，在各個(gè)編程脈沖之間讀取正被并行編程的一群?jiǎn)卧拿總€(gè)單元的編程電平，來(lái)確定它是否達(dá)到或超過(guò)了正將它編程到的驗(yàn)證電平。驗(yàn)證編程的一種手段是在特定比較點(diǎn)處測(cè)試導(dǎo)電。把驗(yàn)證為充分編程的單元針對(duì)所有后續(xù)的編程脈沖封鎖(lock out)，例如，在NAND單元中，通過(guò)將位線電壓從0升高到VDD (例如1. 8V-3. 3V)而實(shí)現(xiàn)封鎖，從而終止對(duì)這些單元的編程處理。在一些情況下，脈沖的數(shù)目將被限制(例如20個(gè)脈沖)，并且如果給定的存儲(chǔ)器單元沒(méi)有被最后的脈沖充分編程，則認(rèn)為發(fā)生了錯(cuò)誤。在一些實(shí)現(xiàn)方式中，在編程之前擦除存儲(chǔ)器單元(以塊或其他單位)。 圖14是描述用于編程非易失性存儲(chǔ)器的方法的一個(gè)實(shí)施例的流程圖。在步驟700處，擦除將被編程的存儲(chǔ)器單元。步驟700可以包括擦除比將被編程的存儲(chǔ)器單元多的存儲(chǔ)器單元(例如以塊或其他單元)。在步驟702處，執(zhí)行軟編程來(lái)使被擦除的存儲(chǔ)器單元的被擦除的閾值電壓的分布變窄。作為擦除過(guò)程的結(jié)果，一些存儲(chǔ)器單元可以處于比需要更深的擦除狀態(tài)中。軟編程可以施加小的編程脈沖來(lái)將被擦除的存儲(chǔ)器單元的閾值電壓移動(dòng)得更靠近于擦除驗(yàn)證電平。在步驟704處，"數(shù)據(jù)裝載"命令由控制器544發(fā)出并被輸入到控制電路520，允許數(shù)據(jù)輸入到數(shù)據(jù)輸入/輸出緩沖器。輸入數(shù)據(jù)被識(shí)別為命令，并經(jīng)由輸入到控制電路520的命令鎖存信號(hào)(未示出)由狀態(tài)機(jī)522鎖存。在步驟706處，將指明頁(yè)地址的地址數(shù)據(jù)從控制器或主機(jī)輸入到行控制器或譯碼器540A和540B。輸入數(shù)據(jù)被識(shí)別為頁(yè)地址，并且受到輸入到控制電路的地址鎖存信號(hào)的影響，經(jīng)由狀態(tài)機(jī)522鎖存。在步驟708處，將針對(duì)所尋址的頁(yè)的編程數(shù)據(jù)的頁(yè)輸入到數(shù)據(jù)輸入/輸出緩沖器，以供編程。例如，在一個(gè)實(shí)施例中，可以輸入532字節(jié)的數(shù)據(jù)。將該數(shù)據(jù)鎖存在對(duì)于所選擇的位線的合適的寄存器中。在一些實(shí)施例中，還將數(shù)據(jù)鎖存在對(duì)于所選擇的位線的第二寄存器中，以用于驗(yàn)證操作。在步驟710處，"編程"命令由控制器發(fā)出，并被輸入到數(shù)據(jù)輸入/輸出緩沖器。經(jīng)由輸入到控制電路的命令鎖存信號(hào)，由狀態(tài)機(jī)522鎖存該命令。 由"編程"命令觸發(fā)，使用施加到合適的字線的步進(jìn)脈沖編程電壓，在步驟708中所鎖存的數(shù)據(jù)將被編程到由狀態(tài)機(jī)522控制的所選擇的存儲(chǔ)器單元中。在步驟712中，將施加到所選擇的字線的編程脈沖電壓電平V皿初始化到起始脈沖(例如12V)，并將由狀態(tài)機(jī)522保持的程序計(jì)數(shù)器PC初始化為0。在步驟714處，將第一 VreM脈沖施加到所選擇的字線。如果邏輯"O"存儲(chǔ)在特定的數(shù)據(jù)鎖存器中，表示應(yīng)該編程相應(yīng)的存儲(chǔ)器單元，則將相應(yīng)的位線接地。另一方面，如果邏輯"l"存儲(chǔ)在特定的鎖存器中，表示相應(yīng)的存儲(chǔ)器單元應(yīng)該保持在它當(dāng)前的數(shù)據(jù)狀態(tài)中，則將相應(yīng)的位線連接到VDD以禁止編程。
在步驟716處，驗(yàn)證所選擇的存儲(chǔ)器單元的狀態(tài)。如果檢測(cè)到所選擇的單元的目標(biāo)閾值電壓達(dá)到了合適的電平，則將存儲(chǔ)在相應(yīng)的數(shù)據(jù)鎖存器中的數(shù)據(jù)改變到邏輯"1"。如果檢測(cè)到閾值電壓沒(méi)有達(dá)到合適的電平，則不改變存儲(chǔ)在相應(yīng)的數(shù)據(jù)鎖存器中的數(shù)據(jù)。以這種方式，邏輯"l"存儲(chǔ)在它相應(yīng)的數(shù)據(jù)鎖存器中的位線不需要被編程。當(dāng)所有的數(shù)據(jù)鎖存器存儲(chǔ)邏輯"l"時(shí)，狀態(tài)機(jī)知道編程了所有所選擇的單元。在步驟718處，檢查是否所有的數(shù)據(jù)鎖存器存儲(chǔ)邏輯"l"，如果是，則編程處理完成并且成功，因?yàn)樗兴x擇的存儲(chǔ)單元都被編程了并驗(yàn)證到了它們的目標(biāo)狀態(tài)。在步驟720處報(bào)告"PASS(通過(guò))"狀態(tài)。注意在一些實(shí)施例中，在步驟718處，不是所有的數(shù)據(jù)鎖存器都必須存儲(chǔ)邏輯"l"。可能如果至少預(yù)定數(shù)目的數(shù)據(jù)鎖存器存儲(chǔ)邏輯"1"就足夠了 。仍然存儲(chǔ)邏輯"O"的數(shù)據(jù)鎖存器與還沒(méi)被編程的單元(慢編程單元)相關(guān)聯(lián)或與有缺陷的單元相關(guān)聯(lián)?？梢匀萑逃邢迶?shù)目的未充分編程的單元或有缺陷的單元，這是因?yàn)樵陔S后的讀操作期間，可以應(yīng)用錯(cuò)誤糾正(ECC)來(lái)糾正與慢編程或有缺陷的存儲(chǔ)器單元相關(guān)聯(lián)的受損數(shù)據(jù)。 在步驟718處，如果確定不是所有的數(shù)據(jù)鎖存器都存儲(chǔ)邏輯"1"，則編程處理繼續(xù)。在步驟722處，相對(duì)于編程限制值(program limit value)來(lái)檢查程序計(jì)數(shù)器PC。編程限制值的一個(gè)例子是20，然而，可以使用其它值。如果程序計(jì)數(shù)器PC不小于20，則在步驟724處確定未成功編程的單元數(shù)量是否等于或小于預(yù)定數(shù)量。如果未成功編程的比特?cái)?shù)量等于或小于預(yù)定數(shù)量，則在步驟726處將編程處理標(biāo)示為通過(guò)并報(bào)告通過(guò)的狀態(tài)。在讀處理期間，可以使用錯(cuò)誤糾正來(lái)糾正未成功編程的比特。然而，如果未成功編程的比特?cái)?shù)量大于預(yù)定數(shù)量，則在步驟728處將編程處理標(biāo)示為失敗并報(bào)告失敗的狀態(tài)。如果程序計(jì)數(shù)器PC小于20，則在步驟730處將VreM電平增加步長(zhǎng)大小并遞增程序計(jì)數(shù)器PC。在步驟730之后，過(guò)程返回到步驟714來(lái)施加下一 VreM脈沖。 圖14的流程圖描繪了可以應(yīng)用于二進(jìn)制存儲(chǔ)的單遍(pass)編程方法。在可以應(yīng)用于多電平存儲(chǔ)的兩遍編程方法中，例如，在流程圖的單次迭代中可以使用多個(gè)編程或驗(yàn)證步驟。對(duì)于編程操作的每遍，可以執(zhí)行步驟712-730。在第一遍中，可以施加一個(gè)或多個(gè)編程脈沖，并且驗(yàn)證其結(jié)果以確定單元是否在合適的中間狀態(tài)中。在第二遍中，可以施加一個(gè)或多個(gè)編程脈沖，并且驗(yàn)證其結(jié)果以確定單元是否在合適的最終狀態(tài)中。
在成功編程處理的最后，存儲(chǔ)器單元的閾值電壓應(yīng)該恰當(dāng)?shù)卦诰幊痰拇鎯?chǔ)器單元 的閾值電壓的一個(gè)或多個(gè)分布內(nèi)或者在擦除的存儲(chǔ)器單元的閾值電壓的分布內(nèi)。圖15圖 示了當(dāng)每個(gè)存儲(chǔ)器單元存儲(chǔ)兩比特的數(shù)據(jù)時(shí)存儲(chǔ)器單元陣列的閾值電壓分布。圖15示出 了針對(duì)擦除的存儲(chǔ)器單元的第一閾值電壓分布E。也描繪了針對(duì)編程的存儲(chǔ)器單元的三個(gè) 閾值電壓分布A、B和C。在一個(gè)實(shí)施例中，E分布中的閾值電壓為負(fù)，而A、B和C分布中的 閾值電壓為正。 圖15的每個(gè)不同的閾值電壓范圍相應(yīng)于該組數(shù)據(jù)比特的預(yù)定值。編程到存儲(chǔ)器 單元中的數(shù)據(jù)與單元的閾值電壓電平之間的特定關(guān)系依賴(lài)于單元所采用的數(shù)據(jù)編碼方案。 在一個(gè)實(shí)施例中，使用格雷碼賦值來(lái)向閾值電壓范圍分配數(shù)據(jù)值，使得如果浮置柵極的閾 值電壓錯(cuò)誤地移動(dòng)到它鄰居的物理狀態(tài)，則將僅影響一個(gè)比特。 一個(gè)例子向閾值電壓范圍 E(狀態(tài)E)分配"11"，向閾值電壓范圍A(狀態(tài)A)分配"10"，向閾值電壓范圍B(狀態(tài)B)分 配"00"，以及向閾值電壓范圍C(狀態(tài)C)分配"01"。然而，在其它實(shí)施例中，不使用格雷碼。 盡管圖15示出了四個(gè)狀態(tài)，但是本發(fā)明還可以用在其它多狀態(tài)結(jié)構(gòu)，包括包含多于或少于 四個(gè)狀態(tài)的那些結(jié)構(gòu)在內(nèi)。 圖15還示出了用于從存儲(chǔ)器單元讀數(shù)據(jù)的三個(gè)讀參考電壓Vra、 Vrb和Vrc。通 過(guò)測(cè)試給定存儲(chǔ)器單元的閾值電壓在Vra、 Vrb和Vrc之上還是之下，系統(tǒng)可以確定存儲(chǔ)器 單元在什么狀態(tài)中。圖15還示出了三個(gè)驗(yàn)證參考電壓Vva、 Vvb和Vvc。當(dāng)將存儲(chǔ)器單元 編程到狀態(tài)A時(shí)，系統(tǒng)將測(cè)試那些存儲(chǔ)器單元是否具有大于或等于Vva的閾值電壓。當(dāng)將 存儲(chǔ)器單元編程到狀態(tài)B時(shí)，系統(tǒng)將測(cè)試存儲(chǔ)器單元是否具有大于或等于Vvb的閾值電壓。 當(dāng)將存儲(chǔ)器單元編程到狀態(tài)C時(shí)，系統(tǒng)將確定存儲(chǔ)器單元是否具有大于或等于Vvc的它們 的閾值電壓。 在圖15所示的已知為全序列(full sequence)編程的一個(gè)實(shí)施例中，可以將存儲(chǔ) 器單元從擦除狀態(tài)E直接編程到編程的狀態(tài)A、 B和C中的任一個(gè)。例如，可以首先擦除將 被編程的一群存儲(chǔ)器單元，使得該群中的所有存儲(chǔ)器單元處于被擦除的狀態(tài)E中。然后，圖 15中描繪的處理將用于將存儲(chǔ)器單元直接編程到狀態(tài)A、 B或C中。當(dāng)一些存儲(chǔ)器單元正 從狀態(tài)E編程到狀態(tài)A時(shí)，其他存儲(chǔ)器單元正從狀態(tài)E編程到狀態(tài)B和/或從狀態(tài)E編程 到狀態(tài)C。在這樣的實(shí)施例中，針對(duì)存儲(chǔ)器單元的特定存儲(chǔ)器狀態(tài)編碼的兩個(gè)比特兩者均可 以被視作數(shù)據(jù)的單個(gè)頁(yè)的一部分。 圖16圖示了編程存儲(chǔ)用于不同兩頁(yè)，下頁(yè)(lower page)和上頁(yè)(upperpage)，的 數(shù)據(jù)的多狀態(tài)存儲(chǔ)器單元的兩遍技術(shù)的例子。描繪了四種狀態(tài)狀態(tài)E(11)、狀態(tài)A(10)、狀 態(tài)B(OO)和狀態(tài)C(Ol)。對(duì)于狀態(tài)E，兩頁(yè)均存儲(chǔ)"1"。對(duì)于狀態(tài)B，兩頁(yè)均存儲(chǔ)"O"。對(duì)于 狀態(tài)C，下頁(yè)存儲(chǔ)"1"且上頁(yè)存儲(chǔ)"0"。注意，盡管將特定比特樣式分配到了每個(gè)狀態(tài)，但是 也可以分配不同的比特樣式。在第一編程遍中，根據(jù)將被編程到下邏輯頁(yè)的比特設(shè)置單元 的閾值電壓電平。如果該比特是邏輯"1"，則不改變閾值電壓，因?yàn)樽鳛橹安脸慕Y(jié)果，它 處于恰當(dāng)?shù)臓顟B(tài)中。然而，如果將被編程的比特是邏輯"O"，則將單元的閾值電平增加到狀 態(tài)A，如箭頭750所示。那結(jié)束了第一編程遍。 在第二編程遍中，根據(jù)將被編程到上邏輯頁(yè)中的比特設(shè)置單元的閾值電壓電平。 如果上邏輯頁(yè)比特將存儲(chǔ)邏輯"1 "，則不發(fā)生編程，因?yàn)槿Q于下頁(yè)比特的編程，單元處于 狀態(tài)E或A——這兩者均攜帶上頁(yè)比特"l"——的一個(gè)中。如果上頁(yè)比特將是邏輯"O"，則移動(dòng)閾值電壓。如果第一遍導(dǎo)致單元保持在擦除狀態(tài)E中，則在第二階段中編程該單元使 得閾值電壓增加到處于狀態(tài)C內(nèi)，如箭頭754所示。如果作為第一編程遍的結(jié)果，單元被編 程到了狀態(tài)A中，則在第二遍中進(jìn)一步編程存儲(chǔ)器單元使得閾值電壓增加到處于狀態(tài)B內(nèi)， 如箭頭752所示。第二遍的結(jié)果是將單元編程到指定的狀態(tài)以來(lái)存儲(chǔ)上頁(yè)的邏輯"O"而不 改變下頁(yè)的數(shù)據(jù)。在讀或驗(yàn)證期間，存在許多方式來(lái)測(cè)量存儲(chǔ)器單元的導(dǎo)電電流。在上面 的例子中，所選擇的存儲(chǔ)器單元的導(dǎo)電電流允許(或未能允許)包括所選擇的存儲(chǔ)器單元 的NAND串放電位線。在一時(shí)間段之后測(cè)量位線上的電壓來(lái)確定它是否被放電。在另一例子 中，存儲(chǔ)器單元的導(dǎo)電電流是通過(guò)其放電在感測(cè)放大器中的專(zhuān)用電容器的速率來(lái)測(cè)量的。
圖17是描述用于從非易失性存儲(chǔ)器單元讀數(shù)據(jù)的一個(gè)實(shí)施例的流程圖。圖17提 供了系統(tǒng)級(jí)的讀處理。在步驟802處，響應(yīng)于在步驟800處接收的讀數(shù)據(jù)的請(qǐng)求，對(duì)于特定 頁(yè)執(zhí)行讀操作。在一個(gè)實(shí)施例中，當(dāng)編程數(shù)據(jù)的頁(yè)時(shí)，系統(tǒng)也將創(chuàng)建糾錯(cuò)碼(ECC)并與該頁(yè) 的數(shù)據(jù)一起寫(xiě)那些ECC。 ECC技術(shù)在本領(lǐng)域中是公知的。所使用的ECC處理可以包括本領(lǐng) 域中已知的任意恰當(dāng)?shù)腅CC處理。當(dāng)從頁(yè)讀數(shù)據(jù)時(shí)，ECC將用于確定是否在數(shù)據(jù)中存在任 何錯(cuò)誤(步驟804)?？梢栽谙到y(tǒng)中的控制器、狀態(tài)機(jī)或任何地方上執(zhí)行ECC處理。如果在 數(shù)據(jù)中沒(méi)有錯(cuò)誤，則在步驟806處向用戶(hù)報(bào)告數(shù)據(jù)。如果在步驟804處發(fā)現(xiàn)了錯(cuò)誤。則在 步驟808處確定該錯(cuò)誤是否是可糾正的。錯(cuò)誤可能是由于浮置柵極到浮置柵極耦合效應(yīng)或 者可能是由于其他物理機(jī)制引起的。各種ECC方法具有糾正數(shù)據(jù)集合中預(yù)定數(shù)量的錯(cuò)誤的 能力。如果ECC過(guò)程可以糾正數(shù)據(jù)，則在步驟810處使用ECC處理來(lái)糾正該數(shù)據(jù)，并在步驟 812中向用戶(hù)報(bào)告糾正了的數(shù)據(jù)。如果數(shù)據(jù)不能通過(guò)ECC處理糾正，則在步驟814中執(zhí)行數(shù) 據(jù)恢復(fù)處理。在一些實(shí)施例中，在步驟814之后，將執(zhí)行ECC處理。在恢復(fù)數(shù)據(jù)之后，在步 驟816處報(bào)告該數(shù)據(jù)。注意，圖16的處理可以用于使用全位線編程或奇/偶位線編程所編 程的數(shù)據(jù)。 圖18是描述用于執(zhí)行頁(yè)的讀操作的處理的一個(gè)實(shí)施例的流程圖?？梢葬槍?duì)包括 塊的所有位線、僅僅包括塊的奇數(shù)位線、僅僅包括塊的偶數(shù)位線或者包括塊的其他子集的 位線的頁(yè)，執(zhí)行圖18的處理。在步驟850中，將讀參考電壓Vra施加到與頁(yè)相關(guān)聯(lián)的合適 的字線。在步驟852中，感測(cè)(sensed)與該頁(yè)相關(guān)聯(lián)的位線，以確定所尋址的存儲(chǔ)器單元 是否基于對(duì)其控制柵極施加Vra而導(dǎo)電。導(dǎo)電的位線指示該存儲(chǔ)器單元導(dǎo)通了 (turn on); 因此，那些存儲(chǔ)器單元的閾值電壓在Vra之下(例如在狀態(tài)E中)。在步驟854中，將位線 的感測(cè)的結(jié)果存儲(chǔ)在對(duì)于那些位線的合適的鎖存器中。在步驟856中，將讀參考電壓Vrb施 加到與正被讀取的頁(yè)相關(guān)聯(lián)的字線。在步驟858中，感測(cè)位線，如上所述。在步驟860中， 將結(jié)果存儲(chǔ)在對(duì)于位線的合適的鎖存器中。在步驟862中，將讀參考電壓Vrc施加到與頁(yè) 相關(guān)聯(lián)的字線。在步驟864中，感測(cè)位線以確定哪些存儲(chǔ)器單元導(dǎo)電，如上所述。在步驟 866中，將從感測(cè)步驟得到的結(jié)果存儲(chǔ)在對(duì)于位線的合適的鎖存器中。在步驟868中，確定 每條位線的數(shù)據(jù)值。例如，如果存儲(chǔ)器單元在Vra處導(dǎo)電，則存儲(chǔ)器單元在狀態(tài)E中。如果 存儲(chǔ)器單元在Vrb和Vrc處而不是Vra處導(dǎo)電，則存儲(chǔ)器單元在狀態(tài)A中。如果存儲(chǔ)器單 元在Vrc處而不是Vra和Vrb處導(dǎo)電，則存儲(chǔ)器單元在狀態(tài)B中。如果存儲(chǔ)器單元在Vra、 Vrb或Vrc處均不導(dǎo)電，則存儲(chǔ)器單元在狀態(tài)C中。在其他實(shí)施例中，感測(cè)各種電平(Vra、 Vrb和Vrc)可以以不同的順序發(fā)生。 在各種實(shí)施例中，基于采用的編碼和/或體系架構(gòu)，可能需要施加不同數(shù)量的參
18考讀電壓。例如，當(dāng)采用上頁(yè)/下頁(yè)體系架構(gòu)時(shí)，可以簡(jiǎn)單通過(guò)使用Vrb讀參考電壓電平以 確定存儲(chǔ)器單元是在狀態(tài)E和A(上頁(yè)比特二 1)的一個(gè)中還是在狀態(tài)B和C(上頁(yè)比特二 0)的一個(gè)中來(lái)完成上頁(yè)讀取?？梢酝ㄟ^(guò)使用Vra和Vrc讀參考電壓電平以確定存儲(chǔ)器單元 是在狀態(tài)E和C(下頁(yè)比特二 1)的一個(gè)中還是在狀態(tài)A和B(上頁(yè)比特二O)的一個(gè)中來(lái)完 成下頁(yè)讀取。 盡管為了示例性目的而主要描述了 NAND類(lèi)型的閃存存儲(chǔ)器。但是本公開(kāi)不限于 此，并且適用于眾多類(lèi)型的集成電路。原則上，實(shí)施例可以用在包括可尋址的晶片的任何類(lèi) 型的電路中。其他實(shí)施例可以包括N0R類(lèi)型閃存存儲(chǔ)器和易失性存儲(chǔ)器，諸如SRAM和DRAM。 而且，前述的詳細(xì)描述是為了說(shuō)明和描述的目的給出的。而不試圖窮盡或?qū)⒈景l(fā)明限制到 所公開(kāi)的精確形式。根據(jù)上面的教授，許多修改和變型是可能的。選擇所描述的實(shí)施例是 為了最佳地解釋本發(fā)明的原理及其實(shí)際應(yīng)用，從而使本領(lǐng)域技術(shù)人員可以最佳地在各種實(shí) 施例中以及用適于所期望的具體使用的各種修改來(lái)利用本發(fā)明。旨在由所附權(quán)利要求限定 本發(fā)明的范圍。
19
權(quán)利要求
一種制造非易失性存儲(chǔ)器的方法，包括將多個(gè)非易失性存儲(chǔ)器芯片和控制器封裝在存儲(chǔ)器封裝中，所述存儲(chǔ)器封裝包括耦接到所述控制器和所述非易失性存儲(chǔ)器芯片的每個(gè)的公共芯片使能線，響應(yīng)于在所述公共芯片使能線上提供的芯片使能信號(hào)來(lái)使能所述多個(gè)非易失性存儲(chǔ)器芯片；在所述封裝之后，確定所述多個(gè)非易失性存儲(chǔ)器芯片中的所述非易性存儲(chǔ)器芯片是否是有缺陷的；以及如果在所述確定期間確定所述多個(gè)非易失性存儲(chǔ)器芯片的特定存儲(chǔ)器芯片是有缺陷的，則將所述特定存儲(chǔ)器芯片隔離于響應(yīng)于所述芯片使能信號(hào)被使能。
2. 根據(jù)權(quán)利要求1所述的方法，其中隔離所述特定存儲(chǔ)器芯片包括對(duì)于所述特定存儲(chǔ)器芯片覆蓋所述芯片使能信號(hào)。
3. 根據(jù)權(quán)利要求1所述的方法，其中每個(gè)存儲(chǔ)器芯片包括芯片使能管腳、選擇電路以及耦接在所述芯片使能管腳和所述選 擇電路之間的一個(gè)或多個(gè)可編程電路，在所述芯片使能管腳上接收所述芯片使能信號(hào)；隔離所述特定存儲(chǔ)器芯片包括編程所述一個(gè)或多個(gè)可編程電路來(lái)獨(dú)立于所述芯片使 能信號(hào)從所述芯片使能管腳向所述選擇電路提供基本恒定的偏置。
4. 根據(jù)權(quán)利要求3所述的方法，其中所述一個(gè)或多個(gè)可編程電路是一個(gè)或多個(gè)第一可編程電路；每個(gè)存儲(chǔ)器芯片還包括一個(gè)或多個(gè)器件選擇管腳和一個(gè)或多個(gè)第二可編程電路的組， 所述一個(gè)或多個(gè)器件選擇管腳耦接到一個(gè)或多個(gè)焊盤(pán)的組，所述一個(gè)或多個(gè)第二可編程電 路耦接在所述一個(gè)或多個(gè)器件選擇管腳和所述選擇電路之間；所述方法還包括使用所述一個(gè)或多個(gè)焊盤(pán)的組的預(yù)定配置來(lái)定義所述存儲(chǔ)器芯片的 每個(gè)的唯一地址，每個(gè)存儲(chǔ)器芯片的所述選擇電路將從所述控制器接收的地址與在所述一 個(gè)或多個(gè)器件選擇管腳的組上接收的所述唯一地址相比較，以確定是否要選擇所述每個(gè)存 儲(chǔ)器芯片。
5. 根據(jù)權(quán)利要求4所述的方法，其中所述方法還包括如果確定所述特定存儲(chǔ)器芯片是有缺陷的，則將第二存儲(chǔ)器芯片的所 述唯一地址用不同的地址替代，所述替代包括配置所述第二存儲(chǔ)器芯片的所述一個(gè)或多個(gè) 第二可編程電路，來(lái)向所述第二存儲(chǔ)器芯片的所述選擇電路提供所述不同的地址，以取代 從所述焊盤(pán)的組經(jīng)由所述一個(gè)或多個(gè)器件選擇管腳接收的所述唯一地址。
6. 根據(jù)權(quán)利要求5所述的方法，其中配置所述第二存儲(chǔ)器芯片的所述一個(gè)或多個(gè)第二 可編程電路包括編程一個(gè)或多個(gè)熔絲來(lái)定義所述不同的地址，所述不同的地址從所述一個(gè)或多個(gè)熔絲 提供給所述選擇電路，并且覆蓋從所述焊盤(pán)的組接收的所述唯一地址。
7. 根據(jù)權(quán)利要求3所述的方法，其中 所述一個(gè)或多個(gè)第一可編程電路是一個(gè)或多個(gè)熔絲。
8. 根據(jù)權(quán)利要求7所述的方法，其中所述一個(gè)或多個(gè)熔絲包括反熔絲、激光熔絲和電 可吹斷熔絲中的至少一個(gè)。
9. 根據(jù)權(quán)利要求1所述的方法，其中所述存儲(chǔ)器芯片的每個(gè)包括非易失性NAND存儲(chǔ)器陣列。
10. —種非易失性存儲(chǔ)器系統(tǒng)，包括多個(gè)非易失性存儲(chǔ)器芯片，每個(gè)包括多個(gè)非易失性存儲(chǔ)元件和一個(gè)或多個(gè)芯片使能管 腳，每個(gè)存儲(chǔ)器芯片的所述一個(gè)或多個(gè)芯片使能管腳耦接到公共線； 與所述公共線通信的控制器；響應(yīng)于所述公共線上由所述控制器提供的芯片使能信號(hào)的、在每個(gè)存儲(chǔ)器芯片上的選 擇電路，每個(gè)選擇電路響應(yīng)于所述芯片使能信號(hào)來(lái)使能相應(yīng)的存儲(chǔ)器芯片；以及每個(gè)芯片上的一個(gè)或多個(gè)可編程電路的組，所述可編程電路的組與相應(yīng)的存儲(chǔ)器芯片 的芯片使能管腳和選擇電路通信，所述可編程電路的組在封裝所述非易失性存儲(chǔ)器系統(tǒng)之 后是可配置的，以將相應(yīng)的存儲(chǔ)器芯片隔離于響應(yīng)于所述芯片使能信號(hào)被使能。
11. 根據(jù)權(quán)利要求10所述的非易失性存儲(chǔ)器系統(tǒng)，其中所述可編程電路的組通過(guò)在所述芯片使能信號(hào)到達(dá)所述相應(yīng)的存儲(chǔ)器芯片的所述選 擇電路之前覆蓋所述芯片使能信號(hào)，來(lái)隔離所述相應(yīng)的存儲(chǔ)器芯片。
12. 根據(jù)權(quán)利要求10所述的非易失性存儲(chǔ)器系統(tǒng)，其中所述可編程電路的組通過(guò)獨(dú)立于所述芯片使能信號(hào)從所述一個(gè)或多個(gè)芯片使能管腳 向所述選擇電路提供基本恒定的偏置，來(lái)隔離所述相應(yīng)的存儲(chǔ)器芯片。
13. 根據(jù)權(quán)利要求10所述的非易失性存儲(chǔ)器系統(tǒng)，其中每個(gè)存儲(chǔ)器芯片包括耦接到所述每個(gè)芯片的一個(gè)或多個(gè)焊盤(pán)的組的一個(gè)或多個(gè)器件 選擇管腳，所述每個(gè)芯片的所述焊盤(pán)的組具有用于定義所述每個(gè)芯片的唯一地址的預(yù)定配置；每個(gè)芯片上的所述一個(gè)或多個(gè)可編程電路的組是一個(gè)或多個(gè)可編程電路的第一組；以及每個(gè)芯片還包括與所述每個(gè)芯片的所述一個(gè)或多個(gè)器件選擇管腳和所述選擇電路通 信的一個(gè)或多個(gè)可編程電路的第二組，每個(gè)存儲(chǔ)器芯片的所述一個(gè)或多個(gè)可編程電路的第 二組在封裝所述非易失性存儲(chǔ)器系統(tǒng)之后是可配置的，以定義所述每個(gè)存儲(chǔ)器芯片的不同 的地址。
14. 根據(jù)權(quán)利要求13所述的非易失性存儲(chǔ)器系統(tǒng)，其中所述多個(gè)存儲(chǔ)器芯片包括有缺陷的存儲(chǔ)器芯片和第一無(wú)缺陷的存儲(chǔ)器芯片； 所述有缺陷的芯片的所述一個(gè)或多個(gè)可編程電路的第一組被配置為將所述有缺陷的存儲(chǔ)器芯片隔離于響應(yīng)于所述芯片使能信號(hào)被使能；以及所述第一無(wú)缺陷的存儲(chǔ)器芯片的所述一個(gè)或多個(gè)可編程電路的第二組被配置為將所述第一無(wú)缺陷的存儲(chǔ)器芯片的所述唯一地址用不同的地址替代。
15. 根據(jù)權(quán)利要求14所述的非易失性存儲(chǔ)器系統(tǒng)，其中所述第一無(wú)缺陷的存儲(chǔ)器芯片的所述不同的地址是所述有缺陷的存儲(chǔ)器芯片的所述 唯一地址。
16. 根據(jù)權(quán)利要求13所述的非易失性存儲(chǔ)器系統(tǒng)，其中特定存儲(chǔ)器芯片的所述一個(gè)或多個(gè)可編程電路的第二組被配置為通過(guò)存儲(chǔ)不同的地 址來(lái)定義所述不同的地址，將所述不同的地址提供給所述特定存儲(chǔ)器芯片的所述選擇電 路，以取代由所述特定存儲(chǔ)器芯片的所述焊盤(pán)的組的所述預(yù)定配置定義的所述唯一地址。
17. 根據(jù)權(quán)利要求16所述的非易失性存儲(chǔ)器系統(tǒng)，其中所述一個(gè)或多個(gè)可編程電路的第一組是一個(gè)或多個(gè)熔絲。
18.根據(jù)權(quán)利要求17所述的非易失性存儲(chǔ)器系統(tǒng)，其中 所述一個(gè)或多個(gè)熔絲包括反熔絲、激光熔絲和電可吹斷熔絲中的至少一個(gè)。
全文摘要
存儲(chǔ)器晶片提供有用于在封裝之后允許禁止特定存儲(chǔ)器晶片的可編程芯片使能電路，和/或用于在封裝之后允許重新編址特定存儲(chǔ)器晶片的可編程芯片地址電路。在多芯片存儲(chǔ)器封裝中，可以通過(guò)覆蓋從控制器和主機(jī)設(shè)備接收的主芯片使能信號(hào)的可編程電路來(lái)把在封裝級(jí)測(cè)試中不合格的存儲(chǔ)器晶片從存儲(chǔ)器封裝中隔離和禁止。為了提供連續(xù)的地址范圍，可以使用另一可編程電路來(lái)重新編址一個(gè)或多個(gè)無(wú)缺陷的存儲(chǔ)器晶片，以取代由焊盤(pán)連接提供的唯一的芯片地址。在封裝之后，還可以獨(dú)立于檢測(cè)不合格的存儲(chǔ)器晶片來(lái)重新編址存儲(chǔ)器晶片。
文檔編號(hào)G11C16/08GK101779249SQ200880025636
公開(kāi)日2010年7月14日 申請(qǐng)日期2008年6月6日 優(yōu)先權(quán)日2007年6月14日
發(fā)明者亞歷克斯·馬克, 法姆·朗, 洛克·涂, 郭天辰, 陳健 申請(qǐng)人:桑迪士克公司