專利名稱：非易失性存儲(chǔ)器和用于高速緩存頁(yè)復(fù)制的方法
技術(shù)領(lǐng)域：
本發(fā)明大體上涉及非易失性半導(dǎo)體存儲(chǔ)器，例如電可擦除可編程只讀存儲(chǔ)器 (EEPROM)和快閃EEPROM,且具體地說(shuō)，涉及基于鎖存結(jié)構(gòu)在存儲(chǔ)器操作中的有效 利用的高速緩存操作，例如將頁(yè)從一個(gè)存儲(chǔ)器位置復(fù)制到另一存儲(chǔ)器位置。
背景技術(shù)：
能夠非易失性地存儲(chǔ)電荷的固態(tài)存儲(chǔ)器(尤其是呈經(jīng)封裝為小型卡的EEPROM和 快閃EEPROM的形式)近來(lái)已成為多種移動(dòng)和手持式裝置(特別是信息器具和消費(fèi)型 電子產(chǎn)品)中的精選存儲(chǔ)裝置。不同于同樣作為固態(tài)存儲(chǔ)器的RAM(隨機(jī)存取存儲(chǔ)器), 快閃存儲(chǔ)器是非易失性的，且即使在電源被切斷之后仍保留其所存儲(chǔ)的數(shù)據(jù)。盡管成本 較高，但快閃存儲(chǔ)器正越來(lái)越多地用于大容量存儲(chǔ)應(yīng)用中。基于例如硬盤驅(qū)動(dòng)器和軟盤 等旋轉(zhuǎn)式磁性媒體的常規(guī)大容量存儲(chǔ)裝置并不適合于移動(dòng)和手持式環(huán)境。這是因?yàn)榇疟P 驅(qū)動(dòng)器往往體積龐大，易于遭受機(jī)械故障，且具有高等待時(shí)間和高功率要求。這些不良 屬性使得基于磁盤的存儲(chǔ)在大多數(shù)移動(dòng)和便攜式應(yīng)用中不能實(shí)行。另一方面，嵌入式和 呈可移除式卡的形式兩者的快閃存儲(chǔ)器由于其小尺寸、低功率消耗、高速度和高可靠性 特征而理想地適合于移動(dòng)和手持式環(huán)境中。EEPROM和電可編程只讀存儲(chǔ)器(EPROM)是可經(jīng)擦除的非易失性存儲(chǔ)器且使新 數(shù)據(jù)寫入或"編程"到其存儲(chǔ)器單元中。所述兩者均在場(chǎng)效應(yīng)晶體管結(jié)構(gòu)中利用浮動(dòng)(未 連接)導(dǎo)電柵極，其定位于半導(dǎo)體襯底中的溝道區(qū)上方在源極區(qū)與漏極區(qū)之間。接著在 浮動(dòng)?xùn)艠O上方提供控制柵極。晶體管的閾值電壓特性由保留于浮動(dòng)?xùn)艠O上的電荷量來(lái)控 制。也就是說(shuō)，對(duì)于浮動(dòng)?xùn)艠O上的給定電荷電平，存在必須在"接通"晶體管以準(zhǔn)許在 其源極區(qū)與漏極區(qū)之間進(jìn)行導(dǎo)電之前施加到控制柵極的對(duì)應(yīng)電壓(閾值)。浮動(dòng)?xùn)艠O可保持一電荷范圍且因此可被編程到閾值電壓窗內(nèi)的任何閾值電壓電平。 閾值電壓窗的大小由裝置的最小和最大閾值電平定界，所述最小和最大閾值電平又對(duì)應(yīng) 于可編程到浮動(dòng)?xùn)艠O上的電荷的范圍。閾值窗大體上依據(jù)存儲(chǔ)器裝置的特性、操作條件 和歷史而定。所述窗內(nèi)的每一截然不同的可解析閾值電壓電平范圍原則上可用以指定單 元的明確存儲(chǔ)器狀態(tài)。當(dāng)將閾值電壓分割為兩個(gè)截然不同區(qū)時(shí)，每一存儲(chǔ)器單元將能夠 存儲(chǔ)一個(gè)數(shù)據(jù)位。類似地，當(dāng)將閾值電壓窗分割為兩個(gè)以上截然不同區(qū)時(shí)，每一存儲(chǔ)器單元將能夠存儲(chǔ)一個(gè)以上數(shù)據(jù)位。在通常的二狀態(tài)EEPROM單元中，建立至少一個(gè)電流斷點(diǎn)電平以便將導(dǎo)電窗分割 為兩個(gè)區(qū)。當(dāng)通過(guò)施加預(yù)定的固定電壓來(lái)讀取單元時(shí)，其源極/漏極電流通過(guò)與所述斷點(diǎn) 電平(或參考電流IREF)比較而經(jīng)解析為一存儲(chǔ)器狀態(tài)。如果所讀取的電流高于斷點(diǎn) 電平的電流，則確定所述單元處于一個(gè)邏輯狀態(tài)(例如，"零"狀態(tài))。另一方面，如果 所述電流小于斷點(diǎn)電平的電流，則確定所述單元處于另一邏輯狀態(tài)(例如，"一"狀態(tài))。 因此，此二狀態(tài)單元存儲(chǔ)一個(gè)數(shù)字信息位。經(jīng)常提供可外部編程的參考電流源作為存儲(chǔ) 器系統(tǒng)的一部分以產(chǎn)生斷點(diǎn)電平電流。為了增加存儲(chǔ)器容量，隨著半導(dǎo)體技術(shù)的狀態(tài)前進(jìn)，快閃EEPROM裝置正被制造 成具有越來(lái)越高的密度。用于增加存儲(chǔ)容量的另一方法是使每一存儲(chǔ)器單元存儲(chǔ)兩個(gè)以 上狀態(tài)。對(duì)于多狀態(tài)或多電平EEPROM存儲(chǔ)器單元來(lái)說(shuō)，通過(guò)一個(gè)以上斷點(diǎn)將導(dǎo)電窗分割 為兩個(gè)以上區(qū)，使得每一單元能夠存儲(chǔ)一個(gè)以上數(shù)據(jù)位。給定EEPROM陣列可存儲(chǔ)的 信息因此隨每一單元可存儲(chǔ)的狀態(tài)的數(shù)目而增加。具有多狀態(tài)或多電平存儲(chǔ)器單元的 EEPROM或快閃EEPROM已在第5,172,338號(hào)美國(guó)專利中描述。通常通過(guò)兩個(gè)機(jī)制中的一者將充當(dāng)存儲(chǔ)器單元的晶體管編程到"經(jīng)編程"狀態(tài)。在 "熱電子注入"中，施加到漏極的高電壓加速電子越過(guò)襯底溝道區(qū)。同時(shí)，施加到控制 柵極的高電壓將熱電子牽拉穿過(guò)薄柵極電介質(zhì)到達(dá)浮動(dòng)?xùn)艠O上。在"隧穿注入"中，相 對(duì)于襯底將高電壓施加到控制柵極。以此方式，將電子從襯底牽拉到居間的浮動(dòng)?xùn)艠O。可通過(guò)多個(gè)機(jī)制來(lái)擦除存儲(chǔ)器裝置。對(duì)于EPROM來(lái)說(shuō)，可通過(guò)用紫外線輻射從浮 動(dòng)?xùn)艠O移除電荷來(lái)成批地擦除存儲(chǔ)器。對(duì)于EEPROM來(lái)說(shuō)，可通過(guò)相對(duì)于控制柵極將 高電壓施加到襯底以便誘發(fā)浮動(dòng)?xùn)艠O中的電子隧穿通過(guò)薄氧化物到達(dá)襯底溝道區(qū)(即， 福勒-諾德海姆隧穿(Fowler-Nordheim tunneling))來(lái)電擦除存儲(chǔ)器單元。通常，可逐個(gè) 字節(jié)地擦除EEPROM。對(duì)于快閃EEPROM來(lái)說(shuō)，可同時(shí)或一次一個(gè)或一個(gè)以上區(qū)塊地 電擦除存儲(chǔ)器，其中一區(qū)塊可由512個(gè)字節(jié)或更多的存儲(chǔ)器組成。存儲(chǔ)器裝置通常包含可安裝于一卡上的一個(gè)或一個(gè)以上存儲(chǔ)器芯片。每一存儲(chǔ)器芯 片包含由例如解碼器以及擦除、寫入和讀取電路等外圍電路支持的存儲(chǔ)器單元陣列。較 復(fù)雜的存儲(chǔ)器裝置通過(guò)執(zhí)行智能且較高級(jí)存儲(chǔ)器操作和介接的外部存儲(chǔ)器控制器來(lái)操 作。現(xiàn)今正使用許多商業(yè)上成功的非易失性固態(tài)存儲(chǔ)器裝置。這些存儲(chǔ)器裝置可為快閃 EEPROM或可采用其它類型的非易失性存儲(chǔ)器單元?？扉W存儲(chǔ)器和系統(tǒng)及其制造方法的實(shí)例在第5,070,032號(hào)、第5,095,344號(hào)、第5,315,541號(hào)、第5,343,063號(hào)和第5,661,053 號(hào)、第5,313,421號(hào)和第6,222,762號(hào)美國(guó)專利中給出。明確地說(shuō)，具有NAND串結(jié)構(gòu) 的快閃存儲(chǔ)器裝置在第5,570,315號(hào)、第5,903,495號(hào)、第6,046,935號(hào)美國(guó)專利中描述。 而且，還從具有用于存儲(chǔ)電荷的介電層的存儲(chǔ)器單元制造非易失性存儲(chǔ)器裝置。代替早 先描述的導(dǎo)電浮動(dòng)?xùn)艠O元件，使用介電層。此類利用介電存儲(chǔ)元件的存儲(chǔ)器裝置已由艾 坦(Eitan)等人在"NROM:新穎的局部俘獲式2位非易失性存儲(chǔ)器單元(NROM: A Novel Localized Trapping, 2-Bit Nonvolatile Memory Cell)" (IEEE電子裝置快報(bào)，第21巻，第 11號(hào)，2000年11月，第543到545頁(yè))中描述。ONO介電層延伸越過(guò)源極擴(kuò)散與漏極 擴(kuò)散之間的溝道。用于一個(gè)數(shù)據(jù)位的電荷局限于介電層中鄰近于漏極處，且用于另一數(shù) 據(jù)位的電荷局限于介電層中鄰近于源極處。舉例來(lái)說(shuō)，第5,768,192號(hào)和第6,011,725號(hào) 美國(guó)專利揭示一種具有夾于兩個(gè)二氧化硅層之間的俘獲電介質(zhì)的非易失性存儲(chǔ)器單元。通過(guò)單獨(dú)地讀取所述電介質(zhì)內(nèi)的空間上分離的電荷存儲(chǔ)區(qū)的二進(jìn)制狀態(tài)來(lái)實(shí)施多狀態(tài) 數(shù)據(jù)存儲(chǔ)。為了改進(jìn)讀取和編程性能，并行地讀取或編程一陣列中的多個(gè)電荷存儲(chǔ)元件或存儲(chǔ) 器晶體管。因此， 一起讀取或編程存儲(chǔ)器元件"頁(yè)"。在現(xiàn)有存儲(chǔ)器結(jié)構(gòu)中， 一行通常 含有若干交錯(cuò)頁(yè)或其可構(gòu)成一個(gè)頁(yè)。將一起讀取或編程一頁(yè)的所有存儲(chǔ)器元件。因此，存在對(duì)高容量且高性能非易失性存儲(chǔ)器的一般需要。明確地說(shuō)，需要具有能 夠以較大區(qū)塊實(shí)行存儲(chǔ)器操作的高容量非易失性存儲(chǔ)器，其具有高性能和對(duì)裝置資源的 有效利用。 發(fā)明內(nèi)容根據(jù)本發(fā)明的一般方面，對(duì)用于每一存儲(chǔ)器單元的最小數(shù)目n+l個(gè)數(shù)據(jù)鎖存器的有 效利用使得n位存儲(chǔ)器能夠?qū)嵤┯行У臄?shù)據(jù)再定位或"頁(yè)高速緩存復(fù)制"。此外，數(shù)據(jù) 鎖存器的相同配置還允許在對(duì)存儲(chǔ)于鄰近字線中的數(shù)據(jù)進(jìn)行補(bǔ)償?shù)那闆r下進(jìn)行讀取。因 此，2位存儲(chǔ)器將對(duì)于每一存儲(chǔ)器單元僅需要3個(gè)數(shù)據(jù)鎖存器來(lái)在對(duì)存儲(chǔ)于鄰近字線中 的數(shù)據(jù)進(jìn)行補(bǔ)償?shù)那闆r下實(shí)施讀取且用于實(shí)現(xiàn)有效的數(shù)據(jù)再定位。類似地，3位存儲(chǔ)器 將對(duì)于每一存儲(chǔ)器單元僅需要4個(gè)數(shù)據(jù)鎖存器來(lái)在對(duì)存儲(chǔ)于鄰近字線中的數(shù)據(jù)進(jìn)行補(bǔ)償?shù)那闆r下實(shí)施讀取且用于實(shí)現(xiàn)有效的數(shù)據(jù)再定位。對(duì)于每一者存儲(chǔ)待再定位的n位數(shù)據(jù)的一頁(yè)存儲(chǔ)器單元，這通過(guò)以下操作來(lái)實(shí)現(xiàn) 讀取所述頁(yè)的n位數(shù)據(jù)且鎖存到對(duì)應(yīng)頁(yè)的n位鎖存器中使得單一位數(shù)據(jù)的n個(gè)邏輯頁(yè)(所 述n位數(shù)據(jù)中的每一者提供一個(gè)邏輯頁(yè))被鎖存，按預(yù)定次序逐頁(yè)地來(lái)回移出所述n個(gè)邏輯數(shù)據(jù)頁(yè)中的每一者以用于數(shù)據(jù)處理且將任何經(jīng)修改的位返回到初始鎖存器，同時(shí)隨 著其返回，同時(shí)地逐頁(yè)編程所述經(jīng)處理的數(shù)據(jù)。以此方式，可將用于來(lái)回雙向觸發(fā)數(shù)據(jù) 的時(shí)間中的至少一些隱藏于寫入操作后，進(jìn)而改進(jìn)頁(yè)復(fù)制的性能。明確地說(shuō)，按預(yù)定次序來(lái)回移動(dòng)邏輯數(shù)據(jù)頁(yè)以用于數(shù)據(jù)處理，使得可用于編程的第 一數(shù)據(jù)頁(yè)將允許編程從經(jīng)擦除狀態(tài)開(kāi)始直到給定的經(jīng)編程狀態(tài)，即使當(dāng)n位代碼的所有 位均不可用于解析所有存儲(chǔ)器狀態(tài)時(shí)也是如此。類似地，額外可用頁(yè)將允許編程繼續(xù)到 甚至更高的經(jīng)編程狀態(tài)。當(dāng)所有代碼位變?yōu)榭捎脮r(shí)，所述編程可完成，因?yàn)樗鲰?yè)的每 個(gè)存儲(chǔ)器單元的目標(biāo)狀態(tài)均被界定。因此，在自適應(yīng)全序列模式下執(zhí)行編程，其中只要可用位將允許，編程便可開(kāi)始且最終當(dāng)所有代碼位均可用時(shí)完成。 本發(fā)明在至少四個(gè)相互關(guān)聯(lián)的方面中具有改進(jìn)性能的優(yōu)點(diǎn)。第一，在自適應(yīng)全序列模式下進(jìn)行編程允許施加到字線的編程電壓為單調(diào)遞增函 數(shù)?？稍谝槐橹性谡麄€(gè)閾值窗上從最低存儲(chǔ)器狀態(tài)到最高存儲(chǔ)器狀態(tài)進(jìn)行編程。這與多 遍式編程形成對(duì)比，在多遍式編程的情況下，編程電壓將必須在每一遍開(kāi)始時(shí)從初始編 程電壓重新開(kāi)始。第二，自適應(yīng)特征允許編程即使在并非所有代碼位均可用以充分解析存儲(chǔ)器狀態(tài)時(shí) 也可開(kāi)始。編程可在所述多位代碼的甚至一個(gè)位可用于所述頁(yè)的每一存儲(chǔ)器單元時(shí)立即 開(kāi)始。第三，由于對(duì)每一存儲(chǔ)器單元的編程可通過(guò)逐步地一次添加一位來(lái)進(jìn)行，所以在第 二位數(shù)據(jù)群組正通過(guò)同時(shí)經(jīng)數(shù)據(jù)處理來(lái)準(zhǔn)備好的同時(shí)，第一位數(shù)據(jù)群組可用以編程所述 存儲(chǔ)器單元群組。因此，可將數(shù)據(jù)處理周期隱藏于編程時(shí)間后。將看到，對(duì)于n位代碼， 本發(fā)明性高速緩存頁(yè)復(fù)制方案允許將n-l個(gè)數(shù)據(jù)處理操作隱藏于編程時(shí)間后。舉例來(lái)說(shuō)， 對(duì)于采用2位代碼，節(jié)省了一個(gè)數(shù)據(jù)處理操作周期。對(duì)于3位代碼，節(jié)省了兩個(gè)數(shù)據(jù)處 理操作周期。最后，即使在對(duì)由于隨后在相鄰字線上編程的數(shù)據(jù)引起的擾動(dòng)效應(yīng)進(jìn)行先行校正的 情況下，本發(fā)明性高速緩存頁(yè)復(fù)制方案可用最少的數(shù)據(jù)鎖存器來(lái)實(shí)施。對(duì)于n位存儲(chǔ)器， 數(shù)據(jù)鎖存器的數(shù)目為每存儲(chǔ)器單元n+l個(gè)。將從以下對(duì)本發(fā)明優(yōu)選實(shí)施例的描述內(nèi)容中理解本發(fā)明的額外特征和優(yōu)點(diǎn)，應(yīng)結(jié)合 附圖閱讀所述描述內(nèi)容。


圖1示意性地說(shuō)明其中可實(shí)施本發(fā)明的非易失性存儲(chǔ)器芯片的功能區(qū)塊。圖2示意性地說(shuō)明非易失性存儲(chǔ)器單元。圖3說(shuō)明對(duì)于浮動(dòng)?xùn)艠O在任一時(shí)間可選擇性地進(jìn)行存儲(chǔ)的四種不同電荷Ql到Q4 的源極-漏極電流Io與控制柵極電壓Vcci之間的關(guān)系。 圖4說(shuō)明NOR存儲(chǔ)器單元陣列的實(shí)例。 圖5A示意性地說(shuō)明被組織成NAND串的一串存儲(chǔ)器單元。圖5B說(shuō)明由NAND串50 (例如在圖5A中所示的NAND串)構(gòu)成的NAND存儲(chǔ) 器單元陣列200的實(shí)例。圖6示意性地說(shuō)明經(jīng)組織在可擦除區(qū)塊中的存儲(chǔ)器陣列的實(shí)例。 圖7示意性地說(shuō)明圖1中所示的讀取/寫入電路的優(yōu)選布置。 圖8說(shuō)明圖7中所示的讀取/寫入電路中的讀取/寫入堆疊的布置。 圖9為圖8的讀取/寫入堆疊的功能框圖。圖IO說(shuō)明正施加到選定字線的呈階梯波形形式的一系列編程電壓脈沖。 圖ll(O)到圖11(3)說(shuō)明用優(yōu)選的2位邏輯代碼("LM"代碼)編碼的4狀態(tài)存儲(chǔ)器 的邏輯逐頁(yè)編程。圖12(0)到圖12(2)說(shuō)明用優(yōu)選的2位邏輯代碼("LM"代碼)編碼的4狀態(tài)存儲(chǔ)器 的全序列編程。圖13A說(shuō)明辨別用2位LM代碼編碼的4狀態(tài)存儲(chǔ)器的下部位所需的讀取操作。 圖13B說(shuō)明辨別用2位LM代碼編碼的4狀態(tài)存儲(chǔ)器的上部位所需的讀取操作。 圖14(0)到圖14(4)說(shuō)明用優(yōu)選的3位邏輯代碼("LM"代碼)編碼的8狀態(tài)存儲(chǔ)器 的編程。圖15說(shuō)明具有2位存儲(chǔ)器單元的存儲(chǔ)器的實(shí)例，且其頁(yè)按最佳順序編程以便使鄰 近字線上的存儲(chǔ)器單元之間的余平(Yupin)效應(yīng)最小化。圖16說(shuō)明頁(yè)復(fù)制操作，其中第一位置中的存儲(chǔ)器單元頁(yè)的數(shù)據(jù)被復(fù)制到存儲(chǔ)器陣 列中的第二位置中的存儲(chǔ)器單元頁(yè)。圖17說(shuō)明優(yōu)選的頁(yè)復(fù)制操作，其中讀取數(shù)據(jù)在被復(fù)制到存儲(chǔ)器中的目的地位置之 前由外部控制器校正任何錯(cuò)誤。圖18為根據(jù)本發(fā)明的一般實(shí)施例的高速緩存復(fù)制方案的流程圖。圖19(0)到圖19(3)說(shuō)明將2位LM代碼用于圖18中所示的高速緩存復(fù)制方案的編碼 和編程部分的實(shí)例。圖20(0)到圖20(4)說(shuō)明將3位LM代碼用于圖18中所示的高速緩存復(fù)制方案的編碼 和編程部分的實(shí)例。11圖21A到圖21B展示描述使用3個(gè)數(shù)據(jù)鎖存器對(duì)實(shí)例性2位存儲(chǔ)器執(zhí)行LA讀取的 優(yōu)選方法的流程圖。
具體實(shí)施方式
存儲(chǔ)器系統(tǒng)圖1到圖9說(shuō)明其中可實(shí)施本發(fā)明的各種方面的實(shí)例性存儲(chǔ)器系統(tǒng)。 圖10到圖17說(shuō)明用于存儲(chǔ)器系統(tǒng)的編程和讀取技術(shù)的實(shí)例。 圖18到圖21說(shuō)明本發(fā)明的高速緩存頁(yè)復(fù)制技術(shù)的實(shí)施例。圖l示意性地說(shuō)明其中可實(shí)施本發(fā)明的非易失性存儲(chǔ)器芯片的功能區(qū)塊。存儲(chǔ)器芯 片100包括二維存儲(chǔ)器單元陣列200、控制電路210和外圍電路，例如解碼器、讀取/ 寫入電路和多路復(fù)用器。存儲(chǔ)器陣列200可通過(guò)字線經(jīng)由行解碼器230 (分裂為230A、 230B)且通過(guò)位線經(jīng) 由列解碼器260 (分裂為260A、 260B)尋址(還見(jiàn)圖4和圖5)。讀取/寫入電路270 (分 裂為270A、 270B)允許并行地讀取或編程存儲(chǔ)器單元頁(yè)。數(shù)據(jù)I/O總線231耦合到讀 取/寫入電路270。在優(yōu)選實(shí)施例中， 一頁(yè)由共享同一字線的一行鄰接存儲(chǔ)器單元構(gòu)成。在將一行存儲(chǔ) 器單元分割為多個(gè)頁(yè)的另一實(shí)施例中，提供區(qū)塊多路復(fù)用器250 (分裂為250A和250B) 以將讀取/寫入電路270多路復(fù)用到各個(gè)頁(yè)。舉例來(lái)說(shuō)，將分別由奇數(shù)列和偶數(shù)列存儲(chǔ)器 單元形成的兩個(gè)頁(yè)多路復(fù)用到讀取/寫入電路。圖l說(shuō)明優(yōu)選布置，其中在陣列的相對(duì)側(cè)上按對(duì)稱型式實(shí)施各種外圍電路對(duì)存儲(chǔ)器 陣列200的存取，使得每一側(cè)上的存取線和電路的密度減小一半。因此，行解碼器經(jīng)分 裂為行解碼器230A和230B，且列解碼器經(jīng)分裂為列解碼器260A和260B。在將一行存 儲(chǔ)器單元分割為多個(gè)頁(yè)的實(shí)施例中，頁(yè)多路復(fù)用器250經(jīng)分裂為頁(yè)多路復(fù)用器250A和 250B。類似地，讀取/寫入電路270經(jīng)分裂為從陣列200的底部連接到位線的讀取/寫入 電路270A和從陣列200的頂部連接到位線的讀取/寫入電路270B。以此方式，讀取/寫 入模塊的密度和因此讀出模塊380的密度本質(zhì)上減小一半。控制電路110為芯片上控制器，其與讀取/寫入電路270協(xié)作以對(duì)存儲(chǔ)器陣列200執(zhí) 行存儲(chǔ)器操作?？刂齐娐稩IO通常包括狀態(tài)機(jī)112和其它電路，例如芯片上地址解碼器 和功率控制模塊(未明確圖示)。狀態(tài)機(jī)112提供對(duì)存儲(chǔ)器操作的芯片級(jí)控制?？刂齐?路經(jīng)由外部存儲(chǔ)器控制器而與主機(jī)通信。存儲(chǔ)器陣列200通常經(jīng)組織為以行和列布置的且可由字線和位線尋址的二維存儲(chǔ)器單元陣列?？筛鶕?jù)NOR型或NAND型結(jié)構(gòu)形成所述陣列。圖2示意性地說(shuō)明非易失性存儲(chǔ)器單元。存儲(chǔ)器單元10可由具有電荷存儲(chǔ)單元20 (例如浮動(dòng)?xùn)艠O或介電層)的場(chǎng)效應(yīng)晶體管實(shí)施。存儲(chǔ)器單元10還包括源極14、漏極 16和控制柵極30。現(xiàn)今正使用許多商業(yè)上成功的非易失性固態(tài)存儲(chǔ)器裝置。這些存儲(chǔ)器裝置可采用不 同類型的存儲(chǔ)器單元，每一類型具有一個(gè)或一個(gè)以上電荷存儲(chǔ)元件。典型的非易失性存儲(chǔ)器單元包括EEPROM和快閃EEPROM。 EEPROM單元和其制 造方法的實(shí)例在第5,595,924號(hào)美國(guó)專利中給出?？扉WEEPROM單元、其在存儲(chǔ)器系統(tǒng) 中的使用和其制造方法的實(shí)例在第5，070，032號(hào)、第5,095,344號(hào)、第5,315,541號(hào)、第 5,343,063號(hào)、第5,661,053號(hào)、第5,313,421號(hào)和第6,222,762號(hào)美國(guó)專利中給出。明確 地說(shuō)，具有NAND單元結(jié)構(gòu)的存儲(chǔ)器裝置的實(shí)例在第5,570,315號(hào)、第5,903,495號(hào)、 第6,046,935號(hào)美國(guó)專利中描述。而且，利用介電存儲(chǔ)元件的存儲(chǔ)器裝置的實(shí)例已由艾 坦(Eitan)等人在"NROM:新穎的局部俘獲式2位非易失性存儲(chǔ)器單元(NROM: A Novel Localized Trapping, 2-Bit Nonvolatile Memory Cell)" (IEEE電子裝置快報(bào)，第21巻，第 11號(hào)，2000年11月，第543到545頁(yè))中描述且在第5，768，192號(hào)和第6,011,725號(hào)美 國(guó)專利中描述。實(shí)際上，通常通過(guò)在將參考電壓施加到控制柵極時(shí)感測(cè)單元的源極電極和漏極電極 上的導(dǎo)電電流來(lái)讀取所述單元的存儲(chǔ)器狀態(tài)。因此，對(duì)于單元的浮動(dòng)?xùn)艠O上的每一給定 電荷來(lái)說(shuō)，可檢測(cè)相對(duì)于固定參考控制柵極電壓的對(duì)應(yīng)導(dǎo)電電流。類似地，可編程到浮 動(dòng)?xùn)艠O上的電荷的范圍界定對(duì)應(yīng)閾值電壓窗或?qū)?yīng)導(dǎo)電電流窗?；蛘?，代替檢測(cè)經(jīng)分割電流窗中的導(dǎo)電電流，有可能在控制柵極處設(shè)定用于在測(cè)試 下的給定存儲(chǔ)器狀態(tài)的閾值電壓并檢測(cè)導(dǎo)電電流是低于還是高于閾值電流。在一個(gè)實(shí)施 方案中，通過(guò)檢查導(dǎo)電電流正通過(guò)位線的電容放電的速率來(lái)實(shí)現(xiàn)相對(duì)于閾值電流的對(duì)導(dǎo) 電電流的檢測(cè)。圖3說(shuō)明對(duì)于浮動(dòng)?xùn)艠O在任一時(shí)間可選擇性地進(jìn)行存儲(chǔ)的四種不同電荷Ql到Q4 的源極-漏極電流lD與控制柵極電壓Vcc之間的關(guān)系。四條實(shí)線Io對(duì)Vco曲線表示可在 存儲(chǔ)器單元的浮動(dòng)?xùn)艠O上編程的四個(gè)可能電荷電平，其分別對(duì)應(yīng)于四個(gè)可能存儲(chǔ)器狀 態(tài)。作為實(shí)例， 一單元群體的閾值電壓窗可在0.5 V到3.5 V的范圍內(nèi)。通過(guò)以每一者 0.5 V的間隔將閾值窗分割為五個(gè)區(qū)，可對(duì)分別表示一個(gè)經(jīng)擦除狀態(tài)和六個(gè)經(jīng)編程狀態(tài) 的七個(gè)可能存儲(chǔ)器狀態(tài)"Gr"、 "A"、 "B"、 "C"、 "D"、 "E"、 "F"進(jìn)行劃界。舉例來(lái)說(shuō)， 如果如所展示使用2 的參考電流IREF，則可將用Ql編程的單元視為處于存儲(chǔ)器狀態(tài)"A"，因?yàn)槠淝€與Iref相交于由VCG=0.5 V和l.OV劃界的閾值窗區(qū)中。類似地， Q4處于存儲(chǔ)器狀態(tài)"E"。如可從以上描述內(nèi)容中看到，使存儲(chǔ)器單元存儲(chǔ)的狀態(tài)越多，其閨值窗被劃分得就 越精細(xì)。這將在編程和讀取操作中需要更高精確度以便能夠?qū)崿F(xiàn)所需解析率。圖4說(shuō)明NOR存儲(chǔ)器單元陣列的實(shí)例。在存儲(chǔ)器陣列200中，每一行存儲(chǔ)器單元 通過(guò)其源極14和漏極16以菊鏈方式連接。有時(shí)將此設(shè)計(jì)稱作虛擬接地設(shè)計(jì)。 一行中的 單元10使其控制柵極30連接到一字線(例如字線42)。 一列中的單元使其源極和漏極 分別連接到選定位線(例如位線34和36)。圖5A示意性地說(shuō)明被組織成NAND串的一串存儲(chǔ)器單元。NAND串50包含一系 列存儲(chǔ)器晶體管M1、 M2、、 Mn (例如，n=4、 8、 16或更高)，所述存儲(chǔ)器晶體管通 過(guò)其源極和漏極以菊鏈方式鏈接。 一對(duì)選擇晶體管Sl、 S2控制存儲(chǔ)器晶體管鏈分別經(jīng) 由NAND串的源極端子54和漏極端子56而到外部的連接。在存儲(chǔ)器陣列中，當(dāng)接通源 極選擇晶體管Sl時(shí)，源極端子耦合到源極線(見(jiàn)圖5B)。類似地，當(dāng)接通漏極選擇晶 體管S2時(shí)，NAND串的漏極端子耦合到存儲(chǔ)器陣列的位線。所述鏈中的每一存儲(chǔ)器晶 體管IO充當(dāng)一存儲(chǔ)器單元。其具有電荷存儲(chǔ)元件20以存儲(chǔ)給定量的電荷以便表示既定 的存儲(chǔ)器狀態(tài)。每一存儲(chǔ)器晶體管的控制柵極30提供對(duì)讀取和寫入操作的控制。如將 在圖5B中看到， 一行NAND串的對(duì)應(yīng)存儲(chǔ)器晶體管的控制柵極30全部連接到同一字 線。類似地，選擇晶體管Sl、 S2中的每一者的控制柵極32提供分別經(jīng)由NAND串的 源極端子54和漏極端子56而對(duì)所述NAND串的控制存取。同樣地， 一行NAND串的 對(duì)應(yīng)選擇晶體管的控制柵極32全部連接到同一選擇線。當(dāng)讀取或在編程期間驗(yàn)證NAND串內(nèi)的所尋址存儲(chǔ)器晶體管10時(shí)，向其控制柵極 30供應(yīng)適當(dāng)電壓。同時(shí)，NAND串50中的剩余未尋址存儲(chǔ)器晶體管通過(guò)在其控制柵極 上施加充分電壓而全部接通。以此方式，有效地創(chuàng)建從各個(gè)存儲(chǔ)器晶體管的源極到 NAND串的源極端子54且同樣從各個(gè)存儲(chǔ)器晶體管的漏極到單元的漏極端子56的導(dǎo)電 路徑。具有此類NAND串結(jié)構(gòu)的存儲(chǔ)器裝置在第5,570,315號(hào)、第5,903,495號(hào)、第 6,046,935號(hào)美國(guó)專利中描述。圖5B說(shuō)明由NAND串50 (例如圖5A中所示的NAND串)構(gòu)成的NAND存儲(chǔ)器 單元陣列200的實(shí)例。沿每一列NAND串，例如位線36的位線耦合到每一 NAND串的 漏極端子56。沿每一組NAND串，例如源極線34的源極線耦合到每一 NAND串的源 極端子54。而且，沿一組NAND串中的一行存儲(chǔ)器單元的控制柵極連接到例如字線42 的字線。沿一組NAND串中的一行選擇晶體管的控制柵極連接到例如選擇線44的選擇14線。 一組NAND串中的整行存儲(chǔ)器單元可由所述組NAND串的字線和選擇線上的適當(dāng) 電壓尋址。當(dāng)正在讀取NAND串內(nèi)的一存儲(chǔ)器晶體管時(shí)，所述串中的剩余存儲(chǔ)器晶體管 經(jīng)由其相關(guān)聯(lián)字線而硬接通，使得流經(jīng)所述串的電流本質(zhì)上依據(jù)存儲(chǔ)于正被讀取的單元 中的電荷的電平而定。圖6示意性地說(shuō)明經(jīng)組織在可擦除區(qū)塊中的存儲(chǔ)器陣列的實(shí)例。電荷存儲(chǔ)存儲(chǔ)器裝 置的編程僅可導(dǎo)致將更多電荷添加到其電荷存儲(chǔ)元件。因此，在編程操作之前，必須移 除(或擦除)存儲(chǔ)器單元的電荷存儲(chǔ)元件中的現(xiàn)有電荷。當(dāng)一起(即，瞬間地)電擦除 整個(gè)單元陣列200或所述陣列的重要單元群組時(shí)，例如EEPROM的非易失性存儲(chǔ)器被 稱作"快閃"EEPROM。 一旦擦除，接著便可對(duì)所述單元群組再編程?？梢黄鸩脸乃?述單元群組可由一個(gè)或一個(gè)以上可尋址擦除單元300組成。擦除單元或區(qū)塊300通常存 儲(chǔ)一個(gè)或一個(gè)以上數(shù)據(jù)頁(yè)，所述頁(yè)是編程和讀取的最小單位，但在單一操作中可編程或 讀取一個(gè)以上頁(yè)。每一頁(yè)通常存儲(chǔ)一個(gè)或一個(gè)以上數(shù)據(jù)扇區(qū)，所述扇區(qū)的大小由主機(jī)系 統(tǒng)界定。 一實(shí)例是遵循對(duì)磁盤驅(qū)動(dòng)器所建立的標(biāo)準(zhǔn)的512字節(jié)用戶數(shù)據(jù)加上關(guān)于用戶數(shù) 據(jù)和/或存儲(chǔ)有所述用戶數(shù)據(jù)的區(qū)塊的某數(shù)目字節(jié)的額外開(kāi)銷信息的扇區(qū)。在圖6所示的實(shí)例中，存儲(chǔ)器陣列200中的各個(gè)存儲(chǔ)器單元可由字線42(例如WL0 到WLy)和位線36 (例如BL0到BLx)存取。所述存儲(chǔ)器被組織成數(shù)個(gè)擦除區(qū)塊，例 如擦除區(qū)塊0、 1、…、m。還參看圖5A和圖5B，如果NAND串50含有16個(gè)存儲(chǔ)器 單元，則陣列中的第一組NAND串將可由選擇線44和字線42 (例如WL0到WL15) 存取。擦除區(qū)塊O經(jīng)組織以使第一組NAND串的所有存儲(chǔ)器單元一起被擦除。在另一存 儲(chǔ)器結(jié)構(gòu)中，可一起擦除一組以上NAND串。圖7示意性地說(shuō)明圖1中所示的讀取/寫入電路的優(yōu)選布置。讀取/寫入電路270經(jīng) 實(shí)施為一組經(jīng)分割的讀取/寫入堆疊400且允許并行地讀取或編程存儲(chǔ)器單元群組(還稱 作"頁(yè)")。如早先所描述，存儲(chǔ)器結(jié)構(gòu)使得讀取/寫入電路集合并行地服務(wù)對(duì)應(yīng)的存儲(chǔ)器 單元集合。如將在圖8中看到，每一讀取/寫入堆疊400為用于服務(wù)所述頁(yè)的子集的讀取 /寫入電路的分組。如果在一頁(yè)中存在p個(gè)存儲(chǔ)器單元，則每一堆疊服務(wù)具有k個(gè)存儲(chǔ)器 單元的子集。讀取/寫入堆疊的操作由堆疊控制器410控制。圖8說(shuō)明圖7中所示的讀取/寫入電路中的讀取/寫入堆疊的布置。每一讀取/寫入堆 疊400并行地對(duì)一群組k個(gè)位線進(jìn)行操作。如果一頁(yè)具有p-"k個(gè)位線，則將存在r個(gè) 讀取/寫入堆疊400-1、…、400-r。并行操作的整組經(jīng)分割的讀取/寫入堆疊400允許并行地讀取或編程沿一行的具有p 個(gè)單元的區(qū)塊(或頁(yè))。因此，對(duì)于整行單元將存在p個(gè)讀取/寫入模塊。由于每一堆疊正在服務(wù)k個(gè)存儲(chǔ)器單元，因此所述組中的讀取/寫入堆疊的總數(shù)由^p/k給定。舉例來(lái) 說(shuō)，如果r為所述組中的堆疊的數(shù)目，則p=r*k。 一個(gè)實(shí)例性存儲(chǔ)器陣列可具有p=512 個(gè)字節(jié)(512x8個(gè)位)，k=8，且因此r-512。在優(yōu)選實(shí)施例中，區(qū)塊為整行單元的行程。 在另一實(shí)施例中，區(qū)塊為所述行中的單元子集。舉例來(lái)說(shuō)，單元子集可為整個(gè)行的一半 或整個(gè)行的四分之一。所述單元子集可為鄰接單元或每隔一個(gè)單元的單元或每隔預(yù)定數(shù) 目單元的單元的行程。每一讀取/寫入堆疊(例如400-1)本質(zhì)上含有并行地服務(wù)具有k個(gè)存儲(chǔ)器單元的區(qū) 段的讀出放大器212-1到212-k的堆疊。優(yōu)選的讀出放大器在第2004-0109357-A1號(hào)美 國(guó)專利公開(kāi)案中揭示，所述公開(kāi)案的全部揭示內(nèi)容特此以引用的方式并入本文中。堆疊總線控制器410經(jīng)由線411將控制和定時(shí)信號(hào)提供到讀取/寫入電路370。堆疊 總線控制器自身經(jīng)由線311而依賴于存儲(chǔ)器控制器310。每一讀取/寫入堆疊400中的通 信由互連堆疊總線431實(shí)行且由堆疊總線控制器410控制?？刂凭€411將控制和時(shí)鐘信 號(hào)從堆疊總線控制器410提供到讀取/寫入堆疊400-1的組件。在優(yōu)選布置中，堆疊總線被分割為用于在共用處理器500與讀出放大器堆疊212之 間進(jìn)行通信的SA總線422和用于在處理器與數(shù)據(jù)鎖存器堆疊430之間進(jìn)行通信的D總 線423。數(shù)據(jù)鎖存器堆疊430包含數(shù)據(jù)鎖存器430-1到430-k，與所述堆疊相關(guān)聯(lián)的每一存 儲(chǔ)器單元使用一個(gè)數(shù)據(jù)鎖存器。I/O模塊440使數(shù)據(jù)鎖存器能夠經(jīng)由I/O總線231而與 外部交換數(shù)據(jù)。共用處理器還包括輸出端507，其用于輸出指示存儲(chǔ)器操作的狀態(tài)(例如錯(cuò)誤條件) 的狀態(tài)信號(hào)。所述狀態(tài)信號(hào)用以驅(qū)動(dòng)n型晶體管550的以線或配置系接到旗標(biāo)總線509 的柵極。旗標(biāo)總線優(yōu)選地由控制電路110預(yù)充電且將在讀取/寫入堆疊中的任一者斷言狀 態(tài)信號(hào)時(shí)被下拉。圖9為圖8的讀取/寫入堆疊的功能框圖。本質(zhì)上，每一讀取/寫入堆疊并行地服務(wù)k 個(gè)存儲(chǔ)器單元，其為一頁(yè)的子集。讀取/寫入堆疊含有讀出放大器212-1到212-k的堆疊 和數(shù)據(jù)鎖存器430-1到430-k的堆疊。讀出放大器堆疊和數(shù)據(jù)鎖存器堆疊共享共用處理 器500,所述共用處理器500能夠處理所述堆疊中的數(shù)據(jù)。在任一時(shí)間，共用處理器500 處理與給定存儲(chǔ)器單元相關(guān)的數(shù)據(jù)。舉例來(lái)說(shuō)，對(duì)于耦合到位線1的存儲(chǔ)器單元，對(duì)應(yīng) 的讀出放大器212-1將從存儲(chǔ)器單元感測(cè)的數(shù)據(jù)鎖存到讀出放大器鎖存器一一SA鎖存 器214-1中。類似地，數(shù)據(jù)鎖存器430-1的對(duì)應(yīng)集合存儲(chǔ)與耦合到位線1的存儲(chǔ)器單元 相關(guān)聯(lián)的輸入或輸出數(shù)據(jù)。在優(yōu)選實(shí)施例中，數(shù)據(jù)鎖存器430-1的集合包含用于存儲(chǔ)(q+l)位信息的數(shù)據(jù)鎖存器434-0、…、434-q或分別為DL0、 DL1、…、DLq的集合。 所述存儲(chǔ)器單元頁(yè)共享一共用字線，且所述頁(yè)的每一存儲(chǔ)器單元經(jīng)由位線耦合到讀 出放大器。當(dāng)存儲(chǔ)器單元頁(yè)被讀取或?qū)懭霑r(shí)，其還稱作從與所述存儲(chǔ)器單元頁(yè)相關(guān)聯(lián)的 字線讀取或?qū)懭氲剿鲎志€。類似地，與存儲(chǔ)器單元頁(yè)相關(guān)聯(lián)的數(shù)據(jù)被稱作數(shù)據(jù)頁(yè)。此類讀取/寫入電路已在2006年6月29日公開(kāi)的美國(guó)專利申請(qǐng)公開(kāi)案 US-2006-0140007-A1中描述，所述公開(kāi)案的全部揭示內(nèi)容以引用的方式并入本文中。圖10說(shuō)明正被施加到選定字線的呈階梯波形形式的一系列編程電壓脈沖。當(dāng)將單 元編程到給定狀態(tài)時(shí)，每當(dāng)試圖將遞增電荷添加到浮動(dòng)?xùn)艠O時(shí)，所述單元經(jīng)受連續(xù)的編 程電壓脈沖。在編程脈沖之間，所述單元經(jīng)讀回或驗(yàn)證以相對(duì)于斷點(diǎn)電平確定其源極-漏極電流。對(duì)于一單元，當(dāng)所述單元已被驗(yàn)證為達(dá)到所需狀態(tài)時(shí)，編程停止。所使用的 編程脈沖群可具有遞增的周期或振幅以便抵消經(jīng)編程到存儲(chǔ)器單元的電荷存儲(chǔ)單元中 的不斷累積的電子。編程電路通常將一系列編程脈沖施加到選定字線。以此方式，控制柵極連接到所述字線的存儲(chǔ)器單元頁(yè)可被一起編程。每當(dāng)所述頁(yè)的一存儲(chǔ)器單元己被編 程到其目標(biāo)狀態(tài)時(shí)，所述存儲(chǔ)器單元被禁止編程，而其它單元繼續(xù)經(jīng)受編程，直到所述 頁(yè)的所有單元均已得到編程驗(yàn)證為止。單元到單元耦合("余平效應(yīng)")被編程到一個(gè)存儲(chǔ)器單元的電荷存儲(chǔ)元件中的電荷產(chǎn)生一電場(chǎng)，所述電場(chǎng)干擾相鄰 存儲(chǔ)器單元的電場(chǎng)。如果一存儲(chǔ)器單元在第一場(chǎng)環(huán)境下得到編程驗(yàn)證且稍后在由于相鄰 單元隨后被編程有不同電荷引起的不同場(chǎng)環(huán)境下被再次讀取，則讀取準(zhǔn)確性可能受到稱 作"余平效應(yīng)"之物的影響。在半導(dǎo)體存儲(chǔ)器中具有甚至更高集成度的情況下，隨著單 元間間距收縮，存儲(chǔ)器單元之間的由于所存儲(chǔ)電荷引起的電場(chǎng)擾動(dòng)(余平效應(yīng))變得越 來(lái)越明顯?？赏ㄟ^(guò)使在編程驗(yàn)證時(shí)間與相鄰單元己被編程后的讀取時(shí)間之間的用于 一 單元的 場(chǎng)環(huán)境不對(duì)稱性最小化來(lái)減輕余平效應(yīng)。此問(wèn)題影響存儲(chǔ)器陣列的沿一行且跨越數(shù)個(gè)位 線的鄰近單元(BL-BL余平效應(yīng))和沿一列跨越數(shù)個(gè)字線的鄰近單元(WL-WL余平效 應(yīng))。一種用以減小BL-BL余平效應(yīng)的方式是采用多位編碼，其避免了每一遍二進(jìn)制編程 之間的電荷的大改變。具有此類特性的優(yōu)選編碼由"LM"編碼給出。一種用以減小WL-WL余平效應(yīng)的方式是以最佳次序編程存儲(chǔ)器陣列中的頁(yè)。 一種用以校正WL-WL余平效應(yīng)的方式是使用"先行"或"LA"校正來(lái)讀取經(jīng)編程 的頁(yè)。用于2位或4狀態(tài)存儲(chǔ)器的示范性優(yōu)選"LM"編碼圖ll(O)到圖11(3)說(shuō)明用優(yōu)選的2位邏輯代碼("LM"代碼)編碼的4狀態(tài)存儲(chǔ)器 的邏輯逐頁(yè)編程。來(lái)自一頁(yè)的每一存儲(chǔ)器單元的2個(gè)代碼位形成兩個(gè)邏輯頁(yè)，其中每一 頁(yè)由從所述頁(yè)的每個(gè)存儲(chǔ)器單元貢獻(xiàn)的一個(gè)代碼位形成?？芍饌€(gè)邏輯頁(yè)地執(zhí)行編程，其 中下部頁(yè)之后跟隨上部頁(yè)。此代碼提供容錯(cuò)性且緩解BL-BL余平效應(yīng)。圖ll(O)說(shuō)明4 狀態(tài)存儲(chǔ)器陣列的閾值電壓分布。每一存儲(chǔ)器單元的可能閾值電壓跨越一闊值窗，所述 閾值窗被分割成四個(gè)區(qū)以對(duì)四個(gè)可能存儲(chǔ)器狀態(tài)"Gr"、 "A"、 "B"和"C"定界。"Gr" 為接地狀態(tài)，其為緊湊分布內(nèi)的經(jīng)擦除狀態(tài)，且"A"、 "B"和"C"為三個(gè)漸進(jìn)的經(jīng)編 程狀態(tài)。在讀取期間，所述四個(gè)狀態(tài)由三個(gè)定界斷點(diǎn)DA、 Db和Dc定界。圖11(3)說(shuō)明用以表示四個(gè)可能存儲(chǔ)器狀態(tài)的優(yōu)選的2位LM編碼。所述存儲(chǔ)器狀態(tài) (即，"Gr"、"A"、"B"和"C")中的每一者分別由一對(duì)"上部、下部"代碼位(即，"11"、 "01"、 "00"和"10")表示。LM編碼與常規(guī)格雷碼的不同之處是對(duì)于狀態(tài)"A"和"C" 顛倒上部位和下部位。"LM"代碼已在第6,657,891號(hào)美國(guó)專利中揭示，且在通過(guò)避免 需要電荷的大改變的編程操作來(lái)減小鄰近浮動(dòng)?xùn)艠O之間的場(chǎng)效應(yīng)耦合中是有利的。如將 在圖U(2)和圖11(3)中看到，每一編程操作導(dǎo)致電荷存儲(chǔ)單元中的電荷的適度改變，如 從閾值電壓VT的適度改變?nèi)菀卓吹?。所述編碼經(jīng)設(shè)計(jì)以使得可單獨(dú)地編程和讀取2個(gè)代碼位一一 "下部"和"上部"位。 當(dāng)編程下部位時(shí)，單元的閾值電平保持處于"經(jīng)擦除"區(qū)中或移動(dòng)到閾值窗的"下部中 間"區(qū)。當(dāng)編程上部位時(shí)，處于這兩個(gè)區(qū)中的任一者中的單元的閾值電平經(jīng)進(jìn)一步提升 到在閾值窗的"下部中等"區(qū)中的稍微較高電平。圖ll(l)和圖11(2)說(shuō)明使用2位LM代碼的下部頁(yè)編程。容錯(cuò)LM代碼經(jīng)設(shè)計(jì)以避 免任何隨后上部頁(yè)編程經(jīng)過(guò)任何中等狀態(tài)。因此，第一輪下部頁(yè)編程使單元在下部位為 "1"的情況下保持處于"經(jīng)擦除"或"Gr"狀態(tài)或在下部位為"0"的情況下編程到"下 部中等"狀態(tài)?；旧?，通過(guò)使經(jīng)深度擦除狀態(tài)編程到處于經(jīng)良好界定的閾值范圍內(nèi)， "Gr"或"接地"狀態(tài)為具有緊湊分布的"經(jīng)擦除"狀態(tài)。"下部中等"狀態(tài)可具有跨于 存儲(chǔ)器狀態(tài)"A"與"B"之間的寬廣的閾值電壓分布。在編程期間，相對(duì)于粗略定界(例 如DA)驗(yàn)證"下部中等"狀態(tài)。圖11(2)和圖11(3)說(shuō)明使用2位LM代碼的上部頁(yè)編程。在第一輪下部頁(yè)編程的基 礎(chǔ)上執(zhí)行上部頁(yè)編程。依據(jù)下部位的值而定，給定上部位可表示不同存儲(chǔ)器狀態(tài)。在第 二輪編程中，如果單元將使上部位為"1"同時(shí)下部位為"1"(即，(l，l))，則對(duì)于所述 單元，不存在編程，且其保持處于"Gr"。如果上部位為"0"同時(shí)下部位為"1"(即，(0,1 ))，則所述單元從"Gr"狀態(tài)編程到"A"狀態(tài)。在編程到"A"期間，驗(yàn)證是相對(duì) 于定界DVa。另一方面，如果單元將使上部位為"0"同時(shí)下部位為"0"(即，(O，O)), 則所述單元從"下部中等"狀態(tài)編程到"B"。編程驗(yàn)證是相對(duì)于定界DVB。類似地，如 果單元將使上部位為"1"同時(shí)下部頁(yè)為"0"(即，(l，O))，則所述單元將從"下部中等" 狀態(tài)編程到"C"。編程驗(yàn)證是相對(duì)于定界DVc。由于上部頁(yè)編程僅涉及從"Gr"狀態(tài)或 "下部中等"狀態(tài)編程到下一鄰近存儲(chǔ)器狀態(tài)，所以從一輪到另一輪并未更改大量電荷。 而且，設(shè)計(jì)從"Gr"到粗略"下部中等"狀態(tài)的下部頁(yè)編程以節(jié)省時(shí)間。在每一遍編程 中，遞增的編程脈沖重新開(kāi)始且從初始VpgmO傾斜上升(見(jiàn)圖IO)。在另一優(yōu)選實(shí)施例中，實(shí)施"快速通過(guò)寫入"編程技術(shù)。每當(dāng)單元的編程接近驗(yàn)證 定界點(diǎn)時(shí)，將通過(guò)對(duì)位線電壓進(jìn)行合適偏置或通過(guò)修改編程脈沖來(lái)使編程切換到較慢 (即，較精細(xì))模式。以此方式，最初可使用較大編程步驟以實(shí)現(xiàn)快速會(huì)聚，而沒(méi)有超 越目標(biāo)狀態(tài)的風(fēng)險(xiǎn)。"QPW"編程算法已在2005年12月29日申請(qǐng)且題為"用于在非易 失性存儲(chǔ)器中實(shí)現(xiàn)改進(jìn)的編程驗(yàn)證操作的方法(Methods for Improved Program-Verify Operations in Non-Volatile Memories)"的第11/323,596號(hào)美國(guó)專利申請(qǐng)案中揭示，所述 申請(qǐng)案的全部揭示內(nèi)容特此以引用的方式并入本文中。圖12(0)到圖12(2)說(shuō)明用優(yōu)選的2位邏輯代碼("LM"代碼)編碼的4狀態(tài)存儲(chǔ)器 的全序列編程。類似于圖11(0)，圖12(0)說(shuō)明4狀態(tài)存儲(chǔ)器陣列的閾值電壓分布，其具 有作為接地狀態(tài)"Gr"的經(jīng)擦除狀態(tài)以及漸進(jìn)地更經(jīng)編程的存儲(chǔ)器狀態(tài)"A"、 "B"和 "C"。圖12(1)到圖12(2)說(shuō)明全序列編程方案，其中所有2個(gè)位均可用以辨別接著直接 從"Gr"狀態(tài)編程的目標(biāo)狀態(tài)。在一遍編程中，編程脈沖將從Vpgm0單調(diào)增加，其中 使用閾值參考DVA驗(yàn)證編程"11"到"A"狀態(tài)，接著通過(guò)DVB驗(yàn)證編程"01"到"B" 狀態(tài)，且最后通過(guò)DVc驗(yàn)證編程"10"到"C"狀態(tài)。 一旦存儲(chǔ)器單元得到編程驗(yàn)證， 其便被禁止編程。當(dāng)最后一個(gè)單元得到編程驗(yàn)證時(shí)，結(jié)束對(duì)所述頁(yè)的編程。圖13A說(shuō)明辨別用2位LM代碼編碼的4狀態(tài)存儲(chǔ)器的下部位所需的讀取操作。解 碼將依據(jù)是否上部頁(yè)己被編程而定。如果上部頁(yè)已被編程，則讀取下部頁(yè)將需要相對(duì)于 定界閾值電壓DB的一遍讀取讀取B。另一方面，如果上部頁(yè)尚未被編程，則下部頁(yè) 將被編程到"中等"狀態(tài)(見(jiàn)圖11(2))，且讀取B將引起錯(cuò)誤。相反，讀取下部頁(yè)將需 要相對(duì)于定界閾值電壓DA的一遍讀取讀取A。為了區(qū)分所述兩種情況，當(dāng)上部頁(yè)正 被編程時(shí)，在上部頁(yè)中(通常在額外開(kāi)銷或系統(tǒng)區(qū)域中)寫入一旗標(biāo)("LM"旗標(biāo))。 在讀取期間，將首先假定上部頁(yè)已被編程且因此將執(zhí)行讀取B操作。如果讀取到LM旗 標(biāo)，則所述假定為正確的且讀取操作完成。另一方面，如果第一讀取并未產(chǎn)生旗標(biāo)，則其將指示上部頁(yè)尚未被編程且因此將必須通過(guò)讀取A操作來(lái)讀取下部頁(yè)。
圖13B說(shuō)明辨別用2位LM代碼編碼的4狀態(tài)存儲(chǔ)器的上部位所需的讀取操作。如 從所述圖式清晰可見(jiàn)，上部頁(yè)讀取將需要分別相對(duì)于定界閾值電壓DA和Dc的2遍式讀 取讀取A和讀取C。類似地，如果上部頁(yè)尚未被編程，則上部頁(yè)的解碼還可能受"中 等"狀態(tài)混淆。再次，LM旗標(biāo)將指示是否上部頁(yè)已被編程。如果上部頁(yè)未被編程，則 所讀取的數(shù)據(jù)將復(fù)位到"1"，從而指示上部頁(yè)數(shù)據(jù)未被編程。
如果所述讀取將掃描穿過(guò)經(jīng)定界狀態(tài)的所有序列(如在"全序列"讀取或"所有位" 讀取中)，則相對(duì)于分別通過(guò)參考閾值電壓DA、 Db和Dc定界的存儲(chǔ)器狀態(tài)"Gr"、 "A"、 "B"和"C"來(lái)執(zhí)行讀取。因?yàn)樗锌赡軤顟B(tài)均由全序列讀取來(lái)區(qū)別，所以不需要檢查 任何LM旗標(biāo)。在此讀取模式下， 一起確定所有位。
用于3位或8狀態(tài)存儲(chǔ)器的示范性優(yōu)選"LM"編碼
2位LM代碼的實(shí)例可類似地延伸到3位或高數(shù)目的位。
圖14(0)到圖14(4)說(shuō)明用優(yōu)選的3位邏輯代碼("LM"代碼)編碼的8狀態(tài)存儲(chǔ)器 的編程。來(lái)自一頁(yè)的每一存儲(chǔ)器單元的3個(gè)位形成三個(gè)邏輯頁(yè)且可逐個(gè)邏輯頁(yè)地執(zhí)行編 程。此代碼類似于早先描述的2位LM編碼，并且是到3個(gè)位的延伸以編碼八個(gè)可能存 儲(chǔ)器狀態(tài)。圖14(0)說(shuō)明8狀態(tài)存儲(chǔ)器陣列的閾值電壓分布。每一存儲(chǔ)器單元的可能閾 值電壓跨越一閾值窗，所述閾值窗被分割為八個(gè)區(qū)以對(duì)八個(gè)可能存儲(chǔ)器狀態(tài)"Gr"、"A"、 "B"、 "C"、 "D"、 "E"、 "F"和"G"定界。"Gr"為接地狀態(tài)，其為緊湊分布內(nèi)的經(jīng)擦 除狀態(tài)，且"A"到"G"為七個(gè)漸進(jìn)的經(jīng)編程狀態(tài)。在讀取期間，八個(gè)狀態(tài)由七個(gè)定 界斷點(diǎn)Da到Dg定界。
圖14(4)說(shuō)明用以表示八個(gè)可能存儲(chǔ)器狀態(tài)的優(yōu)選的3位LM編碼。所述八個(gè)存儲(chǔ) 器狀態(tài)中的每一者分別由"上部、中部、下部"位的三元組表示，即"111"、 "011"、 "001"、 "101"、 "100"、 "000"、 "010"和"110"。如將在圖14(1)和圖14(4)中看到，每一編程操 作導(dǎo)致電荷存儲(chǔ)單元中的電荷的適度改變，如從閾值電壓Vt的造度改変容易看到。
所述編碼經(jīng)設(shè)計(jì)以使得可單獨(dú)地編程和讀取3個(gè)代碼位一一"下部"、"中部"和"上 部"位。因此，第一輪下部頁(yè)編程使單元在下部位為"1"的情況下保持處于"經(jīng)擦除" 或"Gr"狀態(tài)或在下部位為"0"的情況下編程到"下部中等"狀態(tài)?；旧希ㄟ^(guò)使 經(jīng)深度擦除狀態(tài)編程到處于狹窄閾值范圍內(nèi)，"Gr"或"接地"狀態(tài)為具有緊湊分布的 "經(jīng)擦除"狀態(tài)。"下部中等"狀態(tài)可具有跨于存儲(chǔ)器狀態(tài)"B"與"D"之間的寬廣的閾 值電壓分布。在編程期間，可相對(duì)于粗略斷點(diǎn)閾值電平(例如DB)驗(yàn)證"下部中等" 狀態(tài)。當(dāng)編程中部位時(shí)，單元的閾值電平將從由下部頁(yè)編程產(chǎn)生的兩個(gè)區(qū)中的一者開(kāi)始且移動(dòng)到四個(gè)可能區(qū)中的一者。當(dāng)編程上部位時(shí)，單元的閾值電平將從由中部頁(yè)編程產(chǎn) 生的四個(gè)可能區(qū)中的一者開(kāi)始且移動(dòng)到八個(gè)可能存儲(chǔ)器狀態(tài)中的一者。
一般來(lái)說(shuō)，正并行地編程存儲(chǔ)器單元頁(yè)，其中每一存儲(chǔ)器單元具有3個(gè)位。因此， 可將所述存儲(chǔ)器單元頁(yè)看作具有3個(gè)邏輯數(shù)據(jù)頁(yè)，其中每一邏輯數(shù)據(jù)頁(yè)從所述頁(yè)的每個(gè) 單元的一個(gè)代碼位貢獻(xiàn)而來(lái)。因此，"下部位"頁(yè)由所述頁(yè)的每個(gè)存儲(chǔ)器單元的下部位 形成，"中部位"頁(yè)由每個(gè)單元的中部位形成，且"上部位"頁(yè)由所述頁(yè)的每個(gè)單元的 上部位形成。
圖14(1)和圖14(2)說(shuō)明使用3位LM代碼的下部頁(yè)編程。容錯(cuò)LM代碼經(jīng)設(shè)計(jì)以避 免任何隨后較高頁(yè)編程經(jīng)過(guò)任何中等狀態(tài)。因此，第一輪下部頁(yè)編程使單元在下部位為 "1"(即，(x，x，l))的情況下保持處于"經(jīng)擦除"或"Gr"狀態(tài)下或在下部位為"O"(即， (x,x，O))的情況下編程到"下部中等"狀態(tài)?；旧?，通過(guò)使經(jīng)深度擦除狀態(tài)編程到處 于經(jīng)良好界定的閾值范圍內(nèi)，"Gr"或"接地"狀態(tài)為具有緊湊分布的"經(jīng)擦除"狀態(tài)。 "下部中等"狀態(tài)可具有跨于存儲(chǔ)器狀態(tài)"B"與"D"之間的寬廣的閾值電壓分布。在 編程期間，相對(duì)于定界(例如Db)驗(yàn)證"下部中等"狀態(tài)。
圖14(2)和圖14(3)說(shuō)明使用3位LM代碼的中部頁(yè)編程。在第一輪下部頁(yè)編程的基 礎(chǔ)上執(zhí)行中部頁(yè)編程。依據(jù)下部位而定，給定中部位可表示不同存儲(chǔ)器狀態(tài)。在第二輪 編程中，如果單元將使中部位為"1"同時(shí)下部位為"1"(即，(x,l,l))，則對(duì)于所述單 元，不存在編程，且其保持處于"Gr"。如果中部位為"0"同時(shí)下部位為"l"(即，(x，O,l))， 則所述單元從"Gr"狀態(tài)編程到跨于"A"與"B"之間的第一 "中間中等"狀態(tài)。在 編程到第一"中間中等"狀態(tài)期間，驗(yàn)證是相對(duì)于定界DVA。另一方面，如果單元將使 中部位為"0"同時(shí)下部位為"0"(即，(x,O,O))，則所述單元從"下部中等"狀態(tài)編程 到跨于"C"與"D"之間的第二 "中間中等"狀態(tài)。編程驗(yàn)證是相對(duì)于定界DVc。類 似地，如果單元將使中部位為"1"同時(shí)下部位為"0"(即，(x，l，O))，則所述單元將從 "下部中等"狀態(tài)編程到跨于"E"與"F"之間的第三"中間中等"狀態(tài)。編程驗(yàn)證是 相対于定界DVe。
圖14(3)和圖14(4)說(shuō)明使用3位LM代碼的上部頁(yè)編程。在第一輪和第二輪(即， 下部和中部頁(yè)編程)的基礎(chǔ)上執(zhí)行上部頁(yè)編程。依據(jù)下部位和中部位而定，給定上部位 可表示不同存儲(chǔ)器狀態(tài)。在第三輪編程中，如果單元將使上部位為"1"同時(shí)下部位和 中部位為"l"(即，(1,1,l))，則對(duì)于所述單元，不存在編程，且其保持處于"Gr"。另 一方面，如果上部位為"0"同時(shí)下部位和中部位為"1"(即，(O,l，l))，則所述單元從 "Gr"狀態(tài)編程到"A"狀態(tài)。在編程到"A"期間，驗(yàn)證是相對(duì)于定界DVA。類似地，如果單元將使上部位為"0"同時(shí)下部位和中部位分別為"0"和"1"(即， (0,0,1))，則所述單元從第一"中間中等"狀態(tài)編程到"B"。編程驗(yàn)證是相對(duì)于定界DVB。 如果單元將使上部位為"1"同時(shí)下部位和中部位分別為"0"和"1"(即，(l，O，l))， 則所述單元從第一 "中間中等"狀態(tài)編程到"C"。編程驗(yàn)證是相對(duì)于定界DVc。
類似地，如果單元將使上部位為"1"同時(shí)下部位和中部位分別為"0"和"0"(即， (1,0,0))，則所述單元從第二"中間中等"狀態(tài)編程到"D"。編程驗(yàn)證是相對(duì)于定界DVD。 如果單元將使上部位為"0"同時(shí)下部位和中部位分別為"0"和"0"(即，(O，O，O))， 則所述單元從第二 "中間中等"狀態(tài)編程到"E"。編程驗(yàn)證是相對(duì)于定界DVE。
類似地，如果單元將使上部位為"0"同時(shí)下部位和中部位分別為"1"和"0"(即， (0,1,0))，則所述單元從第三"中間中等"狀態(tài)編程到"F"。編程驗(yàn)證是相對(duì)于定界DVF。 如果單元將使上部位為"1"同時(shí)下部位和中部位分別為"0"和"0"(即，(l,l,O))， 則所述單元從第三"中間中等"狀態(tài)編程到"G"。編程驗(yàn)證是相對(duì)于定界DVG。
由于上部頁(yè)編程僅涉及從"Gr"狀態(tài)或"中間中等"狀態(tài)中的一者編程到下一鄰近 存儲(chǔ)器狀態(tài)，所以從一輪到另一輪并未更改大量電荷。這有助于緩解BL-BL余平效應(yīng)。
對(duì)于4位、5位和較高位LM編碼，相同原理適用，其中n位代碼將具有n個(gè)數(shù)據(jù) 頁(yè)，其中每一頁(yè)從一頁(yè)中的每個(gè)單元形成，每個(gè)單元貢獻(xiàn)所述代碼的給定位。更重要的 是，從較低位頁(yè)到較高位頁(yè)的編程招致單元的電荷的適度改變，進(jìn)而限制由于存儲(chǔ)器單 元頁(yè)中的余平效應(yīng)引起的擾動(dòng)量。
字線之間的余平效應(yīng)
對(duì)于擾動(dòng)處于鄰近字線上的存儲(chǔ)器單元之間的WL-WL余平效應(yīng)，可在編程期間使 用優(yōu)選編程方案使其減輕。這將有效地使擾動(dòng)減小一半。還可在讀取期間通過(guò)使用優(yōu)選 的"先行"讀取方案來(lái)校正剩余一半。
優(yōu)選的編程方案將使與字線相關(guān)聯(lián)的頁(yè)按最佳順序來(lái)編程。舉例來(lái)說(shuō)，在其中每個(gè) 物理頁(yè)保持二進(jìn)制數(shù)據(jù)頁(yè)的二進(jìn)制存儲(chǔ)器的情況下，優(yōu)選地沿一致方向(例如從底部到 頂部)依次編程所述頁(yè)。以此方式，當(dāng)正在編程特定頁(yè)時(shí)，處于其下側(cè)的頁(yè)已經(jīng)被編程。 不管其可能對(duì)當(dāng)前頁(yè)具有什么擾動(dòng)效應(yīng)，在鑒于這些擾動(dòng)而對(duì)當(dāng)前頁(yè)進(jìn)行編程驗(yàn)證時(shí)對(duì) 其加以考慮。本質(zhì)上，編程所述頁(yè)的順序應(yīng)允許正被編程的當(dāng)前頁(yè)在其已被編程之后看 到其環(huán)境周圍的最小改變。因此，每一經(jīng)編程頁(yè)僅受到處于其上側(cè)的頁(yè)的擾動(dòng)，且通過(guò)
此編程順序有效地使WL-WL余平效應(yīng)減小一半。
在其中每一存儲(chǔ)器單元物理頁(yè)為多狀態(tài)的且所得的多個(gè)邏輯數(shù)據(jù)頁(yè)在不同遍中被
編程的存儲(chǔ)器的情況下，所述順序并不太直接。舉例來(lái)說(shuō)，在2位存儲(chǔ)器中，可將與字線相關(guān)聯(lián)的每一物理頁(yè)看作來(lái)自每一單元的單一2位數(shù)據(jù)頁(yè)或者兩個(gè)單獨(dú)邏輯頁(yè)，其中 1位數(shù)據(jù)的下部位和上部位每一者來(lái)自每一單元。物理頁(yè)可因此在一遍中用所述兩個(gè)位 來(lái)編程或在兩個(gè)單獨(dú)遍中首先用下部位頁(yè)且接著稍后用上部位頁(yè)來(lái)編程。當(dāng)每一物理頁(yè) 將在兩個(gè)單獨(dú)遍中進(jìn)行編程時(shí)，經(jīng)修改的最佳順序是可能的。
圖15說(shuō)明具有2位存儲(chǔ)器單元的存儲(chǔ)器的實(shí)例，且其中其頁(yè)按最佳順序進(jìn)行編程 以便使鄰近字線上的存儲(chǔ)器單元之間的余平效應(yīng)最小化。為了方便起見(jiàn)，符號(hào)使得物理 頁(yè)P(yáng)0、 Pl、 P2、…分別駐留于字線W0、 Wl、 W2、…上。對(duì)于2位存儲(chǔ)器，每一物理 頁(yè)具有與其相關(guān)聯(lián)的兩個(gè)邏輯頁(yè)，即下部位邏輯頁(yè)和上部位邏輯頁(yè)，其每一者具有二進(jìn) 制數(shù)據(jù)。 一般來(lái)說(shuō)，特定邏輯頁(yè)由LP(字線.邏輯—頁(yè))給出。舉例來(lái)說(shuō)，W0上的P0的下 部位頁(yè)和上部位頁(yè)將分別標(biāo)記為L(zhǎng)P(0.0)和LP(O.l),且W2上的對(duì)應(yīng)者將為L(zhǎng)P(2.0)和 LP(2.1)。
本質(zhì)上，邏輯頁(yè)的編程將遵循順序n，使得正被編程的當(dāng)前頁(yè)在其已被編程之后將 看到其環(huán)境周圍的最小改變。在此情況下，在從底部到頂部的一個(gè)一致方向上再次漸增 地移動(dòng)將有助于消除來(lái)自一側(cè)的擾動(dòng)。此外，因?yàn)槊恳晃锢眄?yè)可具有兩遍編程，所以隨 著編程在物理頁(yè)上向上移動(dòng)，將較佳的是使當(dāng)前上部位頁(yè)在其鄰近下部位頁(yè)己經(jīng)被編程 之后進(jìn)行編程，使得當(dāng)編程當(dāng)前上部位頁(yè)時(shí)將對(duì)其擾動(dòng)效應(yīng)加以考慮。因此，如果編程 從LP(0.0)開(kāi)始，則所述順序?qū)⑷珥?yè)編程次序0、 1、 2、…、n、…標(biāo)記的，這將產(chǎn)生 LP(O.O)、 LP(l.O)、 LP(O.l)、 LP(2.0)、 LP(l.l)、 LP(3.0)、 LP(2.1)、…。
在讀取(先行或"LA"讀取)期間對(duì)WL-WL余平效應(yīng)的校正
LA讀取方案已在2006年10月公開(kāi)的題為"包括耦合補(bǔ)償?shù)挠糜诜且资源鎯?chǔ)裝 置的讀取操f乍(Read Operations for Non-Volatile Storage that Includes Compensation for Coupling)"的第US-2006-0221714-A1號(hào)美國(guó)專利申請(qǐng)公開(kāi)案中揭示，所述公開(kāi)案的全 部揭示內(nèi)容以引用的方式并入本文中。具有LA ("先行")校正的讀取基本上檢查經(jīng)編 程到鄰近字線上的單元中的存儲(chǔ)器狀態(tài)，且校正其對(duì)正在當(dāng)前字線上讀取的存儲(chǔ)器單元 所具有的任何擾動(dòng)效應(yīng)。如果所述頁(yè)已根據(jù)上述優(yōu)選的編程方案來(lái)編程，則鄰近字線將 來(lái)自緊接在當(dāng)前字線上方的字線。LA校正方案將需要在當(dāng)前頁(yè)之前讀取鄰近字線上的 數(shù)據(jù)。
舉例來(lái)說(shuō)，參看圖15，如果待讀取的當(dāng)前頁(yè)(m)處于WLm (例如，WL1)上，則 LA讀取將首先讀取下一字線WLm+1 (例如，WL2),且將數(shù)據(jù)結(jié)果保存在一個(gè)數(shù)據(jù)鎖 存器中。接下來(lái)，將接著鑒于WLm+1結(jié)果來(lái)感測(cè)當(dāng)前頁(yè)。
如早先結(jié)合圖15所描述，在具有優(yōu)選的編程序列的2位LM代碼中，下部頁(yè)(例
23如，LP(l.O))將被編程到Db或靠近Db (中等狀態(tài))。將僅在編程WLm+l下部頁(yè)(例 如，LP(2.0))之后編程上部頁(yè)(例如，LP(l.l))。于是，將完全消除下部頁(yè)WL-WL余 平效應(yīng)。因此，將僅對(duì)"A"和"C"狀態(tài)執(zhí)行數(shù)據(jù)相依的校正，且不對(duì)"Gr"或"B" 狀態(tài)執(zhí)行。如果編程并不遵循此優(yōu)化次序，則將對(duì)所有四個(gè)狀態(tài)執(zhí)行數(shù)據(jù)相依的校正。
在LA讀取的優(yōu)選實(shí)施方案中，使用鎖存器來(lái)指示LA讀取是發(fā)現(xiàn)"A"或"C"狀 態(tài)還是"Gr"或"B"狀態(tài)。在前者情況下，需要校正，且在后者情況下，不需要校正。 將相應(yīng)地通過(guò)對(duì)感測(cè)參數(shù)的合適調(diào)整(例如在感測(cè)期間升高字線電壓)來(lái)校正當(dāng)前讀取 S"n)中的對(duì)應(yīng)單元。通過(guò)一次在調(diào)整的情況下進(jìn)行感測(cè)且另一次在不調(diào)整的情況下進(jìn)行 感測(cè)來(lái)對(duì)整個(gè)當(dāng)前頁(yè)完成此操作。接著將根據(jù)鎖存器是否指示校正來(lái)從這兩個(gè)感測(cè)中選 擇所述頁(yè)的每一單元的數(shù)據(jù)。
通過(guò)LM代碼逐個(gè)邏輯頁(yè)地讀取將需要在最后定出讀取結(jié)果(通過(guò)第二遍讀取或通 過(guò)復(fù)位讀取數(shù)據(jù))之前檢查L(zhǎng)M旗標(biāo)(見(jiàn)結(jié)合圖13A和圖13B的描述)。LA校正需要 在讀取當(dāng)前字線之前首先進(jìn)行下一字線讀取。因此，來(lái)自下一字線讀取的LM旗標(biāo)和來(lái) 自當(dāng)前字線的LM旗標(biāo)兩者均需要由狀態(tài)機(jī)檢查。當(dāng)I/O總線并不忙于雙向觸發(fā)讀取數(shù) 據(jù)時(shí)，需要經(jīng)由1/0總線將這兩個(gè)LM旗標(biāo)輸出到狀態(tài)機(jī)。在"所有位"或"全序列" 讀取的情況下，不需要檢查L(zhǎng)M旗標(biāo)。
將數(shù)據(jù)從一個(gè)字線復(fù)制到另一者
圖16說(shuō)明頁(yè)復(fù)制操作，其中第一位置中的存儲(chǔ)器單元頁(yè)的數(shù)據(jù)被復(fù)制到存儲(chǔ)器陣 列中的第二位置中的存儲(chǔ)器單元頁(yè)。通常，第一位置來(lái)自一個(gè)擦除區(qū)塊(例如，區(qū)塊O 中共享第一字線WL-1的第一存儲(chǔ)器單元頁(yè)(頁(yè)1),且第二位置來(lái)自另一擦除區(qū)塊(區(qū) 塊2)中的在第二字線WL-2處的第二頁(yè)(頁(yè)2)。所述兩個(gè)存儲(chǔ)器單元頁(yè)共享一共用位 線集合，且因此共享同一讀取/寫入電路集合(見(jiàn)圖6和圖7)。在第一擦除區(qū)塊含有有 效數(shù)據(jù)與廢棄數(shù)據(jù)的混合的情況下，在合并或垃圾收集操作期間，發(fā)生此情形。在擦除 并重復(fù)利用第一擦除區(qū)塊之前，有效數(shù)據(jù)通過(guò)復(fù)制到第二擦除區(qū)塊而得以回收。
圖16說(shuō)明不需要數(shù)據(jù)離開(kāi)存儲(chǔ)器芯片的頁(yè)復(fù)制的常規(guī)簡(jiǎn)單實(shí)施方案。其使來(lái)自在 字線WL-1處的頁(yè)1的數(shù)據(jù)由讀出放大器感測(cè)且鎖存到數(shù)據(jù)鎖存器430 (見(jiàn)圖9)中。所 鎖存的數(shù)據(jù)接著充當(dāng)編程數(shù)據(jù)且被編程回到在WL-2處的頁(yè)2。所鎖存的數(shù)據(jù)不需要經(jīng) 由I/O 440離開(kāi)存儲(chǔ)器芯片。
圖17說(shuō)明優(yōu)選的頁(yè)復(fù)制操作，其中所讀取的數(shù)據(jù)在被復(fù)制到存儲(chǔ)器中的目的地位 置之前由外部控制器校正任何錯(cuò)誤。所述布置類似于在圖14中所示的布置，不同之處 只是在將所讀取的數(shù)據(jù)鎖存于數(shù)據(jù)鎖存器430中之后使其傳送離開(kāi)I/O 440到外部存儲(chǔ)器控制器150以使數(shù)據(jù)受到檢查和錯(cuò)誤校正。當(dāng)將數(shù)據(jù)從一個(gè)位置復(fù)制到另一位置時(shí)， 經(jīng)常雙向觸發(fā)輸出數(shù)據(jù)以進(jìn)行檢査(例如，針對(duì)錯(cuò)誤)或更新(例如更新標(biāo)頭)或兩者 (此校正所檢測(cè)到的錯(cuò)誤)，或者出于例如加密和解密或壓縮等某其它目的而進(jìn)行數(shù)據(jù)處 理。
通常，針對(duì)數(shù)據(jù)頁(yè)計(jì)算ECC(錯(cuò)誤校正碼)，且將所述ECC與所述數(shù)據(jù)頁(yè)一起存儲(chǔ)。 當(dāng)讀取所述數(shù)據(jù)頁(yè)時(shí)，相對(duì)于其相關(guān)聯(lián)的ECC對(duì)其進(jìn)行檢査，且直到預(yù)定數(shù)目的位錯(cuò) 誤時(shí)，其可由ECC校正。通常，含有存儲(chǔ)器陣列和外圍電路的存儲(chǔ)器芯片100 (見(jiàn)圖1) 并不具有足夠的計(jì)算能力來(lái)評(píng)估和校正ECC錯(cuò)誤。ECC處理由外部存儲(chǔ)器控制器150 執(zhí)行。出于所述原因，需要將所讀取的數(shù)據(jù)傳送離開(kāi)存儲(chǔ)器芯片到存儲(chǔ)器控制器以用于 ECC處理。將經(jīng)校正的數(shù)據(jù)(如果有的話)從存儲(chǔ)器控制器返回到數(shù)據(jù)鎖存器。在數(shù)據(jù) 鎖存器中的數(shù)據(jù)已受到ECC處理之后，準(zhǔn)備好將頁(yè)編程回到目的地位置。
高速緩存頁(yè)復(fù)制
在數(shù)據(jù)鎖存器與外部存儲(chǔ)器控制器之間來(lái)回移動(dòng)數(shù)據(jù)是花費(fèi)時(shí)間的。如早先所描 述，在擦除區(qū)塊含有大量頁(yè)的情況下，所述擦除區(qū)塊將需要在其填滿時(shí)被重復(fù)利用。在 擦除且重復(fù)利用所述區(qū)塊之前，將數(shù)據(jù)的最新版本復(fù)制到新的區(qū)塊。對(duì)于每一代更新的 存儲(chǔ)器裝置，隨著區(qū)塊大小和頁(yè)大小日益增加，區(qū)塊復(fù)制時(shí)間可變得更長(zhǎng)，且每一存儲(chǔ) 器單元可存儲(chǔ)更多位。此外，讀取可涉及更多的遍次，因?yàn)槠淇砂ㄗx取鄰近字線 ("WL")來(lái)校正WL-WL余平效應(yīng)。
一般來(lái)說(shuō)，為了改進(jìn)區(qū)塊復(fù)制性能，可通過(guò)將數(shù)據(jù)來(lái)回移動(dòng)時(shí)間中的至少一些隱藏 于編程時(shí)間內(nèi)部來(lái)縮短操作。高速緩存頁(yè)復(fù)制經(jīng)實(shí)施以使得可同時(shí)發(fā)生兩個(gè)費(fèi)時(shí)的操 作一一數(shù)據(jù)1/0和編程。盡管由于讀取操作和編程操作均涉及存儲(chǔ)器核心操作而所述兩 個(gè)操作交錯(cuò)，但數(shù)據(jù)鎖存器I/0和編程操作可同時(shí)發(fā)生。因此，可在先前頁(yè)正被編程的 同時(shí)雙向觸發(fā)輸出和修改當(dāng)前讀取數(shù)據(jù)頁(yè)。
在常規(guī)讀取操作中，對(duì)于單一邏輯頁(yè)讀取僅需要一個(gè)數(shù)據(jù)鎖存器。因此，對(duì)于每一 單元，使用一個(gè)鎖存器來(lái)存儲(chǔ)來(lái)自當(dāng)前讀取的單一位，且將另一鎖存器用于高速緩存來(lái) 自先前讀取的位。以此方式，來(lái)自當(dāng)前讀取的位可經(jīng)雙向觸發(fā)輸出且接著在其已受到數(shù) 據(jù)處理之后返回到鎖存器，同時(shí)在此時(shí)可發(fā)生對(duì)已經(jīng)受到數(shù)據(jù)處理的先前位的編程。
數(shù)據(jù)再定位和高速緩存操作的各種方面在2006年10月19日公開(kāi)的第 US-2006-0233026-A1號(hào)美國(guó)專利申請(qǐng)公開(kāi)案、2006年10月5日公開(kāi)的 US-2006-0221704-Al、 2005年11月17日公開(kāi)的US-2005-0257120墨Al、 2006年6月22 日公開(kāi)的US-2006-0136687-A1和第6,266,273號(hào)美國(guó)專利中描述，所述公開(kāi)案和專利均以引用的方式并入本文中。
為了補(bǔ)償WL-WL浮動(dòng)?xùn)艠O耦合效應(yīng)，實(shí)施LA讀取(先行)讀取以基于由于在鄰 近WLm+l中編程的狀態(tài)引起的擾動(dòng)來(lái)校正WLm上的讀取。經(jīng)補(bǔ)償?shù)淖x取涉及相對(duì)于 在WLm+l中出現(xiàn)的四個(gè)存儲(chǔ)器狀態(tài)中的每一情況而多次感測(cè)當(dāng)前WLm以便補(bǔ)償其擾 動(dòng)效應(yīng)。因此，必須提供鎖存器以在可讀取和相應(yīng)地補(bǔ)償當(dāng)前WLm之前存儲(chǔ)來(lái)自鄰近 WLm+l的所讀取數(shù)據(jù)。對(duì)于2位存儲(chǔ)器系統(tǒng)("D2")，將需要2個(gè)額外的數(shù)據(jù)鎖存器用 于WLm+l讀取。對(duì)于3位存儲(chǔ)器系統(tǒng)("D3")，將需要3個(gè)額外的數(shù)據(jù)鎖存器用于WLm+l 讀取。
盡管有可能使存儲(chǔ)器裝置建構(gòu)有足夠的鎖存器來(lái)存儲(chǔ)WLm+l和WLm數(shù)據(jù)兩者且 還用于高速緩存，但期望針對(duì)一頁(yè)的每一存儲(chǔ)器單元使用最少的鎖存器且仍能夠?qū)嵤?LA讀取和高速緩存頁(yè)復(fù)制。
根據(jù)本發(fā)明的一般方面，有效利用每一存儲(chǔ)器單元的最小數(shù)目n+l個(gè)數(shù)據(jù)鎖存器使 得n位存儲(chǔ)器能夠在對(duì)存儲(chǔ)于鄰近字線中的數(shù)據(jù)進(jìn)行補(bǔ)償?shù)那闆r下實(shí)施讀取且實(shí)現(xiàn)有效 的數(shù)據(jù)再定位。因此，2位存儲(chǔ)器將針對(duì)每一存儲(chǔ)器單元僅需要3個(gè)數(shù)據(jù)鎖存器來(lái)在對(duì) 存儲(chǔ)于鄰近字線中的數(shù)據(jù)進(jìn)行補(bǔ)償?shù)那闆r下實(shí)施讀取且用于實(shí)現(xiàn)有效的數(shù)據(jù)再定位。類 似地，3位存儲(chǔ)器將針對(duì)每一存儲(chǔ)器單元僅需要4個(gè)數(shù)據(jù)鎖存器來(lái)在對(duì)存儲(chǔ)于鄰近字線 中的數(shù)據(jù)進(jìn)行補(bǔ)償?shù)那闆r下實(shí)施讀取且用于實(shí)現(xiàn)有效的數(shù)據(jù)再定位。
對(duì)于各存儲(chǔ)待再定位的n位數(shù)據(jù)的頁(yè)存儲(chǔ)器單元，這通過(guò)以下操作來(lái)實(shí)現(xiàn)讀取所 述頁(yè)的n位數(shù)據(jù)且鎖存到對(duì)應(yīng)頁(yè)的n位鎖存器中，使得單一位數(shù)據(jù)的n個(gè)邏輯頁(yè)(所述 n位數(shù)據(jù)中的每一者提供一個(gè)邏輯頁(yè))被鎖存，按預(yù)定次序逐頁(yè)地來(lái)回移出所述n個(gè)邏 輯數(shù)據(jù)頁(yè)中的每一者以用于數(shù)據(jù)處理且將任何經(jīng)修改的位返回到初始鎖存器，同時(shí)隨著 其返回，同時(shí)地逐頁(yè)編程所述經(jīng)處理的數(shù)據(jù)。以此方式，可將用于來(lái)回雙向觸發(fā)數(shù)據(jù)的 時(shí)間中的至少一些隱藏于寫入操作后，進(jìn)而改進(jìn)頁(yè)復(fù)制性能。
明確地說(shuō)，按預(yù)定次序來(lái)回移動(dòng)邏輯數(shù)據(jù)頁(yè)以用于數(shù)據(jù)處理，使得可用于編程的第 一數(shù)據(jù)頁(yè)將允許編程從經(jīng)擦除狀態(tài)開(kāi)始直到給定的經(jīng)編程狀態(tài)，即使當(dāng)n位代碼的所有 位均不可用于解析所有存儲(chǔ)器狀態(tài)時(shí)也是如此。類似地，額外可用頁(yè)將允許編程繼續(xù)到 甚至更高的經(jīng)編程狀態(tài)。當(dāng)所有代碼位變?yōu)榭捎脮r(shí)，所述編程可完成，因?yàn)樗鲰?yè)的每 個(gè)存儲(chǔ)器單元的目標(biāo)狀態(tài)均被界定。
圖18為根據(jù)本發(fā)明的一般實(shí)施例的高速緩存頁(yè)復(fù)制方案的流程圖。如早先所提及， 頁(yè)復(fù)制通常由存儲(chǔ)器裝置起始作為在區(qū)塊合并或垃圾收集操作期間的系統(tǒng)操作。其還可 為由主機(jī)請(qǐng)求的主機(jī)操作。在優(yōu)選實(shí)施例中，所述操作處于由圖1中所示的狀態(tài)機(jī)112驅(qū)動(dòng)的控制電路110的控制下。
步驟600:提供存儲(chǔ)器單元陣列，其中各個(gè)存儲(chǔ)器單元每一者可編程到多個(gè)存儲(chǔ)器 狀態(tài)中的一者，其范圍從最少經(jīng)編程到最多經(jīng)編程狀態(tài)。
步驟602:提供多位代碼，其具有用于編碼所述多個(gè)存儲(chǔ)器狀態(tài)中的每一者的多個(gè) 代碼位。
步驟610:預(yù)定所述代碼位的位次序，使得隨著更多的較高階代碼位可用，更多的 較高經(jīng)編程狀態(tài)是可解碼的。
步驟620:讀取第一單元群組的存儲(chǔ)器單元以確定其中的存儲(chǔ)器狀態(tài)。
步驟622:用多位代碼將每一存儲(chǔ)器狀態(tài)編碼為多位數(shù)據(jù)。 步驟624:鎖存第一單元群組的每個(gè)存儲(chǔ)器單元的多位數(shù)據(jù)。
步驟626:將所鎖存的數(shù)據(jù)分組為與代碼位數(shù)目一樣多的數(shù)據(jù)群組，每一數(shù)據(jù)群組
收集來(lái)自第一單元群組的每個(gè)存儲(chǔ)器單元的相同代碼位。
步驟630:通過(guò)將每一數(shù)據(jù)群組的位輸出到外部主機(jī)或控制器以用于數(shù)據(jù)處理且返
回任何經(jīng)修改的位以更新每一數(shù)據(jù)群組，根據(jù)預(yù)定位次序逐個(gè)數(shù)據(jù)群組地處理所述數(shù)據(jù) 群組。
步驟632:如果任何數(shù)據(jù)群組已被處理，則與步驟630的任何額外數(shù)據(jù)群組處理同 時(shí)地，編程第二存儲(chǔ)器單元群組的各個(gè)存儲(chǔ)器單元直到可由來(lái)自經(jīng)處理的數(shù)據(jù)群組的可 用代碼位解碼的最高存儲(chǔ)器狀態(tài)。
步驟634:重復(fù)步驟630和步驟632，直到多位代碼的所有代碼位均可用于完成編 程為止。
圖19(0)到圖19(3)說(shuō)明將2位LM代碼用于圖18中所示的高速緩存復(fù)制方案的編碼 和編程部分的實(shí)例。類似于圖11(0)，圖19(0)說(shuō)明4狀態(tài)存儲(chǔ)器陣列的閾值電壓分布。 在所述情況下，步驟600中的所述存儲(chǔ)器單元每一者可編程到四個(gè)存儲(chǔ)器狀態(tài)中的一者。 圖19(3)說(shuō)明如步驟602中提供的用于四個(gè)存儲(chǔ)器狀態(tài)中的每一者的實(shí)例性2位LM編 碼。
如圖19(3)中所示，2位LM代碼具有兩個(gè)代碼位下部位和上部位。在頁(yè)高速緩存 復(fù)制的情況下，復(fù)制目的地最初為經(jīng)擦除存儲(chǔ)器單元頁(yè)，且其初始閾值分布在圖19(1) 中展示。
圖19(1)到圖19(3)展示根據(jù)本發(fā)明優(yōu)選實(shí)施例的用于2位LM代碼的自適應(yīng)全序列 編程。此編程模式與圖ll(l)到圖11(3)中所示的下部頁(yè)和上部頁(yè)的2遍式編程形成對(duì)比， 而且還不同于圖12(1)到圖12(2)中所示的全序列編程。
27在先前描述的全序列編程中，多位代碼的所有位均可用于解析所有可能的存儲(chǔ)器狀 態(tài)。編程從最少經(jīng)編程的"Gr"狀態(tài)開(kāi)始，且所有經(jīng)編程狀態(tài)并行地被編程。 一旦具有 "A"狀態(tài)作為目標(biāo)狀態(tài)的那些存儲(chǔ)器單元己被編程到"A"狀態(tài)，其便將被禁止進(jìn)一步 編程，而具有"B"和"C"的其它存儲(chǔ)器單元將經(jīng)受進(jìn)一步編程。最終，具有"B"作 為目標(biāo)狀態(tài)的存儲(chǔ)器單元也將被封鎖以免受進(jìn)一步編程。類似地，這最后跟隨的是具有 "C"作為目標(biāo)狀態(tài)的存儲(chǔ)器單元。
在優(yōu)選實(shí)施例的自適應(yīng)全序列編程中，并非多位代碼的所有位均立刻可用。通常， 最初有一個(gè)位可用；其接著跟隨有下一個(gè)位且接著為下一個(gè)位，直到最后多位代碼的所 有位均處于適當(dāng)位置為止。代替在編程可開(kāi)始之前等待所有位變得可用，自適應(yīng)編程模 式允許用少于全部的位來(lái)編程。當(dāng)?shù)谝豢捎梦荒軌蛟谇皟蓚€(gè)存儲(chǔ)器狀態(tài)(即，"Gr"與 "A")之間解析時(shí)，這是可能的?？蓮膱D19(2)看到，上部位能夠在最低的兩個(gè)存儲(chǔ)器狀 態(tài)之間解析。當(dāng)上部位為"1"時(shí)，存儲(chǔ)器狀態(tài)保持處于"Gr"，其不具有編程。對(duì)于上 部位為"0"的那些存儲(chǔ)器單元，在此早期階段，可將其編程到不超過(guò)"A"。以此方式， 即使當(dāng)2位代碼的僅一個(gè)位可用時(shí)，編程也可開(kāi)始，而沒(méi)有過(guò)度編程的風(fēng)險(xiǎn)。最終，當(dāng) 第二、下部位變得可用時(shí)，2位代碼將是完整的，且將能夠解析所有四個(gè)可能的存儲(chǔ)器 狀態(tài)。編程接著將繼續(xù)進(jìn)行，這類似于結(jié)合圖12(1)到圖12(2)所描述的全序列模式。
因此，對(duì)于實(shí)例性2位LM代碼，圖18的步驟610將使代碼位的位次序預(yù)定為上 部位在下部位之前。
在步驟620中，讀取存儲(chǔ)器單元群組，且確定所述群組的每一存儲(chǔ)器單元中的存儲(chǔ) 器狀態(tài)。
在步驟622中，通過(guò)使用經(jīng)表達(dá)為"上部位下部位"的實(shí)例性2位LM代碼，存儲(chǔ) 器狀態(tài)"Gr"將被編碼為"11"、 "A"被編碼為"01"、 "B"被編碼為"00"且"C"被 編碼為"10"。在一個(gè)實(shí)施例中，可在兩遍中感測(cè)每一存儲(chǔ)器單元的2位數(shù)據(jù)， 一者作 為由來(lái)自所述頁(yè)的每一存儲(chǔ)器單元的下部位組成的下部邏輯頁(yè)數(shù)據(jù)，且另一者作為如分 別在圖13A和圖13B中所示的上部邏輯頁(yè)數(shù)據(jù)。下部邏輯頁(yè)讀取遍涉及在DB處感測(cè)， 而上部邏輯頁(yè)遍次涉及兩個(gè)子遍， 一者在DA處且另一者在Dc處。在另一實(shí)施例中，可 在"全序列"模式下感測(cè)2位數(shù)據(jù)，其中通過(guò)分別在三個(gè)子遍中相對(duì)于讀取定界閾值 DA、 Db和Dc進(jìn)行感測(cè)來(lái)在一遍中一起感測(cè)所述兩個(gè)位。
在步驟624中，鎖存來(lái)自所述群組的每一存儲(chǔ)器單元的2位數(shù)據(jù)。舉例來(lái)說(shuō)，圖9 中所示的數(shù)據(jù)鎖存器434-1和434-2可用以鎖存每一存儲(chǔ)器單元的下部位和上部位。
在步驟626中，將所鎖存的數(shù)據(jù)分組為對(duì)應(yīng)于2位代碼中的代碼位數(shù)目的兩個(gè)數(shù)據(jù)
28群組。第一者為下部位數(shù)據(jù)群組，其收集來(lái)自所述存儲(chǔ)器單元群組的所有下部位。類似 地，第二者為上部位數(shù)據(jù)群組，其收集來(lái)自所述存儲(chǔ)器單元群組的所有上部位。
在步驟630中， 一次一個(gè)群組地對(duì)來(lái)自每一數(shù)據(jù)群組的位進(jìn)行數(shù)據(jù)處理。將來(lái)自每 一數(shù)據(jù)群組的位輸出到控制器以用于數(shù)據(jù)處理，且返回任何修改以更新數(shù)據(jù)群組。在此 情況下，根據(jù)步驟610中給出的預(yù)定次序(即，上部位數(shù)據(jù)群組隨后為下部位數(shù)據(jù)群組) 來(lái)處理所述兩個(gè)數(shù)據(jù)群組。因此，通過(guò)將上部位輸出到控制器以用于數(shù)據(jù)處理且返回任 何經(jīng)修改的位以更新上部位數(shù)據(jù)群組來(lái)首先處理上部位數(shù)據(jù)群組。這接著跟隨的是下部 位數(shù)據(jù)群組的處理。
在步驟632中，在步驟630中的處理第一鎖存器群組的第一迭代期間，尚無(wú)經(jīng)處理
的數(shù)據(jù)可用于同時(shí)編程。
在步驟634中，由于并非2位代碼的所有代碼位均可用，所以操作返回到步驟630。 在步驟630(2)中，接下來(lái)處理下部位數(shù)據(jù)。附加到"630"的"(2)"用以表示所述
步驟的第二迭代。
在步驟632(2)中，上部位數(shù)據(jù)群組已在先前步驟632中受到處理，其中任何更新數(shù) 據(jù)處于適當(dāng)位置處?？墒褂每捎玫纳喜课粩?shù)據(jù)來(lái)繼續(xù)進(jìn)行編程。具有"1"的存儲(chǔ)器單 元不被編程，且具有"0"的存儲(chǔ)器單元將被編程直到作為可僅使用上部位解碼的狀態(tài) "A"的下一經(jīng)編程狀態(tài)。使用上部位數(shù)據(jù)群組的編程與在步驟630(2)中的下部位數(shù)據(jù)群 組的處理同時(shí)發(fā)生。
在步驟634(2)中，由于并非2位代碼的所有代碼位均可用來(lái)完成編程，所以操作返 回到步驟630(3)。
在步驟630(3)中，所有上部位和下部位數(shù)據(jù)群組均已被處理，所以不存在更多群組 要處理。
在步驟632(3)中，除了上部位以外，下部位現(xiàn)在也可用。因此，可使用所有代碼位 ("上部、下部")來(lái)在全序列模式下繼續(xù)編程。圖19(3)展示具有"11"的單元將保持為 "Gr"，具有"10"的單元將從"Gr"編程到"C"，具有"01"的單元將保持處于"A", 且具有"00"的單元將從"A"編程到"B"。
在步驟634(3)中，在2位代碼的所有2個(gè)代碼位均可用于完成編程之后，操作結(jié)束。 可將在步驟630中所描述的編程模式看作"自適應(yīng)全序列"編程。其稍類似于在圖 12中所描述的"全序列"編程。不同之處在于，在全序列情況下，所有位(在此情況下， 下部位和上部位兩者)均用以辨別所述頁(yè)的每一單元將被編程到什么目標(biāo)狀態(tài)。從經(jīng)擦 除狀態(tài)開(kāi)始將編程應(yīng)用于所有單元，且隨著每一單元被編程達(dá)到其目標(biāo)狀態(tài)，禁止其受到進(jìn)一步編程。另一方面，在自適應(yīng)全序列情況下，初始、模糊或不夠完整的位信息不足以用來(lái)識(shí)別所述頁(yè)的每個(gè)存儲(chǔ)器單元的目標(biāo)狀態(tài)，但足以區(qū)分應(yīng)固持在給定存儲(chǔ)器狀態(tài)下的存儲(chǔ)器單元與將被編程到下一狀態(tài)的存儲(chǔ)器單元。隨著更多位信息變得可用，解析率變得更精細(xì)，且編程可繼續(xù)進(jìn)行到越來(lái)越高的存儲(chǔ)器狀態(tài)。最終，當(dāng)所有位變得可用時(shí)，編程變?yōu)槿蛄芯幊?。因此，在自適應(yīng)全序列編程中， 一些單元的編程可獲得"領(lǐng)先"，而不等待所有位變得可用。
圖20(0)到圖20(4)說(shuō)明將3位LM代碼用于圖18中所示的高速緩存復(fù)制方案的編碼和編程部分的實(shí)例。類似于圖14(0)，圖20(0)說(shuō)明4狀態(tài)存儲(chǔ)器陣列的閾值電壓分布。在所述情況下，步驟600中的存儲(chǔ)器單元每一者可編程到八個(gè)存儲(chǔ)器狀態(tài)中的一者。圖20(4)說(shuō)明如步驟602中提供的用于所述八個(gè)存儲(chǔ)器狀態(tài)中的每一者的實(shí)例性3位LM編碼。
如圖20(4)中所示，3位LM代碼具有三個(gè)代碼位，即下部位、中部位和上部位。在頁(yè)高速緩存復(fù)制的情況下，復(fù)制目的地為經(jīng)擦除存儲(chǔ)器單元頁(yè)，且其初始閾值分布在圖20(1)中展示。
圖19(1)到圖19(4)展示根據(jù)本發(fā)明優(yōu)選實(shí)施例的用于3位LM代碼的自適應(yīng)全序列編程。
將3位LM代碼應(yīng)用于如圖18中所示的高速緩存頁(yè)復(fù)制方案類似于早先描述的2位LM代碼的情況。本質(zhì)上，存在由三個(gè)代碼位(即，"下部、中部、上部"位)編碼的八個(gè)狀態(tài)。
類似于圖14(0),圖20(0)說(shuō)明8狀態(tài)存儲(chǔ)器陣列的閾值電壓分布。在頁(yè)高速緩存復(fù)制的情況下，復(fù)制目的地為經(jīng)擦除存儲(chǔ)器單元頁(yè)，且其初始閾值分布在圖20(1)中展示。
下部、中部和上部位的3個(gè)代碼位根據(jù)其從最低經(jīng)編程狀態(tài)解析的能力而分級(jí)。將從圖20(2)看到，對(duì)于3位LM代碼，上部位能夠區(qū)分應(yīng)固持于"Gr"狀態(tài)(上部位=1)或者被允許編程到下一經(jīng)編程狀態(tài)(上部位=0)的單元。類似地，從圖20(3)看到，上部位與中部位的組合能夠區(qū)分應(yīng)固持于"Gr"或"A"或者應(yīng)被允許編程到"B"的單元。類似地，從圖20(4)看到，使3位代碼完整的上部、中部和下部位的組合能夠區(qū)分所有可能的存儲(chǔ)器狀態(tài)，且可在全序列模式下繼續(xù)進(jìn)行編程。因此，3位LM代碼經(jīng)排序?yàn)樯喜课浑S后為中部位且接著為下部位。
所述3個(gè)代碼位(上部位、中部位和下部位)產(chǎn)生三個(gè)數(shù)據(jù)群組，每一代碼位產(chǎn)生一個(gè)群組。類似于早先描述的2位情況，首先處理上部位數(shù)據(jù)群組。這接著跟隨的是中部位數(shù)據(jù)群組。隨著中部位數(shù)據(jù)群組正被處理，使用上部位數(shù)據(jù)群組發(fā)生編程。稍后，隨著下部位數(shù)據(jù)群組正被處理，使用上部位數(shù)據(jù)群組和中部位數(shù)據(jù)群組兩者發(fā)生編程。最后，在下部位數(shù)據(jù)群組已被處理之后。所述編程將處于使用3位LM代碼的所有三個(gè)代碼位的全序列模式下。
結(jié)合圖18描述的高速緩存頁(yè)復(fù)制方案在至少三個(gè)相互關(guān)聯(lián)的方面中改進(jìn)性能。第一，在自適應(yīng)全序列模式下進(jìn)行編程允許施加到字線的編程電壓為單調(diào)遞增函數(shù)?？稍谝槐橹性谡麄€(gè)閾值窗上從最低存儲(chǔ)器狀態(tài)到最高存儲(chǔ)器狀態(tài)進(jìn)行編程。這與多遍式編程形成對(duì)比，在多遍式編程的情況下，編程電壓將必須在每一遍開(kāi)始時(shí)從初始編程電壓重新開(kāi)始。
第二，自適應(yīng)特征允許編程即使在并非所有代碼位均可用以充分解析存儲(chǔ)器狀態(tài)時(shí)也可開(kāi)始。編程可在所述多位代碼中的甚至一個(gè)位可用時(shí)立即開(kāi)始。
第三，由于對(duì)每一存儲(chǔ)器單元的編程可通過(guò)逐步地一次添加一位來(lái)進(jìn)行，所以在第二位數(shù)據(jù)群組正通過(guò)同時(shí)經(jīng)數(shù)據(jù)處理來(lái)準(zhǔn)備好的同時(shí)，第一位數(shù)據(jù)群組可用以編程所述存儲(chǔ)器單元群組。因此，可將數(shù)據(jù)處理周期隱藏于編程時(shí)間后。將看到，對(duì)于n位代碼，圖18中所描述的發(fā)明性高速緩存頁(yè)復(fù)制方案允許將n-l個(gè)數(shù)據(jù)處理操作隱藏于編程時(shí)間后。舉例來(lái)說(shuō)，對(duì)于采用2位代碼，節(jié)省了一個(gè)數(shù)據(jù)處理操作周期。對(duì)于3位代碼，節(jié)省了兩個(gè)數(shù)據(jù)處理操作周期。
最后，如將在以下部分中看到，即使在對(duì)由于相鄰字線上的數(shù)據(jù)引起的擾動(dòng)效應(yīng)進(jìn)行先行校正的情況下，本發(fā)明性高速緩存頁(yè)復(fù)制方案也可通過(guò)最少的數(shù)據(jù)鎖存器來(lái)實(shí)施。對(duì)于n位存儲(chǔ)器，數(shù)據(jù)鎖存器的數(shù)目為每存儲(chǔ)器單元n+l個(gè)。
具有對(duì)來(lái)自鄰近字線的擾動(dòng)的校正(LA讀取)的高速緩存頁(yè)復(fù)制
在優(yōu)選實(shí)施例中，在對(duì)由于鄰近字線("WL")引起的擾動(dòng)進(jìn)行補(bǔ)償?shù)那闆r下讀取LM編碼數(shù)據(jù)頁(yè)。為了補(bǔ)償WL-WL浮動(dòng)?xùn)艠O耦合效應(yīng)，先行("LA")讀取經(jīng)實(shí)施以基于由于在鄰近WLm+l中編程的狀態(tài)引起的擾動(dòng)來(lái)校正WLm上的讀取。LA讀取技術(shù)已在由尼瑪.穆克勒斯(Nima Mokhlesi)于2006年3月17日申請(qǐng)的題為"具有耦合補(bǔ)償?shù)挠糜诜且资源鎯?chǔ)裝置的讀取操作(READ OPERATION FOR NON-VOLATILESTORAGE WITH COMPENSATION FOR COUPLING)"的第11/384,057號(hào)美國(guó)專利申請(qǐng)案中揭示，所述申請(qǐng)案的全部?jī)?nèi)容以引用的方式并入本文中。
除了對(duì)所讀取數(shù)據(jù)的僅有雙向觸發(fā)外，多位編碼和"LA"校正兩者將似乎還需要額外的鎖存器和總線活動(dòng)。然而，結(jié)合圖18所描述的高速緩存頁(yè)復(fù)制方案仍通過(guò)用于每一 n位存儲(chǔ)器單元的最少n+1個(gè)鎖存器來(lái)實(shí)現(xiàn)。
在對(duì)選定字線WLm的讀取操作期間，對(duì)在非易失性存儲(chǔ)器讀取操作期間的浮動(dòng)?xùn)?br> 31極耦合效應(yīng)的補(bǔ)償需要存取從鄰近字線WLm+l讀取的數(shù)據(jù)。本質(zhì)上，讀取/寫入電路(例如，圖1的270A、 270B)需要在確定存儲(chǔ)于WLm中的數(shù)據(jù)值的同時(shí)存取字線WLm+l數(shù)據(jù)。這可向存儲(chǔ)器設(shè)計(jì)者提出挑戰(zhàn)，尤其是當(dāng)試圖使專用于特定補(bǔ)償技術(shù)的芯片空間最小化時(shí)。請(qǐng)考慮具有存儲(chǔ)兩個(gè)數(shù)據(jù)位的存儲(chǔ)器單元的存儲(chǔ)器裝置。如果來(lái)自相鄰字線WLm+l的數(shù)據(jù)將在對(duì)選定字線WLm的讀取操作期間為可用的，則設(shè)計(jì)者可選擇包括足夠的數(shù)據(jù)鎖存器，使得在選定字線WLm處的讀取操作期間，可同時(shí)存儲(chǔ)來(lái)自字線WLm+l和字線WLm的數(shù)據(jù)。如果每一存儲(chǔ)器單元存儲(chǔ)兩個(gè)數(shù)據(jù)位，則用于每個(gè)位線的四個(gè)數(shù)據(jù)鎖存器是必要的。兩個(gè)數(shù)據(jù)鎖存器可存儲(chǔ)來(lái)自字線WLm+l的兩個(gè)數(shù)據(jù)位，且另外兩個(gè)數(shù)據(jù)鎖存器可存儲(chǔ)來(lái)自字線WLm的兩個(gè)數(shù)據(jù)位。類似地，可針對(duì)三位裝置使用三個(gè)額外鎖存器，針對(duì)四位裝置使用四個(gè)額外鎖存器，等等。盡管此技術(shù)是有效的，但在一些實(shí)施方案中，由于空間限制的緣故，針對(duì)每一單元所存儲(chǔ)的位的數(shù)目而在每一位線處添加數(shù)據(jù)緩存器可能是不可接受的。
使用最少數(shù)據(jù)鎖存器的優(yōu)選LA讀取方案已在由梅文龍(Man Lung Mui)和李晟弼(Seungpil Lee)于2006年12月28日申請(qǐng)的題為"非易失性存儲(chǔ)器讀取操作中具有有效數(shù)據(jù)鎖存器指派的完整字線先行(COMPLETE WORD LINE LOOK AHEAD WITHEFFICIENT DATA LATCH ASSIGNMENT IN NON-VOLATILE MEMORY READOPERATIONS)"的第11/617,544號(hào)美國(guó)專利申請(qǐng)案中描述，所述申請(qǐng)案的全部?jī)?nèi)容以引用的方式并入本文中。
在優(yōu)選的LA讀取方案中，僅需要n+1個(gè)鎖存器來(lái)執(zhí)行n位存儲(chǔ)器單元的LA讀取。本質(zhì)上，首先讀取WLm+l的擾動(dòng)數(shù)據(jù)。對(duì)于n位WLm+l讀取，這將占據(jù)每單元n個(gè)鎖存器。每單元的額外鎖存器用以存儲(chǔ)指示給定單元的n個(gè)鎖存器中的數(shù)據(jù)是屬于WLm+l還是屬于WLm的旗標(biāo)。接著，執(zhí)行對(duì)WLm的一系列補(bǔ)償讀取。
可通過(guò)依據(jù)擾動(dòng)強(qiáng)度而偏置字線讀取電壓來(lái)實(shí)行補(bǔ)償。舉例來(lái)說(shuō)，如果WLm+l上的鄰近單元處于狀態(tài)"Gr"，則不存在擾動(dòng)且將在沒(méi)有偏壓的情況下執(zhí)行WLm處的讀取。如果WLm+l上的鄰近單元處于狀態(tài)"A",則將存在第一數(shù)量的偏壓。如果WLm+l上的鄰近單元處于狀態(tài)"B"，則將存在第二數(shù)量的偏壓，等等。
或者，可通過(guò)依據(jù)所需要的校正而移位用于讀取給定存儲(chǔ)器狀態(tài)的定界閾值電壓來(lái)實(shí)行補(bǔ)償。
在每一補(bǔ)償讀取遍之后，確定相應(yīng)存儲(chǔ)器單元的存儲(chǔ)器狀態(tài)，且其數(shù)據(jù)替換對(duì)應(yīng)鎖存器中的對(duì)應(yīng)WLm+l數(shù)據(jù)，并且設(shè)定旗標(biāo)以指示W(wǎng)Lm數(shù)據(jù)。 一般來(lái)說(shuō)，對(duì)于n位存儲(chǔ)器，在WLm+l上將存在2n個(gè)可能的存儲(chǔ)器狀態(tài)且因此存在相同數(shù)目的補(bǔ)償值。當(dāng)讀取WLm時(shí)，將存在2"-1個(gè)定界點(diǎn)來(lái)區(qū)分四個(gè)可能的存儲(chǔ)器狀態(tài)。因此， 一般來(lái)說(shuō)，將存在2n(2n-l)數(shù)目的LA讀取遍來(lái)完成對(duì)WLm的補(bǔ)償讀取。舉例來(lái)說(shuō)，2位存儲(chǔ)器將具有總共12個(gè)讀取遍，且3位存儲(chǔ)器將具有總共56個(gè)讀取遍。在完成了LA讀取之后，鎖存器中的所有WLm+l數(shù)據(jù)將由WLn數(shù)據(jù)替換。因此，優(yōu)選的LA讀取技術(shù)在讀取期間需要每存儲(chǔ)器單元n+l個(gè)鎖存器，且在完成讀取之后需要n個(gè)鎖存器。
圖21A到圖21B展示描述使用3個(gè)數(shù)據(jù)鎖存器對(duì)實(shí)例性2位存儲(chǔ)器執(zhí)行LA讀取的優(yōu)選方法的流程圖。針對(duì)每單元存儲(chǔ)兩個(gè)數(shù)據(jù)位的四狀態(tài)裝置呈現(xiàn)此實(shí)例，這類似于在圖11(0)中所示的實(shí)例。在對(duì)由于WLm+l上的鄰近存儲(chǔ)器單元引起的耦合效應(yīng)進(jìn)行補(bǔ)償?shù)那闆r下讀取字線WLm上的存儲(chǔ)器單元群組。在狀態(tài)"A"電平(介于狀態(tài)"Gr"與"A"之間)、狀態(tài)"B"電平(介于狀態(tài)"A"與"B"之間)和狀態(tài)"C"電平(介于狀態(tài)"B"與"C"之間)處執(zhí)行對(duì)每一存儲(chǔ)器單元的感測(cè)。當(dāng)在每一電平處感測(cè)時(shí)提供補(bǔ)償以考慮在隨后編程的字線WLm+l處的鄰近存儲(chǔ)器單元的四個(gè)電位狀態(tài)中的每一者。
為了選擇用于每一存儲(chǔ)器單元的適當(dāng)感測(cè)操作的結(jié)果，針對(duì)每一位線存儲(chǔ)關(guān)于字線WLm+l上的鄰近存儲(chǔ)器單元的信息，同時(shí)感測(cè)WLm處的對(duì)應(yīng)單元。用于位線的處理器將使用所述信息來(lái)選擇適當(dāng)感測(cè)操作的結(jié)果。舉例來(lái)說(shuō)，在2位情況下，用于每一位線的數(shù)據(jù)鎖存器(DL0和DL1)集合負(fù)責(zé)存儲(chǔ)從選定字線的存儲(chǔ)器單元讀取的數(shù)據(jù)。用于每一位線的同一數(shù)據(jù)鎖存器集合還將存儲(chǔ)關(guān)于鄰近于選定字線的字線的存儲(chǔ)器單元的信息。用于每一位線的額外數(shù)據(jù)鎖存器DL2作為旗標(biāo)而操作，其存儲(chǔ)關(guān)于數(shù)據(jù)鎖存器正存儲(chǔ)選定字線還是鄰近字線的數(shù)據(jù)的指示。
因此，圖21A到圖21B中的技術(shù)有效地利用用于每一位線的數(shù)據(jù)鎖存器，使得不必將附加鎖存器集合用于存儲(chǔ)來(lái)自鄰近字線WLm+l的數(shù)據(jù)。在圖21A到圖21B的實(shí)例中，存儲(chǔ)器單元存儲(chǔ)兩個(gè)數(shù)據(jù)位，所以使用三個(gè)數(shù)據(jù)鎖存器。將了解，所揭示的原理可延伸到每單元具有不同數(shù)目的位(例如，3、 4或4個(gè)以上)的實(shí)施方案。 一般來(lái)說(shuō)，用于每一位線的所需數(shù)據(jù)鎖存器的數(shù)目等于比由每一個(gè)別存儲(chǔ)器單元所存儲(chǔ)的位的數(shù)目多一。單一附加鎖存器用于識(shí)別當(dāng)前所存儲(chǔ)的數(shù)據(jù)的起源的目的。
在圖21A到圖21B中，將標(biāo)記為DLO禾卩DL1的兩個(gè)數(shù)據(jù)鎖存器用于每一位線來(lái)存儲(chǔ)從對(duì)應(yīng)位線的存儲(chǔ)器單元讀取的數(shù)據(jù)。標(biāo)記為DL2的第三數(shù)據(jù)鎖存器用以存儲(chǔ)一旗標(biāo)，所述旗標(biāo)指示當(dāng)前存儲(chǔ)于數(shù)據(jù)鎖存器DL0和DL1中的數(shù)據(jù)是否對(duì)應(yīng)于來(lái)自選定字線WLm的數(shù)據(jù)，或者所述數(shù)據(jù)是否對(duì)應(yīng)于來(lái)自鄰近于選定字線的字線WLm+l的數(shù)據(jù)。
在步驟700處，通過(guò)讀取鄰近字線WLm+l來(lái)開(kāi)始讀取操作?？稍趫Dll(O)中所示的
33三個(gè)正常參考電平DA、 Db和Dc處讀取相鄰字線。在一個(gè)實(shí)施例中，當(dāng)讀取WLm+l時(shí)不施加補(bǔ)償。在步驟702處，確定鄰近字線的存儲(chǔ)器單元的數(shù)據(jù)值。在步驟704處，將字線WLm+l處的每一位線的存儲(chǔ)器單元的數(shù)據(jù)值存儲(chǔ)于用于所述位線的數(shù)據(jù)鎖存器DL0和DL1的對(duì)應(yīng)集合中。在步驟706處，將用于每一位線的第三數(shù)據(jù)鎖存器DL2設(shè)定為邏輯0以指示數(shù)據(jù)鎖存器DLO和DL1中的數(shù)據(jù)對(duì)應(yīng)于來(lái)自WLm+l處的存儲(chǔ)器單元的數(shù)據(jù)。
在定界闊值電平中的每一者處將對(duì)WLm執(zhí)行一群組子讀取(WLm+l的四個(gè)可能相鄰狀態(tài)中的每一者具有一個(gè)子讀取)以區(qū)分WLm處的兩個(gè)狀態(tài)。
因此，在步驟708到722處，針對(duì)選定字線WLm執(zhí)行在狀態(tài)"A"電平(介于狀態(tài)"Gr"與"A"之間)處的一群組子讀取。步驟708處的第一子讀取不提供針對(duì)浮動(dòng)?xùn)艠O耦合的補(bǔ)償。
在步驟710處，用于每一位線的處理器確定是否將更新用于所述位線的數(shù)據(jù)鎖存器。對(duì)于在步驟708的子讀取期間選定字線的存儲(chǔ)器單元不導(dǎo)電的位線，處理器不會(huì)改變存儲(chǔ)于數(shù)據(jù)鎖存器中的任何值。對(duì)于存儲(chǔ)器單元導(dǎo)電的位線，處理器確定數(shù)據(jù)鎖存器DLO和DL1當(dāng)前是否正存儲(chǔ)對(duì)應(yīng)于狀態(tài)"Gr"的數(shù)據(jù)。舉例來(lái)說(shuō)，如果使用圖11(3)的數(shù)據(jù)指派，則處理器確定所述鎖存器是否均正存儲(chǔ)邏輯1。如果所述鎖存器并非正存儲(chǔ)邏輯11，則處理器不會(huì)改變數(shù)據(jù)鎖存器中的值。如果兩個(gè)鎖存器均正存儲(chǔ)11，則處理器確定第三數(shù)據(jù)鎖存器DL2是否正存儲(chǔ)邏輯0。邏輯0指示鎖存器DLO和DL1正存儲(chǔ)來(lái)自WLm+l的數(shù)據(jù)且應(yīng)被覆寫。在一個(gè)實(shí)施例中，處理器可首先檢查鎖存器DL2，且僅在DL2正存儲(chǔ)邏輯0的情況下檢査鎖存器DLO和DL1。如果對(duì)于導(dǎo)電存儲(chǔ)器單元來(lái)說(shuō)兩個(gè)條件均被滿足，則將DL0和DL1設(shè)定為用于經(jīng)擦除狀態(tài)的預(yù)定數(shù)據(jù)值。將第三數(shù)據(jù)鎖存器DL2設(shè)定為1以指示DLO和DL1現(xiàn)正存儲(chǔ)字線WLm的數(shù)據(jù)。DL2中的邏輯1阻止鎖存器DLO和DL1在隨后的子讀取期間被覆寫。
在步驟712處，執(zhí)行另一狀態(tài)"A"子讀取。此時(shí)，施加對(duì)應(yīng)于在WLm+l處被編程到狀態(tài)"A"的鄰近存儲(chǔ)器單元的補(bǔ)償。
每一位線處的處理器執(zhí)行另一邏輯序列來(lái)確定是否更新用于具有導(dǎo)電存儲(chǔ)器單元的位線的鎖存器。如果DL0和DL1并非正存儲(chǔ)狀態(tài)"A"的數(shù)據(jù)(例如，10)，則不采取行動(dòng)。如果其正存儲(chǔ)狀態(tài)"A"的數(shù)據(jù)，則處理器確定DL2是否正存儲(chǔ)0以指示當(dāng)前存儲(chǔ)了 WLm+l數(shù)據(jù)。如果DL2被設(shè)定為0，則處理器用狀態(tài)"Gr"的數(shù)據(jù)覆寫DLO和DL1。處理器將DL2設(shè)定為1以指示所述鎖存器現(xiàn)存儲(chǔ)來(lái)自WLm的數(shù)據(jù)。
在步驟716處，在WLm處執(zhí)行狀態(tài)"A"子讀取，同時(shí)施加基于在WLm+l處的經(jīng)
34編程到狀態(tài)"B"的單元的補(bǔ)償。對(duì)于導(dǎo)電存儲(chǔ)器單元，對(duì)應(yīng)位線處理器確定DL0和DL1是否正存儲(chǔ)對(duì)應(yīng)于狀態(tài)"B"的數(shù)據(jù)(例如，00)。如果否，則不采取行動(dòng)。如果是，則處理器確定DL2是否正存儲(chǔ)邏輯0。如果否，則不采取進(jìn)一步行動(dòng)。如果DL2被設(shè)定為0，則用狀態(tài)"Gr"的預(yù)定數(shù)據(jù)覆寫DLO和DL1,且將DL2設(shè)定為1以指示所述鎖存器現(xiàn)正存儲(chǔ)來(lái)自WLm的數(shù)據(jù)。
在步驟720處，執(zhí)行狀態(tài)"A"電平處的最后子讀取。施加基于在WLm+l處的處于狀態(tài)"C"的鄰近單元的補(bǔ)償。對(duì)于導(dǎo)電存儲(chǔ)器單元，對(duì)應(yīng)位線處理器確定所述鎖存器是否正存儲(chǔ)狀態(tài)1的數(shù)據(jù)(例如，01)。如果DL2被設(shè)定為2，則不采取行動(dòng)。如果DL2被設(shè)定為0，則處理器確定DL2是否正存儲(chǔ)0。如果否，則不采取進(jìn)一步行動(dòng)。如果是，則處理器用狀態(tài)"Gr"的預(yù)定數(shù)據(jù)覆寫DL0和DL1且將DL2設(shè)定為1。
在步驟724到744處，針對(duì)字線WLm執(zhí)行在狀態(tài)"B"電平處的一序列子讀取。
步驟724處的初始子讀取不提供對(duì)浮動(dòng)?xùn)艠O耦合的補(bǔ)償。此子讀取的結(jié)果適用于具有在WLm+l處的處于經(jīng)擦除狀態(tài)"Gr"的鄰近單元的那些單元。對(duì)于導(dǎo)電存儲(chǔ)器單元，對(duì)應(yīng)處理器確定用于所述位線的DLO和DL1是否正存儲(chǔ)狀態(tài)"Gr"的數(shù)據(jù)。此步驟檢查以確定WLm處的當(dāng)前感測(cè)是針對(duì)所述單元應(yīng)存儲(chǔ)的數(shù)據(jù)的感測(cè)。如果DLO和DL1不對(duì)應(yīng)于狀態(tài)"Gr"，則不采取行動(dòng)。如果DLO和DL1匹配狀態(tài)"Gr"，則處理器確定DL2是否正存儲(chǔ)邏輯0以指示DLO和DL1中的數(shù)據(jù)是針對(duì)WLm+l且并非選定字線WLm。如果DL2被設(shè)定為1，則處理器并不覆寫DLO和DL1中的數(shù)據(jù)。邏輯1指示DL0和DL1數(shù)據(jù)來(lái)自WLm，且因此不應(yīng)被覆寫。在步驟726處，如果DL2被設(shè)定為0，則處理器用當(dāng)前子讀取集合的數(shù)據(jù)覆寫DLO和DL1中的數(shù)據(jù)。在此情況下，處理器將DL0禾卩DL1設(shè)定為狀態(tài)"A"數(shù)據(jù)(例如，10)。處理器將還將DL2設(shè)定為1以指示DLO和DLl現(xiàn)正存儲(chǔ)來(lái)自選定字線WLm的數(shù)據(jù)且在WLm處的隨后子讀取期間不應(yīng)被覆寫。
在步驟728處，在字線WLm處執(zhí)行狀態(tài)"B"子讀取，同時(shí)施加基于在WLm+l處的處于狀態(tài)"A"的鄰近單元的補(bǔ)償。對(duì)于導(dǎo)電存儲(chǔ)器單元，用于對(duì)應(yīng)位線的處理器確定DLO和DL1是否正存儲(chǔ)狀態(tài)"A"的數(shù)據(jù)。如果否，則不采取行動(dòng)。如果是，則處理器確定DL2是否正存儲(chǔ)邏輯0。如果否，則針對(duì)所述位線不采取進(jìn)一步行動(dòng)。如果是，則處理器用對(duì)應(yīng)于狀態(tài)"A"的數(shù)據(jù)覆寫DLO和DL1中的數(shù)據(jù)。處理器還將DL2設(shè)定為邏輯1。
在步驟732處，讀取WLm，同時(shí)施加對(duì)在WLm+l處具有處于狀態(tài)"B"的鄰近單元的存儲(chǔ)器單元的補(bǔ)償。如果存儲(chǔ)器單元為導(dǎo)電的，則用于對(duì)應(yīng)位線的處理器確定用于所述位線的DLO和DL1是否正共享狀態(tài)"B"數(shù)據(jù)(例如，00)。如果它們正共享，則
35處理器確定DLO和DL2中的數(shù)據(jù)是來(lái)自WLm (DL2=1)還是WLm+l (DL2=0)。如果 數(shù)據(jù)來(lái)自WLm+l，則處理器用狀態(tài)"A"的預(yù)定數(shù)據(jù)覆寫DL0和DL1。處理器還將DL2 設(shè)定為1。如果不滿足任一條件，則處理器不更改DL0到DL2的內(nèi)容。
在步驟736處，在WLm處執(zhí)行狀態(tài)"B"子讀取，同時(shí)施加基于在WLm+l處的處 于狀態(tài)"C"的鄰近單元的補(bǔ)償。對(duì)于導(dǎo)電存儲(chǔ)器單元，處理器確定DL0和DL1是否正 存儲(chǔ)狀態(tài)"C"的數(shù)據(jù)(例如，01)。如果否，則不采取行動(dòng)。如果是，則處理器確定 DL2是否正存儲(chǔ)邏輯0。如果否，則不采取行動(dòng)。如果是，則處理器用狀態(tài)"A"的數(shù) 據(jù)覆寫DL0和DL1中的數(shù)據(jù)且將DL2設(shè)定為邏輯1。
步驟740到756在狀態(tài)"C"讀取參考電壓電平下執(zhí)行一集合的子讀取。
在步驟740處執(zhí)行第一子讀取，其不包括對(duì)浮動(dòng)?xùn)艠O耦合的補(bǔ)償。對(duì)于導(dǎo)電存儲(chǔ)器 單元，對(duì)應(yīng)的位線處理器確定鎖存器DL0和DL1是否存儲(chǔ)狀態(tài)"Gr"的數(shù)據(jù)。如果否， 則在所述位線處不采取行動(dòng)。如果是，則處理器確定DL2是否正存儲(chǔ)邏輯0。如果否， 則不改變數(shù)據(jù)鎖存器，因?yàn)樗鼈円呀?jīng)共享WLm的數(shù)據(jù)。如果DL2被設(shè)定為0，則對(duì)應(yīng) 處理器用對(duì)應(yīng)于狀態(tài)"B"的預(yù)定數(shù)據(jù)(例如，00)覆寫DL0禾BDL1中的數(shù)據(jù)。處理器 還將DL2設(shè)定為1以指示DLO和DL1現(xiàn)正存儲(chǔ)WLm數(shù)據(jù)。
在步驟744處，執(zhí)行狀態(tài)"C"子讀取，同時(shí)施加基于處于狀態(tài)"A"的鄰近存儲(chǔ)器 單元的補(bǔ)償。對(duì)于導(dǎo)電單元，位線處理器確定DLO和DL1是否正存儲(chǔ)狀態(tài)"A"的數(shù)據(jù)。 如果否，則不采取行動(dòng)。如果是，則處理器用狀態(tài)"B"的數(shù)據(jù)覆寫鎖存器DL0和DL1， 且將DL2設(shè)定為邏輯1。
在步驟748處，執(zhí)行狀態(tài)"C"子讀取，同時(shí)施加基于處于狀態(tài)"B"的鄰近存儲(chǔ)器 單元的補(bǔ)償。對(duì)于導(dǎo)電單元，位線處理器確定DL0和DL1是否正存儲(chǔ)狀態(tài)"B"的數(shù)據(jù)。 如果否，則不采取行動(dòng)。如果是，則處理器用狀態(tài)"B"的數(shù)據(jù)覆寫鎖存器DL0和DL1， 且將DL2設(shè)定為邏輯1。
在步驟752處，執(zhí)行最后的狀態(tài)"C"子讀取，同時(shí)施加基于處于狀態(tài)"C"的鄰近 存儲(chǔ)器單元的補(bǔ)償。對(duì)于導(dǎo)電單元，位線處理器確定DLO和DL1是否正存儲(chǔ)狀態(tài)"C" 的數(shù)據(jù)。如果否，則不采取行動(dòng)。如果是，則處理器用狀態(tài)"C"的數(shù)據(jù)覆寫鎖存器DLO 和DU,且將DL2設(shè)定為邏輯1。
在步驟756處執(zhí)行最后的邏輯序列。位處理器確定用于任何位線的第三數(shù)據(jù)鎖存器 DL2是否被設(shè)定為0。仍將0存儲(chǔ)于DL2中的任何位線在WLn處具有在任一狀態(tài)電平 下的任一子讀取期間均不導(dǎo)電的存儲(chǔ)器單元。因此，這些存儲(chǔ)器單元處于最高經(jīng)編程狀 態(tài)一一狀態(tài)"C"。用于這些位線的處理器將DLO和DL1設(shè)定為狀態(tài)"C"的數(shù)據(jù)(例如，在LM模式下的邏輯01)，且接著將DL2設(shè)定為1以指示所述鎖存器現(xiàn)存儲(chǔ)WLn 的數(shù)據(jù)。
己相對(duì)于圖21A到圖21B中所示的2位實(shí)例描述了使用用于n位存儲(chǔ)器的n+l個(gè) 鎖存器執(zhí)行LA讀取的技術(shù)。將明白的是，類似技術(shù)容易適用于n的其它值，例如11=3 或更高。在一些存儲(chǔ)器狀態(tài)在其之間具有較寬裕度或?qū)_動(dòng)更穩(wěn)固的一些實(shí)施方案中， 并不需要施加所有補(bǔ)償以節(jié)省時(shí)間。
本文中所引用的所有專利、專利申請(qǐng)案、文章、書籍、說(shuō)明書、其它公開(kāi)案、文獻(xiàn) 和事物用于所有目的而全部以引用的方式并入本文中。就所并入的公開(kāi)案、文獻(xiàn)或事物 中的任一者與本文獻(xiàn)的文本之間的術(shù)語(yǔ)定義或使用的任何不一致性或沖突來(lái)說(shuō)，本文獻(xiàn) 中的術(shù)語(yǔ)定義或使用應(yīng)居主導(dǎo)地位。
盡管已相對(duì)于某些實(shí)施例描述了本發(fā)明的各種方面，但應(yīng)理解，在所附權(quán)利要求書 的全部范圍內(nèi)給予本發(fā)明以保護(hù)。
權(quán)利要求
1. 一種在具有存儲(chǔ)器單元陣列的非易失性存儲(chǔ)器中將數(shù)據(jù)群組從第一存儲(chǔ)器單元群組復(fù)制到第二存儲(chǔ)器單元群組的方法，其中各個(gè)存儲(chǔ)器單元每一者可編程到多個(gè)存儲(chǔ)器狀態(tài)中的一者，所述方法包含提供多位代碼，所述多位代碼具有用于編碼所述多個(gè)存儲(chǔ)器狀態(tài)中的每一者的多個(gè)代碼位；預(yù)定所述代碼位的位次序，使得隨著更多的較高階代碼位可用，更多的較高經(jīng)編程狀態(tài)是可解碼的；讀取所述第一存儲(chǔ)器單元群組中的存儲(chǔ)器單元以確定其中的所述存儲(chǔ)器狀態(tài)；用所述多位代碼將每一所讀取的存儲(chǔ)器狀態(tài)編碼為多位數(shù)據(jù)；鎖存所述第一存儲(chǔ)器單元群組中的每個(gè)存儲(chǔ)器單元的所述多位數(shù)據(jù)；將所述所鎖存的數(shù)據(jù)分組為與代碼位數(shù)目一樣多的數(shù)據(jù)群組，每一數(shù)據(jù)群組收集來(lái)自所述第一存儲(chǔ)器單元群組中的每個(gè)存儲(chǔ)器單元的相同代碼位；通過(guò)將每一數(shù)據(jù)群組的所述位輸出到控制器以用于數(shù)據(jù)處理且返回任何經(jīng)修改的位以更新每一數(shù)據(jù)群組，根據(jù)所述預(yù)定代碼位次序而逐個(gè)數(shù)據(jù)群組地處理所述數(shù)據(jù)群組；如果任何數(shù)據(jù)群組已被處理，則與任何額外數(shù)據(jù)群組處理同時(shí)地，編程所述第二存儲(chǔ)器單元群組中的各個(gè)存儲(chǔ)器單元直到可由來(lái)自所述經(jīng)處理的數(shù)據(jù)群組的可用代碼位解碼的最高存儲(chǔ)器狀態(tài)；以及重復(fù)所述處理和所述編程，直到所述多位代碼的所有代碼位均可用于完成所述編程為止。
2. 根據(jù)權(quán)利要求l所述的方法，其進(jìn)一步包含提供鎖存器集合以用于鎖存所述存儲(chǔ)器單元群組中的每一存儲(chǔ)器單元的所述多 位數(shù)據(jù)，所述鎖存器集合具有恰好用于所述多個(gè)代碼位加上一額外位的容量。
3. 根據(jù)權(quán)利要求1所述的方法，其中所述讀取包括校正由于相鄰字線的存儲(chǔ)器單元引 起的任何擾動(dòng)效應(yīng)。
4. 根據(jù)權(quán)利要求l所述的方法，其中所述多位代碼含有兩個(gè)位。
5. 根據(jù)權(quán)利要求l所述的方法，其中所述多代碼含有三個(gè)位。
6. 根據(jù)權(quán)利要求l所述的方法，其中所述多代碼含有四個(gè)位。
7. 根據(jù)權(quán)利要求1所述的方法，其中將所述存儲(chǔ)器單元陣列組織成存儲(chǔ)器單元的多個(gè)可擦除區(qū)塊，且所述第一存儲(chǔ)器單元群組和所述第二存儲(chǔ)器單元群組屬于不同的可 擦除區(qū)塊。
8.根據(jù)權(quán)利要求1所述的方法，其中將所述存儲(chǔ)器單元陣列組織成存儲(chǔ)器單元的多個(gè) 可擦除區(qū)塊，且所述第一存儲(chǔ)器單元群組和所述第二存儲(chǔ)器單元群組屬于同一可擦 除區(qū)塊。根據(jù)權(quán)利要求1所述的方法，其中所述非易失性存儲(chǔ)器是快閃EEPROM。其中所述非易失性存儲(chǔ)器具有NAND結(jié)構(gòu)。 其中所述非易失性存儲(chǔ)器處于可移除式存儲(chǔ)卡上。 其中所述非易失性存儲(chǔ)器具有具浮動(dòng)?xùn)艠O結(jié)構(gòu)的存儲(chǔ)
9.
10. 根據(jù)權(quán)利要求1所述的方法
11. 根據(jù)權(quán)利要求1所述的方法
12. 根據(jù)權(quán)利要求1所述的方法 器單元。
13. 根據(jù)權(quán)利要求1所述的方法 器單元。
14. 根據(jù)權(quán)利要求2所述的方法 起的任何擾動(dòng)效應(yīng)。
15. 根據(jù)權(quán)利要求2所述的方法
16. 根據(jù)權(quán)利要求2所述的方法
17. 根據(jù)權(quán)利要求2所述的方法
18. 根據(jù)權(quán)利要求2所述的方法其中所述非易失性存儲(chǔ)器包含具有介電層結(jié)構(gòu)的存儲(chǔ) 其中所述讀取包括校正由于相鄰字線的存儲(chǔ)器單元引其中所述多位代碼含有兩個(gè)位。 其中所述多代碼含有三個(gè)位。 其中所述多代碼含有四個(gè)位。其中將所述存儲(chǔ)器單元陣列組織成存儲(chǔ)器單元的多個(gè) 可擦除區(qū)塊，且所述第一存儲(chǔ)器單元群組和所述第二存儲(chǔ)器單元群組屬于不同的可 擦除區(qū)塊。
19. 根據(jù)權(quán)利要求2所述的方法，其中將所述存儲(chǔ)器單元陣列組織成存儲(chǔ)器單元的多個(gè) 可擦除區(qū)塊，且所述第一存儲(chǔ)器單元群組和所述第二存儲(chǔ)器單元群組屬于同一可擦 除區(qū)塊。
20. 根據(jù)權(quán)利要求2所述的方法，其中所述非易失性存儲(chǔ)器為快閃EEPROM。
21. 根據(jù)權(quán)利要求2所述的方法，其中所述非易失性存儲(chǔ)器具有NAND結(jié)構(gòu)。
22. 根據(jù)權(quán)利要求2所述的方法，其中所述非易失性存儲(chǔ)器處于可移除式存儲(chǔ)卡上。
23. 根據(jù)權(quán)利要求2所述的方法，其中所述非易失性存儲(chǔ)器具有具浮動(dòng)?xùn)艠O結(jié)構(gòu)的存儲(chǔ) 器單元。
24. 根據(jù)權(quán)利要求2所述的方法，其中所述非易失性存儲(chǔ)器包含具有介電層結(jié)構(gòu)的存儲(chǔ) 器單元。
25. —種非易失性存儲(chǔ)器，其包含存儲(chǔ)器單元陣列，其中各個(gè)存儲(chǔ)器單元每一者可編程到多個(gè)存儲(chǔ)器狀態(tài)中的一 者；多位代碼，其具有用于編碼所述多個(gè)存儲(chǔ)器狀態(tài)中的每一者的多個(gè)代碼位； 所述代碼位的預(yù)定位次序，使得隨著更多的較高階代碼位可用，更多的較高經(jīng)編 程狀態(tài)是可解碼的；鎖存器集合，其用于鎖存存儲(chǔ)器單元群組中的每一存儲(chǔ)器單元的多位數(shù)據(jù)，所述 鎖存器集合具有恰好用于所述多個(gè)代碼位加上一額外位的容量控制器，其響應(yīng)于將數(shù)據(jù)群組從第一存儲(chǔ)器單元群組復(fù)制到第二存儲(chǔ)器單元群組 的請(qǐng)求，其中所述控制器執(zhí)行包含以下各項(xiàng)的操作-讀取所述第一存儲(chǔ)器單元群組中的存儲(chǔ)器單元以確定其中所編程的所述存儲(chǔ)器 狀態(tài)；用所述多位代碼將每一所讀取的存儲(chǔ)器狀態(tài)編碼為多位數(shù)據(jù)； 鎖存所述第一存儲(chǔ)器單元群組中的每個(gè)存儲(chǔ)器單元的所述多位數(shù)據(jù)； 將所述所鎖存的數(shù)據(jù)分組為與代碼位數(shù)目一樣多的數(shù)據(jù)群組，每一數(shù)據(jù)群組收集來(lái)自所述第一存儲(chǔ)器單元群組中的每個(gè)存儲(chǔ)器單元的相同代碼位；通過(guò)將每一數(shù)據(jù)群組的所述位輸出到控制器以用于數(shù)據(jù)處理且返回任何經(jīng)修改的位以更新每一數(shù)據(jù)群組，根據(jù)所述預(yù)定代碼位次序而逐個(gè)數(shù)據(jù)群組地處理所述數(shù)據(jù)群組；如果任何數(shù)據(jù)群組已被處理，則與任何額外數(shù)據(jù)群組處理同時(shí)地，編程所述第二 存儲(chǔ)器單元群組中的各個(gè)存儲(chǔ)器單元直到可由來(lái)自所述經(jīng)處理的數(shù)據(jù)群組的可用代碼位解碼的最高存儲(chǔ)器狀態(tài)；以及重復(fù)所述處理和所述編程，直到所述多位代碼的所有代碼位均可用于完成所述編 程為止。
26. 根據(jù)權(quán)利要求25所述的非易失性存儲(chǔ)器， 多個(gè)代碼位加上一額外位的容量。
27. 根據(jù)權(quán)利要求25所述的非易失性存儲(chǔ)器， 存儲(chǔ)器單元引起的任何擾動(dòng)效應(yīng)。
28. 根據(jù)權(quán)利要求25所述的非易失性存儲(chǔ)器，
29. 根據(jù)權(quán)利要求25所述的非易失性存儲(chǔ)器，
30. 根據(jù)權(quán)利要求25所述的非易失性存儲(chǔ)器，
31. 根據(jù)權(quán)利要求25所述的非易失性存儲(chǔ)器，其中所述鎖存器集合具有恰好用于所述其中所述讀取包括校正由于相鄰字線的其中所述多位代碼含有兩個(gè)位。 其中所述多代碼含有三個(gè)位。 其中所述多代碼含有四個(gè)位。 其中所述存儲(chǔ)器單元陣列被組織成存儲(chǔ)器單元的多個(gè)可擦除區(qū)塊，且所述第一存儲(chǔ)器單元群組和所述第二存儲(chǔ)器單元群組 屬于不同的可擦除區(qū)塊。
32. 根據(jù)權(quán)利要求25所述的非易失性存儲(chǔ)器，其中所述存儲(chǔ)器單元陣列被組織成存儲(chǔ) 器單元的多個(gè)可擦除區(qū)塊，且所述第一存儲(chǔ)器單元群組和所述第二存儲(chǔ)器單元群組 屬于同一可擦除區(qū)塊。
33. 根據(jù)權(quán)利要求25所述的非易失性存儲(chǔ)器，其中所述非易失性存儲(chǔ)器是快閃 EEPROM。
34. 根據(jù)權(quán)利要求25所述的非易失性存儲(chǔ)器，其中所述非易失性存儲(chǔ)器具有NAND結(jié) 構(gòu)。
35. 根據(jù)權(quán)利要求25所述的非易失性存儲(chǔ)器，其中所述非易失性存儲(chǔ)器處于可移除式 存儲(chǔ)卡上。
36. 根據(jù)權(quán)利要求25所述的非易失性存儲(chǔ)器，其中所述非易失性存儲(chǔ)器具有具浮動(dòng)?xùn)?極結(jié)構(gòu)的存儲(chǔ)器單元。
37. 根據(jù)權(quán)利要求25所述的非易失性存儲(chǔ)器，其中所述非易失性存儲(chǔ)器包含具有介電 層結(jié)構(gòu)的存儲(chǔ)器單元。
38. 根據(jù)權(quán)利要求26所述的非易失性存儲(chǔ)器，其中所述讀取包括校正由于相鄰字線的 存儲(chǔ)器單元引起的任何擾動(dòng)效應(yīng)。
39. 根據(jù)權(quán)利要求26所述的非易失性存儲(chǔ)器，其中所述多位代碼含有兩個(gè)位。
40. 根據(jù)權(quán)利要求26所述的非易失性存儲(chǔ)器，其中所述多代碼含有三個(gè)位。
41. 根據(jù)權(quán)利要求26所述的非易失性存儲(chǔ)器，其中所述多代碼含有四個(gè)位。
42. 根據(jù)權(quán)利要求26所述的非易失性存儲(chǔ)器，其中所述存儲(chǔ)器單元陣列被組織成存儲(chǔ) 器單元的多個(gè)可擦除區(qū)塊，且所述第一存儲(chǔ)器單元群組和所述第二存儲(chǔ)器單元群組 屬于不同的可擦除區(qū)塊。
43. 根據(jù)權(quán)利要求26所述的非易失性存儲(chǔ)器，其中所述存儲(chǔ)器單元陣列被組織成存儲(chǔ) 器單元的多個(gè)可擦除區(qū)塊，且所述第一存儲(chǔ)器單元群組和所述第二存儲(chǔ)器單元群組 屬于同一可擦除區(qū)塊。
44. 根據(jù)權(quán)利要求26所述的非易失性存儲(chǔ)器，其中所述非易失性存儲(chǔ)器是快閃 EEPROM。
45. 根據(jù)權(quán)利要求26所述的非易失性存儲(chǔ)器，其中所述非易失性存儲(chǔ)器具有NAND結(jié) 構(gòu)。
46. 根據(jù)權(quán)利要求26所述的非易失性存儲(chǔ)器，其中所述非易失性存儲(chǔ)器處于可移除式存儲(chǔ)卡上。
47. 根據(jù)權(quán)利要求26所述的非易失性存儲(chǔ)器，其中所述非易失性存儲(chǔ)器包含具有浮動(dòng) 柵極結(jié)構(gòu)的存儲(chǔ)器單元。
48. 根據(jù)權(quán)利要求26所述的方法，其中所述非易失性存儲(chǔ)器包含具有介電層結(jié)構(gòu)的存 儲(chǔ)器單元。
49. 一種非易失性存儲(chǔ)器，其包含存儲(chǔ)器單元陣列，其中各個(gè)存儲(chǔ)器單元每一者可編程到多個(gè)存儲(chǔ)器狀態(tài)中的一者；多位代碼，其具有用于編碼所述多個(gè)存儲(chǔ)器狀態(tài)中的每一者的多個(gè)代碼位； 所述代碼位的預(yù)定位次序，使得隨著更多的較高階代碼位可用，更多的較高經(jīng)編 程狀態(tài)是可解碼的；鎖存器集合，其用于鎖存存儲(chǔ)器單元群組中的每一存儲(chǔ)器單元的多位數(shù)據(jù)，所述 鎖存器集合具有恰好用于所述多個(gè)代碼位加上一額外位的容量；用于讀取所述第一存儲(chǔ)器單元群組中的存儲(chǔ)器單元以確定其中所編程的所述存 儲(chǔ)器狀態(tài)的構(gòu)件；用于用所述多位代碼將每一所讀取的存儲(chǔ)器狀態(tài)編碼為多位數(shù)據(jù)的構(gòu)件；用于鎖存所述第一存儲(chǔ)器單元群組中的每個(gè)存儲(chǔ)器單元的所述多位數(shù)據(jù)的構(gòu)件；用于將所述所鎖存的數(shù)據(jù)分組為與代碼位數(shù)目一樣多的數(shù)據(jù)群組的構(gòu)件，每一數(shù)據(jù)群組收集來(lái)自所述第一存儲(chǔ)器單元群組中的每個(gè)存儲(chǔ)器單元的相同代碼位； 用于通過(guò)將每一數(shù)據(jù)群組的所述位輸出到控制器以用于數(shù)據(jù)處理且返回任何經(jīng)修改的位以更新每一數(shù)據(jù)群組來(lái)根據(jù)所述預(yù)定代碼位次序而逐個(gè)數(shù)據(jù)群組地處理所述數(shù)據(jù)群組的構(gòu)件；如果任何數(shù)據(jù)群組已被處理，則與任何額外數(shù)據(jù)群組處理同時(shí)地，用于編程第二存儲(chǔ)器單元群組中的各個(gè)存儲(chǔ)器單元直到可由來(lái)自所述經(jīng)處理的數(shù)據(jù)群組的可用代碼位解碼的最高存儲(chǔ)器狀態(tài)的構(gòu)件；以及用于重復(fù)所述處理和所述編程直到所述多位代碼的所有代碼位均可用于完成所述編程為止的構(gòu)件。
50. 根據(jù)權(quán)利要求49所述的非易失性存儲(chǔ)器，其中所述鎖存器集合具有恰好用于所述 多個(gè)代碼位加上一額外位的容量。
全文摘要
本發(fā)明揭示一種非易失性存儲(chǔ)器和數(shù)種方法，其包括針對(duì)每一存儲(chǔ)器單元使用最小數(shù)目的數(shù)據(jù)鎖存器的高速緩存頁(yè)復(fù)制。并行地從與第一字線相關(guān)聯(lián)的群組中的每一存儲(chǔ)器單元讀取多位數(shù)據(jù)。將所述所讀取的數(shù)據(jù)組織成多個(gè)數(shù)據(jù)群組以用于根據(jù)預(yù)定次序而逐個(gè)群組地從所述存儲(chǔ)器中來(lái)回移出以進(jìn)行數(shù)據(jù)處理。返回經(jīng)修改的數(shù)據(jù)以用于更新相應(yīng)數(shù)據(jù)群組。所述預(yù)定次序使得隨著更多的所述數(shù)據(jù)群組受到處理且可用于編程，更多的較高經(jīng)編程狀態(tài)為可解碼的。與所述處理同時(shí)地執(zhí)行自適應(yīng)全序列編程。所述編程將所述所讀取的數(shù)據(jù)復(fù)制到與第二字線相關(guān)聯(lián)的另一存儲(chǔ)器單元群組，所述另一存儲(chǔ)器單元群組通常在不同的擦除區(qū)塊中且優(yōu)選地由于鄰近所述第一字線的字線引起的擾動(dòng)效應(yīng)而受到補(bǔ)償。
文檔編號(hào)G11C11/56GK101548332SQ200880000928
公開(kāi)日2009年9月30日 申請(qǐng)日期2008年2月29日 優(yōu)先權(quán)日2007年3月7日
發(fā)明者彥 李 申請(qǐng)人:桑迪士克股份有限公司