專利名稱：閃存微控制器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種閃存特制器，尤其涉及一種能夠?qū)ο到y(tǒng)電壓進(jìn)行監(jiān) 控的閃存微控制器。
背景技術(shù)：
閃存微控制器是一種具有閃速存儲(chǔ)器(以下簡(jiǎn)稱F1 a sh)的微控制器 (Micro Controller Unit，以下簡(jiǎn)稱MCU)。隨著集成電路生產(chǎn)工藝的 不斷進(jìn)步，MCU的集成度越來越高。為了進(jìn)一步提高M(jìn)CU的集成度，0.35 微米、0. 25微米甚至更小特征尺寸的工藝被不斷采用。同時(shí)，為了降低系 統(tǒng)功耗，現(xiàn)有的Flash存儲(chǔ)器通常采用2. 5V甚至更低的工作電壓?，F(xiàn)有 閃存微控制器提供的系統(tǒng)電壓通常為5V，高于Flash存儲(chǔ)器的2. 5V的工 作電壓。因此，為了使Flash存儲(chǔ)器正常工作，需要將5V的系統(tǒng)電壓轉(zhuǎn) 換為2. 5 V的Flash存儲(chǔ)器的工作電壓。
現(xiàn)有技術(shù)的缺陷在于MCU的集成度越高，則系統(tǒng)電壓就越容易受到 電石茲兼容性(Electro Magnetic Compatibility,以下簡(jiǎn)稱EMC)干擾或 其他外部干擾的影響，使系統(tǒng)電壓可能會(huì)低于正常值，進(jìn)而使Flash存儲(chǔ) 器的工作電壓也低于正常值，從而影響了 Flash存儲(chǔ)器的正常工作。例如， 電子產(chǎn)品的開關(guān)、各種輻射或無線電波均會(huì)給MCU的電源系統(tǒng)帶來噪聲， 使系統(tǒng)電壓發(fā)生過沖下降，造成電源電壓的波動(dòng)較大，閃存微控制器無法 正常運(yùn)行。而在現(xiàn)有技術(shù)中沒有采取對(duì)系統(tǒng)電壓進(jìn)行有效檢測(cè)的措施，因 此影響了 F1 a s h存儲(chǔ)器和閃存微控制器的工作性能。
實(shí)用新型內(nèi)容
本實(shí)用新型要解決的問題是提供一種能夠?qū)ο到y(tǒng)電壓進(jìn)行監(jiān)控的閃存 微控制器。
為實(shí)現(xiàn)上述目的，本實(shí)用新型提供了一種閃存微控制器，包括Flash存 儲(chǔ)器和外設(shè)單元，其中還包括
內(nèi)核單元，與所述Flash存儲(chǔ)器和所述外設(shè)單元相連，用于當(dāng)接收到 低電壓檢測(cè)信號(hào)后，將所述F1 a sh存儲(chǔ)器中的用戶程序區(qū)所對(duì)應(yīng)的程序計(jì) 數(shù)器的內(nèi)容進(jìn)行保持，并向所述外設(shè)單元發(fā)送復(fù)位或中斷信號(hào)；
濾波單元，與所述內(nèi)核單元相連，用于對(duì)接收到的低電壓檢測(cè)信號(hào)進(jìn)行 濾波，當(dāng)所述低電壓檢測(cè)信號(hào)的信號(hào)寬度大于預(yù)設(shè)的寬度閾值時(shí)，向所述 內(nèi)核單元發(fā)送低電壓檢測(cè)信號(hào)；及
低電壓檢測(cè)單元，與所述濾波單元相連，用于對(duì)所述閃存微控制器的 系統(tǒng)電壓進(jìn)行檢測(cè)，當(dāng)檢測(cè)到所述系統(tǒng)電壓低于預(yù)設(shè)的電壓閾值時(shí)發(fā)出低 電壓檢測(cè)信號(hào)。
通過本實(shí)用新型述閃存微控制器，由于對(duì)系統(tǒng)電壓進(jìn)行了監(jiān)控，因此 在受到EMC干擾或其他外部干擾的影響時(shí)，仍然能夠保證Flash存儲(chǔ)器及 閃存微控制器的正常工作，從而提高了高集成度MCU的可靠性。


圖1為本實(shí)用新型實(shí)施例所述閃存微控制器的結(jié)構(gòu)示意圖； 圖2為本實(shí)用新型實(shí)施例所述的電壓閾值的設(shè)置示意圖； 圖3為圖1中所示內(nèi)核單元的結(jié)構(gòu)示意圖。
下面通過附圖和實(shí)施例，對(duì)本實(shí)用新型的技術(shù)方案做進(jìn)一步的詳細(xì)描述。
具體實(shí)施方式

本實(shí)施例提供了一種閃存微控制器，如圖l所示，包括Flash存儲(chǔ)器 40和外設(shè)單元50，并且還包括低電壓檢測(cè)單元IO，濾波單元20及內(nèi)核單元30。其工作原理如下
低電壓檢測(cè)單元10對(duì)該閃存微控制器的系統(tǒng)電壓進(jìn)行;f企測(cè)，當(dāng)檢測(cè) 到該系統(tǒng)電壓低于預(yù)設(shè)的電壓閾值時(shí)，發(fā)出LVD信號(hào)。具體地，LVD信號(hào) 可以為采用脈沖形式的LVD信號(hào)脈沖或采用電平形式的LVD信號(hào)電平。
其中，系統(tǒng)電壓是閃存微控制器的總工作電壓。當(dāng)為Flash存儲(chǔ)器40 供電時(shí)，需要將系統(tǒng)電壓轉(zhuǎn)換為Flash存儲(chǔ)器的工作電壓。電壓閾值是為 了保證閃存微控制器各部件(包括FLASH存儲(chǔ)器)正常工作而預(yù)設(shè)的下限 閾值，即如果系統(tǒng)電壓低于該電壓閾值則Flash存儲(chǔ)器等部件可能無法正 常工作。 一般地，電壓閾值應(yīng)大于閃存微控制器可以正常工作的最小電壓 值且小于系統(tǒng)工作電壓的正常值。如圖2所示，系統(tǒng)電壓由于受到干擾而 發(fā)生了電壓波動(dòng)，閃存微控制器可以正常工作的最小電壓值為2.5V,系統(tǒng) 的工作電壓的正常值為5. 0V，則電壓閾值可以設(shè)置為3. 5V。
濾波單元20對(duì)來自于低電壓檢測(cè)單元10的LVD信號(hào)進(jìn)行濾波，當(dāng)LVD 信號(hào)的信號(hào)寬度大于預(yù)設(shè)的寬度閾值時(shí)，向內(nèi)核單元30發(fā)送LVD信號(hào)。
其中，設(shè)置濾波單元20是為了過濾掉脈沖較短的毛剌信號(hào)，以免復(fù)位 或中斷過于頻繁，影響微控制器的正常工作。具體地，濾波單元20可以采用 同步計(jì)數(shù)器、RS觸發(fā)器或組合邏輯電路等多種形式構(gòu)成。
內(nèi)核單元30與Flash存儲(chǔ)器40和外設(shè)單元50相連。其中，外設(shè)單 元50包括各種端口及相應(yīng)的端口驅(qū)動(dòng)器，用于與閃存微控制器的外圍設(shè) 備相連接。當(dāng)內(nèi)核單元30接收到濾波單元20的LVD信號(hào)后，將Flash存 儲(chǔ)器40中的用戶程序區(qū)所對(duì)應(yīng)的程序計(jì)數(shù)器(Program Counter,簡(jiǎn)稱 PC )的內(nèi)容進(jìn)行保持。其中，PC的內(nèi)容信息是檢測(cè)到進(jìn)入低壓之前需要 保護(hù)的基本的現(xiàn)場(chǎng)狀態(tài)信息，當(dāng)然也有其他信息需要保存，視用戶的具體 應(yīng)用程序而定，此處不再贅述。當(dāng)該閃存微控制器芯片從低壓恢復(fù)到正常 供電時(shí)，內(nèi)核單元30能夠根據(jù)已保持的PC的內(nèi)容，即根據(jù)進(jìn)入低壓之前 的狀態(tài)，決定具體的下一步工作。相反，如果不對(duì)PC的內(nèi)容進(jìn)行保持，閃存微控制器芯片恢復(fù)正常供電后，用戶程序可能進(jìn)入無序狀態(tài)，導(dǎo)致系 統(tǒng)無法正常工作。
另外，由于當(dāng)閃存微控制器芯片的系統(tǒng)電壓降低時(shí)還可能會(huì)影響外設(shè)
單元50的工作狀態(tài)，因此，為了避免使外設(shè)單元50處于不必要的錯(cuò)誤工 作狀態(tài)，內(nèi)核單元30在保持PC內(nèi)容的同時(shí)還可以向外設(shè)單元50發(fā)送復(fù) 位或中斷信號(hào)。其中，復(fù)位信號(hào)用于使外設(shè)單元50回到復(fù)位狀態(tài)，不再 繼續(xù)工作；而中斷信號(hào)用于使外設(shè)單元50暫停當(dāng)前的工作而進(jìn)入其他工 作模式，比如進(jìn)入空閑狀態(tài)，不輸出有效信號(hào)或保持輸出信號(hào)等等。通過 對(duì)外設(shè)單元50進(jìn)行復(fù)位或中斷處理，避免外設(shè)單元50出現(xiàn)不可控的錯(cuò)誤 狀態(tài)。
具體地，內(nèi)核單元30的結(jié)構(gòu)如圖3所示包括用于將來自于濾波單 元20的LVD信號(hào)保存為L(zhǎng)VD標(biāo)識(shí)的寄存器標(biāo)志單元31、用于設(shè)置所述LVD 標(biāo)識(shí)的信息類型和內(nèi)容的控制寄存器34、中央處理單元(Central Process Unit,以下簡(jiǎn)稱CPU) 35、邏輯控制電路32及多路選擇器33。其工作原 理如下
內(nèi)核單元30用于根據(jù)接收到濾波單元20的LVD信號(hào)，將其保存到寄 存器標(biāo)志單元31中成為L(zhǎng)VD標(biāo)識(shí)。具體地，所述LVD標(biāo)識(shí)的信息類型或 其內(nèi)容可以由控制寄存器34進(jìn)行相應(yīng)設(shè)置，例如，可以將寄存器標(biāo)志單 元31中保存的LVD標(biāo)識(shí)設(shè)置為脈沖或電平形式，并且還可以設(shè)置該脈沖 為高脈沖有效或低脈沖有效；設(shè)置電平為高電平有效或低電平有效。所述 LVD標(biāo)識(shí)的內(nèi)容表示對(duì)所述外設(shè)單元50進(jìn)行復(fù)位或中斷
CPU35根據(jù)寄存器標(biāo)志單元31中的LVD標(biāo)識(shí)對(duì)Flash存儲(chǔ)器40中的 用戶程序區(qū)所對(duì)應(yīng)的PC的內(nèi)容進(jìn)行保持；修改控制寄存器34的設(shè)置信息； 并向邏輯控制電路32發(fā)出控制指令；邏輯控制電路32根據(jù)CPU35的控制 指令發(fā)出復(fù)位信號(hào)和中斷信號(hào)；多路選擇器33根據(jù)控制寄存器34中修改 后的設(shè)置信息，選擇邏輯控制電路32發(fā)出的復(fù)位信號(hào)或中斷信號(hào)發(fā)送給外設(shè)單元50,通過外設(shè)單元50使本實(shí)施例所述閃存微控制器的外圍設(shè)備
復(fù)位或中斷。通過對(duì)復(fù)位信號(hào)或中斷信號(hào)的選擇，用戶可以根據(jù)具體應(yīng)用
環(huán)境的需要對(duì)外設(shè)單元50采取不同的操作，如使外設(shè)單元50復(fù)位或中斷 等，以滿足用戶更廣的應(yīng)用范圍。
通過本實(shí)施例所述閃存微控制器，由于對(duì)系統(tǒng)電壓進(jìn)行了監(jiān)控，因此 在受到EMC干擾或其他外部干擾的影響時(shí)，仍然能夠保證閃存微控制器的 正常工作，從而提高了高集成度MCU的可靠性。
最后所應(yīng)說明的是，以上實(shí)施例僅用以說明本實(shí)用新型的技術(shù)方案而非 限制，盡管參照較佳實(shí)施例對(duì)本實(shí)用新型進(jìn)行了詳細(xì)說明，本領(lǐng)域的普通技 術(shù)人員應(yīng)當(dāng)理解，可以對(duì)本實(shí)用新型的技術(shù)方案進(jìn)行修改或者等同替換，而 不脫離本實(shí)用新型技術(shù)方案的精神和范圍。
權(quán)利要求1、一種閃存微控制器，包括Flash存儲(chǔ)器和外設(shè)單元，其特征在于還包括內(nèi)核單元，與所述Flash存儲(chǔ)器和所述外設(shè)單元相連，用于當(dāng)接收到低電壓檢測(cè)信號(hào)后，將所述Flash存儲(chǔ)器中的用戶程序區(qū)所對(duì)應(yīng)的程序計(jì)數(shù)器的內(nèi)容進(jìn)行保持，并向所述外設(shè)單元發(fā)送復(fù)位或中斷信號(hào)；濾波單元，與所述內(nèi)核單元相連，用于對(duì)接收到的低電壓檢測(cè)信號(hào)進(jìn)行濾波，當(dāng)所述低電壓檢測(cè)信號(hào)的信號(hào)寬度大于預(yù)設(shè)的寬度閾值時(shí)，向所述內(nèi)核單元發(fā)送低電壓檢測(cè)信號(hào)；及低電壓檢測(cè)單元，與所述濾波單元相連，用于對(duì)所述閃存微控制器的系統(tǒng)電壓進(jìn)行檢測(cè)，當(dāng)檢測(cè)到所述系統(tǒng)電壓低于預(yù)設(shè)的電壓閾值時(shí)發(fā)出低電壓檢測(cè)信號(hào)。
2、 根據(jù)權(quán)利要求1所述的閃存微控制器，其特征在于所述內(nèi)核單元 包括寄存器標(biāo)志單元，與所述濾波單元相連，用于將來自于濾波單元的所 述低電壓檢測(cè)信號(hào)保存為低電壓檢測(cè)標(biāo)識(shí)；控制寄存器，與所述寄存器標(biāo)志單元相連，用于設(shè)置所述低電壓檢測(cè) 標(biāo)識(shí)的信息類型，并根據(jù)CPU的指令設(shè)置所述低電壓檢測(cè)標(biāo)識(shí)的內(nèi)容，使 其表示對(duì)所述外設(shè)單元進(jìn)行復(fù)位或中斷的；CPU，與所述寄存器標(biāo)志單元及修改控制寄存器相連，用于根據(jù)所述寄 存器標(biāo)志單元中的所述低電壓檢測(cè)標(biāo)識(shí)，將所述Flash存儲(chǔ)器中的用戶程 序區(qū)所對(duì)應(yīng)的程序計(jì)數(shù)器的內(nèi)容進(jìn)行保持；修改控制寄存器中的設(shè)置信息； 并發(fā)出控制指令；邏輯控制電路，與所述CPU相連，用于根據(jù)所述CPU的控制指令發(fā)出復(fù)位 信號(hào)和中斷信號(hào)；及多路選擇器，與所述邏輯控制電路相連，用于根據(jù)所述控制寄存器中 的設(shè)置信息，選擇邏輯控制電路發(fā)出的復(fù)位信號(hào)或中斷信號(hào)發(fā)送給所述外 設(shè)單元。
專利摘要本實(shí)用新型涉及一種閃存微控制器，包括Flash存儲(chǔ)器和外設(shè)單元，其中還包括低電壓檢測(cè)單元，用于對(duì)系統(tǒng)電壓進(jìn)行檢測(cè)，當(dāng)系統(tǒng)電壓低于預(yù)設(shè)的電壓閾值時(shí)，發(fā)出LVD信號(hào)；濾波單元，用于對(duì)LVD信號(hào)進(jìn)行濾波，當(dāng)LVD信號(hào)的信號(hào)寬度大于預(yù)設(shè)的寬度閾值時(shí)，向內(nèi)核單元發(fā)送LVD信號(hào)；內(nèi)核單元，與Flash存儲(chǔ)器和外設(shè)單元相連，用于當(dāng)接收到LVD信號(hào)后，將Flash存儲(chǔ)器中的用戶程序區(qū)所對(duì)應(yīng)的程序計(jì)數(shù)器的內(nèi)容進(jìn)行保持，并向外設(shè)單元發(fā)送復(fù)位或中斷信號(hào)。通過本實(shí)施例所述閃存微控制器，由于對(duì)系統(tǒng)電壓進(jìn)行了監(jiān)控，因此在受到EMC干擾或其他外部干擾的影響時(shí)，仍然能夠保證Flash存儲(chǔ)器及閃存微控制器的正常工作，從而提高了高集成度MCU的可靠性。
文檔編號(hào)G11C16/30GK201146055SQ200820054710
公開日2008年11月5日 申請(qǐng)日期2008年1月15日 優(yōu)先權(quán)日2008年1月15日
發(fā)明者岳衛(wèi)杰, 霄 李, 松 潘, 俊 袁, 展 鄒 申請(qǐng)人:上海海爾集成電路有限公司