專利名稱：半導體存儲裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導體存儲裝置，更具體而言，涉及一種DRAM (動態(tài)隨機存取存儲器)。
背景技術(shù)：
一種使用電容性元件存儲數(shù)據(jù)的DRAM單元被認為是半導體存儲 裝置。在DRAM中，在執(zhí)行預先充電操作之后，該數(shù)據(jù)被讀出或?qū)懭耄?所述預先充電操作是將位線設(shè)定到預定電平的操作。半VDD預先充電 法已經(jīng)被典型地執(zhí)行，其中將位線設(shè)定到在電源電勢VDD和地電勢 GND之間的中點電勢附近的電平，作為預先充電電平。然而，當電源 電壓VDD降低時，在預先充電操作中設(shè)定的電平也降低。因此，根據(jù) 相關(guān)的半VDD預先充電法，該預先充電電平和讀出放大器的閾值彼此 相當接近，這使得不可能精確地執(zhí)行讀出操作。為了克服該問題，近 幾年已經(jīng)使用了將地電勢(GND)電平應用至預先充電電平的技術(shù)。 日本未審查專利申請公開No.2004-265533中公開了一種將位線的電平 預先充電至GND的技術(shù)。
圖7示出根據(jù)相關(guān)技術(shù)的具有執(zhí)行GND預先充電的DRAM單元的 一個位線對的電路結(jié)構(gòu)。在圖7所示的電路中，保持實際數(shù)據(jù)的存儲單 元CELLt (下文稱為主單元)和輸出基準電壓的基準單元(下文成為 Ref單元)CELLRef被連接到位線對BT和BN中的每條。預先充電電路 PRE和讀出放大器SA也被連接在位線對之間。
現(xiàn)在，將描述讀出連接到相關(guān)電路的位線BT的主單元的操作。在 開始讀操作之前，將位線對BT和BN預先充電至地電勢。當字線WL和 WRN升壓，存儲單元CELLT和Ref單元CELLRef將保持在其中的電荷釋放至位線BT和BN。此時，Ref單元CELLRef輸出與從主單元CELLT輸出 的"H"電平相對應的電壓的基本一半電壓。因而，即使當"L"電平 保持在主單元CELLT中時，讀出放大器SA也可以執(zhí)行正常的讀出操作。
然后，通過讀出放大器激活信號SE操作讀出放大器SA。讀出放大 器SA放大位線對的電壓差，并且執(zhí)行諸如讀的正常操作。當完成諸如 讀的操作時，位線對又被預先充電至GND。通過由預先充電信號PDL 的升高而激活的預先充電電路RRE來執(zhí)行該操作。字線WRPN在預先充 電操作中被升壓。在Ref單元中形成的晶體管TRvRef將Ref單元CELL^f 連接到基準電壓源，所述基準電壓源不同于用于位線的電源，并且輸 出電源電壓的基本一半電壓(1/2VDD)。
由于這種操作，當Ref單元保持輸出"H"電平的電荷時，并且位 線BN在由讀出放大器SA操作的讀操作中處于"H"電平時，基本一半 電荷從Ref單元被放電。在預先充電操作中，通過將Ref單元連接到 1/2VDD的操作，輸出與來自讀操作中的主單元的"H"電平相對應的 電壓的基本一半電壓。
根據(jù)上述操作，在將位線預先充電至GND的同時，通過輸出 1/2VDD的基準電壓源，Ref單元需要被充電或者放電至l/2VDD。在圖7 中，雖然僅一個主單元和一個Ref單元被連接到一條字線，但實際上數(shù) 百或數(shù)千個主單元和Ref單元被連接到一條字線。因此，如果需要通過 輸出l/2VDD的基準電壓源對連接到一條字線的所有Ref單元充電，那么
需要使作為電源電路的基準電壓源的性能足夠高，以便在預先充電期 間將所有的Ref單元充電至l/2VDD。相反，如果所有的Ref單元將被放 電，在預先充電期間有時不可能執(zhí)行足夠量的放電，且Ref單元的電壓 可能未降至1/2VDD。
當基準電壓源的電源電路的性能被做得高時，電源電路本身會更 大。即使當Ref單元的電壓通過諸如穩(wěn)定電容器的元件被穩(wěn)定時，電路尺寸會由于元件數(shù)目的增加而更大。

發(fā)明內(nèi)容
在一個實施例中，提供了一種將位線對預先充電至地電勢的半導 體存儲裝置，該半導體存儲裝置包括讀出放大器，連接在位線對之間； 存儲單元，連接到位線對中的一條并且存儲數(shù)據(jù)；第一晶體管，控制 位線對中的另一條和基準單元節(jié)點之間的導通狀態(tài)；第二晶體管，連 接在產(chǎn)生基準電壓的基準電壓源和基準單元節(jié)點之間，第二晶體管僅 由第一晶體管控制；以及電容器，設(shè)定基準單元節(jié)點電勢，其中，當 第二晶體管處于導通狀態(tài)時，半導體存儲裝置通過使用在基準單元節(jié) 點和第二晶體管之間流動的電流的負相電流來協(xié)助電容器充電和放電。
根據(jù)本發(fā)明，可以減少施加到基準電壓源的負載。
根據(jù)本發(fā)明，就在放電操作時在Ref單元的基準單元節(jié)點中流動的 電流而言，可以減少施加到基準電壓源的負載，這使得可以防止電路 尺寸增大。


結(jié)合附圖，根據(jù)下面對某些優(yōu)選實施例的描述，使得本發(fā)明的上 述及其他目的、優(yōu)點及特征將變得更加明顯，其中
圖l是示出根據(jù)第一實施例的半導體存儲電路的電路圖2是示出根據(jù)第一實施例的電路的操作的時序圖3是示出根據(jù)第二實施例的半導體存儲電路的電路圖4是示出根據(jù)第二實施例的電路操作的時序圖5是示出根據(jù)第三實施例的半導體存儲電路整個結(jié)構(gòu)的框圖6是示出根據(jù)第三實施例的半導體存儲電路的一部分的電路以及
圖7是示出根據(jù)相關(guān)技術(shù)的半導體存儲電路的電路圖。
具體實施例方式
現(xiàn)在將在此參考說明性實施例描述本發(fā)明。本領(lǐng)域技術(shù)人員應當 認識到使用本發(fā)明的教導可完成許多可替選的實施例，并且本發(fā)明不 限于為了解釋目的而示出的實施例。
第一實施例
將參考附圖描述本發(fā)明的第一實施例。圖l示出具有根據(jù)本實施例 的DRAM的一個位線對的電路。如圖1中所示，根據(jù)本發(fā)明的DRAM包 括位線BT和BN;存儲數(shù)據(jù)的存儲單元(下文稱為主單元)CELLt;基 準單元(下文稱為Ref單元)CELLRef;連接Ref單元和位線的第一晶體 管(下文稱為Ref單元連接晶體管)TRRef;連接Ref單元和基準電壓源 Vref的第二晶體管(下文稱為Ref電壓供應晶體管)TRVRef;預先充電 電路PRE;讀出放大器SA;基準電壓產(chǎn)生電路Vref;以及產(chǎn)生電源電壓 的一半電壓的偏置電壓產(chǎn)生電路HVDD。
主單元CELLT包括NMOS晶體管TRT和電容器C。主単元CELLt的 晶體管TRT的柵極連接到字線WL，其源極或漏極中的一個連接到位線 BT，以及其源極或漏極中的另一個連接到電容器C。沒有被連接到晶體 管的電容器的另一端接收通過偏置電壓產(chǎn)生電路HVDD所產(chǎn)生的電源 電壓的基本一半電壓。具有與連接到位線BT的主單元相似構(gòu)造的主單 元也連接到位線BN側(cè)。升壓與要執(zhí)行讀或?qū)懙闹鲉卧鄬淖志€WL 使得對主單元執(zhí)行讀或?qū)憽Ｖ鲉卧狢ELLT通過在電容器C中保持的電荷 來存儲與"H"或"L"相對應的邏輯值。因此，基于在電容器中保持 的電荷，位線BT (或BN)在讀中變成與"H"電平(第一電壓)相對 應的電壓或與"L"電平(第二電壓)相對應的電壓。
Ref單元CELLRef包括上述Ref單元連接晶體管TRRef、 Ref電壓供應 晶體管TRvRef;以及用于保持基準電壓的基準電容器(下文成為"Ref 電容器")CRef。連接到位線BN側(cè)的Ref單元連接晶體管TRRef是由NMOS晶體管形 成的開關(guān)。TRRef的柵極連接到字線WRN,源極連接到位線BN，以及漏 極連接到形成Ref單元的電容器CRef的一端(基準單元節(jié)點)。Ref電壓 供應晶體管TRyRef包括連接到字線WRPN的柵極，連接到基準電壓源 Vref的源極或漏極中的一個，以及連接到電容器C^f一端的源極或漏極 中的另一個。沒有連接到晶體管的Ref電容器CRef的另一端連接到偏置 電壓產(chǎn)生電路HVDD (偏置節(jié)點)。
此外，偏置電壓產(chǎn)生電路HVDD和Ref電壓供應晶體管TRvRef的一 端通過開關(guān)SW彼此連接。CELL^f也連接到位線BT側(cè)，并且字線WRT 和WRPT驅(qū)動第三晶體管(Ref單元連接晶體管TRRef)和第四晶體管(Ref 電壓供應晶體管TR^ef)。當連接到位線BN側(cè)的主單元中的數(shù)據(jù)被讀出 或者數(shù)據(jù)被寫入該主單元時，連接到位線BT側(cè)的CELL^敲使用。應注 意的是，基準電壓Vref是電源電壓VDD的基本一半電壓。
預先充電電路PRE包括三個晶體管TR1、 TR2和TR3。晶體管TR1 連接到位線BT和BN。晶體管TR2連接到位線BT和地電勢(GND電平)， 且晶體管TR3連接到位線BN和地電勢。TR1至TR3的柵極連接到預先充 電線PDL。預先充電線PDL變成"H"電平，使得TR1至TR3處于導通 狀態(tài)，且位線BT和BN被預先充電至GND電平。
讀出放大器SA連接在位線BT和BN之間。讀出放大器SA由已知的 讀出放大器形成，所述公知的讀出放大器具有其中兩個反相器被連接 的構(gòu)造。當讀出能使信號SE處于"H"電平時，讀出放大器SA放大在 位線BT和BN之間的電勢差。由主單元所保存的邏輯值基于讀出放大器 SA的輸出而被確定。
下文中，將連接到位線BT的主單元作為示例描述本實施例。圖2 是示出根據(jù)本實施例的電路的操作的時序圖。下文中，將參考圖2描述本發(fā)明的存儲電路的操作。應注意的是，實線表示位線BT的電勢，且
虛線表示位線BN的電勢。點線表示Ref單元的電容器的電勢，這是基準 單元節(jié)點的電勢。當主單元存儲"H"電平時，位線BT處于較高側(cè)電 勢。當主單元存儲"L"電平時，位線BN處于較高側(cè)電勢。兩種情況 均在一個圖中示出。
在電勢被預先充電至地電勢的情形下，為了讀出在主單元CELLT 中保持的數(shù)據(jù)，連接到主單元CELLT的字線WL和連接到基準單元連接 晶體管的字線WRN都被升高至電壓VPP，所述電壓VPP高于電源電壓 VDD。在這種情形下，需要將連接到主單元CELLT的字線WL的電壓和 連接到Ref單元的字線WRN的電壓升高至電壓VPP，以便輸入和輸出在 電源電壓VDD電平中的電壓。
然后，讀出使能信號SE被提高以操作讀出放大器SA。讀出放大器 SA放大位線BT和BN的電勢差，并且確定在主單元CELLT中保持的數(shù) 據(jù)。
隨后，連接到主單元CELLT的字線WL和WRN被降低，且預先充電 信號線PDL和字線WRPN被升高。因為預先充電信號PDL被升高，在預 先充電電路PRE的晶體管TR1、 TR2和TR3處于導通狀態(tài)，并且位線BT 和BN被預先充電至地電勢。作為經(jīng)常一種情形，當主單元存儲"L" 電平時，Ref單元可以變成"H"電平。因此，將字線WRPN升高至電 壓VPP，該電壓VPP高于電源電壓VDD。
在本實施例中，在預先充電操作中，開關(guān)SW變成導通狀態(tài)，以便 連接Ref電壓供應晶體管TRVRef的一端和偏置電壓產(chǎn)生電路HVDD。在 預先充電操作中，對Ref電容器C^f的充電電流或者來自Ref電容器C^f 的放電電流流動。在本實施例中，當Ref電壓供應晶體管TRv^f的一端 和偏置電壓產(chǎn)生電路HVDD短路時，隨后Ref單元的電容器C^f的充電電 流和放電電流作為負相電流出現(xiàn)在單元的對電極中。負相電流通過開關(guān)SW和晶體管TRvaJ皮傳輸至基準單元節(jié)點。通過在接近Ref單元的區(qū) 域提供開關(guān)SW和在預先充電操作中將電容器C^f的兩端短路，對電極 的電流可以用作對連接到Ref單元的基準電壓源Vref的電極的一部分充 電電流和放電電流。結(jié)果，可以減少基準電壓源Vref的峰值電流。
在圖1中，雖然開關(guān)SW將在基準電壓源Vref和Ref電壓供應晶體管 TRVRef和HVDD之間的節(jié)點短路，但是該開關(guān)也可以將在Ref單元CRef 和Ref電壓供應晶體管TRvKef以及HVDD之間的節(jié)點短路，因為充分條 件是在對電極中能夠產(chǎn)生Ref單元的充電電流和放電電流的負相電流。 為了改善對對電極的負相電流的效果，開關(guān)SW優(yōu)選地設(shè)置在充分接近 Ref單元的位置?？蓛?yōu)選的是，在連接到開關(guān)的節(jié)點和Ref單元之間的配 線阻抗，充分地低于在連接到開關(guān)的節(jié)點和基準電壓源Vref^J司的配線 阻抗。因為偏置電壓產(chǎn)生電路HVDD和基準電壓源Vref都輸出相同的 1/2VDD，所以它們可以被共同地形成為一個電源電路?，F(xiàn)在，開關(guān)SW 用于將本實施例中的預先充電操作中Ref單元的電容器的兩端短路。但 是，如果Ref單元的電容器的對電極被連接到基準電壓源Vref和Ref電壓 供應晶體管TRvw之間的節(jié)點，電容器的兩端未被短路，除非晶體管
TRvref在預先充電狀態(tài)中處于導通狀態(tài)。因此，即使當未提供開關(guān)SW
時，可以期望通過將在對電極處產(chǎn)生的負相電流短路而產(chǎn)生的效果。 然而，如圖1所示，當分開地提供偏置電壓產(chǎn)生電路HVDD和基準電壓 源Vref時，優(yōu)選地提供開關(guān)SW，因為來自兩個電源電路的每個電壓在 一個地方被連接。
第二實施例
下文中，將參考附圖描述本發(fā)明的第二實施例。圖3是示出本發(fā)明 的第二實施例的存儲電路的電路圖。圖3中的預先充電電路PRE和讀出 放大器SA具有與如圖1中所示的預先充電電路PRE和讀出放大器SA相 同的構(gòu)造。因此，其詳細電路圖在此省略。圖4是示出本發(fā)明的操作的 時序圖。第一實施例中，偏置電壓產(chǎn)生電路HVDD連接到Ref單元的一端， 且Ref單元的兩端在預先充電操作中短路。在第一實施例中，當在連接 到位線BT的主單元中的數(shù)據(jù)被讀出或被寫入時，只有連接到位線BN的 Ref單元的字線WRN和WRPN被升高。另一方面，在本實施例中，即使 當連接到位線BT側(cè)的主單元中的數(shù)據(jù)被讀出或被寫入時，正如與WL 和WRN—樣，連接到位線BT側(cè)的Ref單元的字線WRT被升高(參見4)。 在操作讀出放大器的讀出激活信號SE被升高之后，字線WRT被升高， 以通過讀出放大器確定在位線BT和BN中保持的數(shù)據(jù)(參見圖4)。隨 后，主單元側(cè)中的Ref電壓供應晶體管(第四晶體管)被連接到公共基 準電壓源Vref，該公共基準電壓源Vre樹于位線BT和BN的Ref單元是共 同的。由于位線BT和BN—直具有彼此相反的"H"和"L"數(shù)據(jù)，如 果連接到位線BT的主單元保持"H"電平，那么"H"電平被寫入在連 接到位線BT的Ref單元中，且"L"電平被寫入在連接到位線BN的Ref 單元中。
在預先充電操作中，字線WRPT和WRPN在同一時間升高。連接到 位線BT的Ref單元和連接到位線BN的Rd單元彼此保持相反的數(shù)據(jù)。因 此，通過在預先充電操作中在同時升高WRPT和WRPN，連接到位線BT 的Ref單元和連接到位線BN的Ref單元執(zhí)行彼此相對的充電或放電操 作，如圖4中所示。因為連接到位線BT的Ref單元和連接到位線BN的Ref 單元執(zhí)行彼此相對的充電操作或放電操作的操作，每個電荷在預先充 電操作中被中和，這使得可以減少基準電壓源Vref的負載以及減少峰值 電流。當連接到位線BN的主單元被讀出時，連接到位線BT和BN的REF 單元的兩條字線均為了操作被升高，使得具有降低的基準電壓Vref的峰 值電流可以被減少。
如上所述，根據(jù)本發(fā)明，將Ref單元的電容器的兩端短路，或者將 連接到位線對BT和BN的Ref單元連接，以在讀操作中操作這兩個Ref單 元，使得可以減少施加到基準電壓源Vref的負載，以及通過使用負相電 流減少具有降低的基準電壓的峰值電流。第三實施例
根據(jù)第三實施例的半導體存儲電路包括用于產(chǎn)生負相電流的第一 實施例和第二實施例的構(gòu)造。此外，在該半導體存儲電路中提供選擇 一個或兩個操作的控制電路。
圖5示出根據(jù)第三實施例的半導體存儲電路的整個構(gòu)造。如圖5中
所示，半導體存儲電路100包括控制電路10和單元陣列20?？刂齐娐稩O 通過配線連接到單元陣列20，控制字線WRN， WRPN， WRT， WRPT 以及SW1和SW2的導通或關(guān)斷。
圖6示出單元陣列20的具體構(gòu)造。如圖6中所示，該構(gòu)造包括第一 實施例和第二實施例的兩種構(gòu)造。換言之，偏置電壓產(chǎn)生電路HVDD 和Ref電壓供應晶體管TRvw通過開關(guān)SWl連接，且在主單元側(cè)(第二晶 體管)中的Ref電壓供應晶體管TRvw和在主單元側(cè)(第四晶體管)中的 Ref電壓供應晶體管TRvw通過開關(guān)SW2連接。
當在主單元側(cè)中的Ref電壓供應晶體管(第二晶體管)和在主單元 側(cè)中的Ref電壓供應晶體管(第四晶體管)處于導通狀態(tài)時，控制電路 lO選擇性地控制接通SWl以電連接偏置電壓產(chǎn)生電路HVDD和Ref電壓
供應晶體管TRvTef或電連接基準單元節(jié)點和偏置節(jié)點的狀態(tài)和接通
SW2以電連接第二晶體管和第四晶體管的狀態(tài)中的一個或二者。因此， 就在放電操作時在Ref單元的基準單元節(jié)點中流動的電流而言，可以有 效地減少施加到基準電壓源的負載，這使得可以防止電路尺寸增大。
顯然本發(fā)明不限于上述實施例，但是可以在不背離本發(fā)明的范圍 和精神的情況下，做出修改和變更。
權(quán)利要求
1. 一種將位線對預先充電至地電勢的半導體存儲裝置，所述半導體存儲裝置包括讀出放大器，連接在位線對之間；存儲單元，連接到所述位線對中的一條并且存儲數(shù)據(jù)；第一晶體管，控制所述位線對中的另一條和基準單元節(jié)點之間的導通狀態(tài)；第二晶體管，連接在產(chǎn)生基準電壓的基準電壓源和基準單元節(jié)點之間，所述第二晶體管由所述第一晶體管排他地控制；以及電容器，設(shè)定所述基準單元節(jié)點的電勢，其中當所述第二晶體管處于所述導通狀態(tài)時，所述半導體存儲裝置通過使用在所述基準單元節(jié)點和所述第二晶體管之間流動的電流的負相電流來協(xié)助所述電容器充電和放電。
2. 根據(jù)權(quán)利要求1所述的半導體存儲裝置，其中 所述電容器被連接在偏置節(jié)點和所述基準單元節(jié)點之間，并且根據(jù)存儲的電荷量設(shè)定所述基準單元節(jié)點的電勢，所述偏置節(jié)點提供有 由偏置電壓產(chǎn)生電路產(chǎn)生的偏置電壓，以及當所述第二晶體管處于所述導通狀態(tài)時，電連接所述基準單元節(jié)點和所述偏置節(jié)點，使得產(chǎn)生在所述基準單元節(jié)點和所述第二晶體管 之間流動的所述電流的負相電流，以協(xié)助所述電容器的充電和放電。
3. 根據(jù)權(quán)利要求l所述的半導體存儲裝置，其中所述基準電壓源 和所述偏置電壓產(chǎn)生電路由一個電源電路形成。
4. 根據(jù)權(quán)利要求l所述的半導體存儲裝置，其中在所述偏置節(jié)點 和所述基準單元之間的配線阻抗低于在所述基準單元節(jié)點和所述基準 電壓源之間的配線阻抗。
5. 根據(jù)權(quán)利要求l所述的半導體存儲裝置，其中由所述偏置電壓 產(chǎn)生電路產(chǎn)生的電壓被施加到?jīng)]有連接到所述位線對中的一條的所述 存儲單元的另一端。
6. 根據(jù)權(quán)利要求l所述的半導體存儲裝置，還包括 第三晶體管，控制所述位線對中的一條和第二基準單元節(jié)點之間的導通狀態(tài)；第四晶體管，連接在所述第二基準單元節(jié)點和所述第二晶體管之 間，所述第四晶體管由所述第三晶體管排他地控制；以及第二電容器，連接到所述第二基準單元節(jié)點，并且根據(jù)存儲的電 荷量設(shè)定所述第二基準單元節(jié)點的電勢，其中所述第二晶體管和所述第四晶體管被電連接，使得產(chǎn)生在所述基 準單元節(jié)點和所述第二晶體管之間流動的所述電流的負相電流，以協(xié) 助所述電容器的充電和放電。
7. 根據(jù)權(quán)利要求6所述的半導體存儲裝置，其中沒有連接到所述 第一基準單元的所述第二晶體管的另一端與沒有連接到所述第二基準.單元節(jié)點的所述第四晶體管的另一端被共同連接到所述基準電壓源。
8. 根據(jù)權(quán)利要求l所述的半導體存儲裝置，其中所述基準電壓源 產(chǎn)生基本上為所述半導體存儲裝置的電源電壓的一半的電壓。
9. 一種將位線對預先充電至地電勢的半導體存儲裝置，所述半導 體存儲裝置包括讀出放大器，連接在所述位線對之間； 存儲單元，連接到所述位線對中的一條并且存儲數(shù)據(jù)； 第一晶體管，控制所述位線對中的另一條和第一基準單元節(jié)點之 間的導通狀態(tài)；第二晶體管，連接到所述第一基準單元節(jié)點，并且由所述第一晶 體管排他地控制；第一電容器，連接到所述第一基準單元節(jié)點，并且根據(jù)存儲的電 荷量設(shè)定所述第一基準單元節(jié)點的電勢；第三晶體管，控制所述位線對中的一條和第二基準單元節(jié)點之間 的導通狀態(tài)；第四晶體管，連接在所述第二基準單元節(jié)點和所述第二晶體管之 間，并且由所述第三晶體管排他地控制；第二電容器，連接到所述第二基準單元節(jié)點，并且根據(jù)存儲的電 荷量設(shè)定所述第二基準單元節(jié)點的電勢；以及控制電路，當所述第二晶體管和所述第四晶體管處于導通狀態(tài)時， 選擇性地控制電連接所述基準單元節(jié)點與所述偏置節(jié)點的狀態(tài)以及電 連接所述第二晶體管與所述第四晶體管的狀態(tài)中的一個或二者。
全文摘要
一種將位線對預先充電至地電勢的半導體存儲裝置，包括讀出放大器，連接在位線對之間；存儲單元，連接到位線對中的一條并存儲數(shù)據(jù)；第一晶體管，控制位線對中的另一條和基準單元節(jié)點之間的導通狀態(tài)；第二晶體管，連接在產(chǎn)生基準電壓的基準電壓源和基準單元節(jié)點之間，該第二晶體管僅由第一晶體管控制；以及電容器，設(shè)定基準單元節(jié)點的電勢。
文檔編號G11C11/4099GK101436429SQ20081017820
公開日2009年5月20日 申請日期2008年11月14日 優(yōu)先權(quán)日2007年11月16日
發(fā)明者增田隆史, 芹澤健一, 高橋弘行 申請人:恩益禧電子股份有限公司