專利名稱：用于減少內(nèi)容可尋址存儲器中的功率消耗的方法和設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體上涉及內(nèi)容可尋址存儲器(Content Addressable Memories, CAMs)，且 明確地說，涉及在不會不利地影響CAM性能的情況下減少CAM功率消耗。
背景技術(shù)：
與隨機(jī)存取存儲器(RAM)(其中RAM返回存儲在供應(yīng)到所述RAM的地址處的數(shù) 據(jù)字)不同，內(nèi)容可尋址存儲器(CAM)搜索其整個存儲器以獲得與輸入到所述CAM 的搜索字匹配的數(shù)據(jù)型式。如果找到所述數(shù)據(jù)型式，那么CAM返回找到所述字的一個 或一個以上存儲地址的列表。在一些CAM中，還返回數(shù)據(jù)字或其它相關(guān)聯(lián)的數(shù)據(jù)。因 此，CAM常被用作關(guān)聯(lián)陣列。
CAM包括多個條目，每一條目具有許多經(jīng)配置以存儲數(shù)據(jù)的CAM單元。所述CAM 單元可為二進(jìn)制的(存儲二進(jìn)制數(shù)據(jù))或三進(jìn)制的(存儲二進(jìn)制數(shù)據(jù)或"無關(guān)"狀態(tài))。 每一CAM單元耦合到一匹配線。在CAM搜索操作期間，可向CAM提供搜索字段。響 應(yīng)于搜索字段輸入，每一匹配線指示其相應(yīng)的CAM單元是否含有與搜索字段的某一部 分匹配的數(shù)據(jù)。在搜索操作完成之后，匹配線常規(guī)上恢復(fù)到預(yù)估計狀態(tài)，以在隨后的搜 索期間改進(jìn)CAM性能。舉例來說，在預(yù)估計周期期間，常規(guī)上將匹配線預(yù)充電高達(dá)邏 輯"1"值。
在隨后的CAM搜索操作期間，對與不含有匹配數(shù)據(jù)的CAM單元相關(guān)聯(lián)的匹配線 進(jìn)行放電。只有那些耦合到存儲匹配數(shù)據(jù)的CAM單元的匹配線才保持充電高。由此， 僅一個與一條目相關(guān)聯(lián)的CAM單元需要含有用于將被識別為含有失配數(shù)據(jù)型式的條目 的失配數(shù)據(jù)。此被稱為未命中。相反，如果條目中的每一單元得出匹配，那么將所述條 目識別為含有匹配型式，其被稱為命中。
以下常規(guī)CAM含有多個級的分層匹配線，以用于減少匹配線上的電容性負(fù)載，其 影響CAM性能和功率消耗。在此些多級分層CAM中，服務(wù)一組CAM單元的局部匹配 線耦合到單個全局匹配線。由對應(yīng)的全局匹配線反映由一個或一個以上局部匹配線指示 的失配。由此，如果全局匹配線的對應(yīng)局部匹配線中的任何一者指示未命中，那么全局匹配線指示未命中。相反，如果全局匹配線的所有對應(yīng)局部匹配線指示命中，那么全局 匹配線指示命中。視CAM的大小而定， 一個或一個以上中間級的匹配線可包含在局部 匹配線與對應(yīng)的全局匹配線之間，以進(jìn)一步減少電容性負(fù)載。
"7^轉(zhuǎn)^fe'f^ r1 A、/T杜i^l"ftn/HT Ak T田r1 A 1V/T 去4"i里66——Jt匕PR SB feTTT臺!^ 口 #新m ; 。 A M
'I ' l=i .1、J Al_ u n i >H '1，》H I' 'J ，"131i丄'i J乂 _sr^ >H /h M J 二二 /幾'lj _) ■ '-jZ 、 l'IIJ ><■ / lj Ju l丄Vl
條目的子集的搜索結(jié)果。舉例來說， 一些應(yīng)用程序可丟棄或忽略對特定CAM條目的某 些部分的命中/未命中搜索結(jié)果，而使用與所述條目中的其它部分相關(guān)聯(lián)的搜索結(jié)果。一 種用于忽略對特定CAM單元的命中/未命中搜索結(jié)果的常規(guī)方法是使不受關(guān)注的CAM 單元從其相應(yīng)的匹配線斷開。舉例來說，晶體管裝置可串聯(lián)放置在CAM單元的輸出節(jié) 點(diǎn)與其相應(yīng)的匹配線之間。當(dāng)晶體管被關(guān)斷時，CAM單元從其匹配線去耦。由此，所 述CAM單元的內(nèi)容不會影響CAM單元的匹配線的狀態(tài)。即，匹配線保持在其預(yù)估計 狀態(tài)，例如預(yù)充電高狀態(tài)，而不管其對應(yīng)CAM單元是否含有匹配數(shù)據(jù)。
然而，即使有將忽略與CAM單元相關(guān)聯(lián)的搜索結(jié)果，仍要消耗功率在預(yù)估計周期 期間對所述CAM單元的匹配線進(jìn)行預(yù)充電。另外，當(dāng)選通晶體管被接通時，所述晶體 管將CAM單元的輸出節(jié)點(diǎn)耦合到匹配線。此配置將額外電容添加到CAM單元的輸出 節(jié)點(diǎn)，因此使匹配線操作減慢，且消耗額外功率。
用于忽略特定搜索結(jié)果的另一常規(guī)方法導(dǎo)致多級分層CAM停用與不受關(guān)注的局部 匹配線相關(guān)聯(lián)的全局匹配線啟用電路。舉例來說，控制是否可對經(jīng)預(yù)充電的全局匹配線 進(jìn)行放電的時鐘信號由啟用信號選通。如果時鐘信號被停用，那么全局匹配線保持在其 經(jīng)預(yù)充電的狀態(tài)，而不管耦合到其的局部匹配線的狀態(tài)如何。因此，只有在CAM估計 周期期間啟用的全局匹配線才受其對應(yīng)局部匹配線的狀態(tài)影響。當(dāng)全局匹配線啟用電路 被停用時，仍消耗功率來對對應(yīng)的全局和局部匹配線進(jìn)行預(yù)充電。

發(fā)明內(nèi)容
根據(jù)本文所教示的方法和設(shè)備，多級分層內(nèi)容可尋址存儲器(CAM)電路包含匹配 線耦合電路，其用于在不會不利地影響CAM操作的情況下減少功率消耗。匹配線耦合 電路通過防止不受關(guān)注的CAM匹配線恢復(fù)到預(yù)估計狀態(tài)(例如通過防止匹配線預(yù)充電) 來減少功率消耗。因此，在CAM存取循環(huán)的預(yù)估計周期期間，只有受關(guān)注的那些匹配 線才恢復(fù)到其預(yù)估計狀態(tài)。
由匹配線耦合電路接收到或以其它方式獲取的啟用信息指示哪些匹配線是不受關(guān) 注的。在一個實施例中，啟用信息直接指示哪些匹配線是不受關(guān)注的。在另一實施例中， 啟用信息間接指示哪些匹配線是不受關(guān)注的，例如通過識別受關(guān)注的匹配線。不管怎樣，啟用信息可包括適合指示特定CAM匹配線是受關(guān)注的還是不受關(guān)注的的任何信息，例 如"關(guān)心/無關(guān)指示符"、 一個或一個以上掩蔽位、 一個或一個以上有效/無效位等。
除防止某些匹配線的恢復(fù)且從而節(jié)約功率之外，匹配線耦合電路還使對應(yīng)的較高級
E西P全書ii》f# 3 口 p." ^ t離、、+ 66 nr而3々Ji 土主印 r "t , u 7 w斗力'a tVn始乂oi々T7， nr而口化t 有石h廿 SL么:3^ /V、個漢b、刀'j 乂y ' I ' 乂夕、Y丄W 'j r HLi -式厶亇W o >0> XL J ■=! T、丁疋U 'J寸久IW》乂 HL -式'I、 KA久w
預(yù)估計狀態(tài)(作為上述功率節(jié)約操作的一部分)時的不可預(yù)測行為。
根據(jù)減少多級分層CAM電路中的功率消耗的一個實施例，需要與包含在所述多級 分層CAM電路中的一個或一個CAM匹配線相關(guān)聯(lián)的啟用信息。防止單個的所述CAM 匹配線響應(yīng)于所述啟用信息而恢復(fù)到預(yù)估計狀態(tài)。根據(jù)多級分層CAM電路的一個實施 例，所述CAM電路包括多個較低級匹配線、多個較高級匹配線和匹配線恢復(fù)電路。所
述較低級匹配線經(jīng)配置以在預(yù)估計周期期間恢復(fù)到預(yù)估計狀態(tài)。所述較高級匹配線經(jīng)配 置以在估計周期期間捕獲所述較低級匹配線中的一個或一個以上的相應(yīng)群組的估計狀 態(tài)，且在所述預(yù)估計周期期間恢復(fù)到預(yù)估計狀態(tài)。所述匹配線恢復(fù)電路經(jīng)配置以防止較 低級匹配線中的至少一者響應(yīng)于對應(yīng)的啟用信息而恢復(fù)到預(yù)估計狀態(tài)，例如在匹配線被 視為對應(yīng)于無關(guān)(經(jīng)掩蔽的)或無效內(nèi)容的情況下。
多級分層CAM電路可包含在例如高速緩沖存儲器和緩沖器的各種存儲器裝置中或 與之相關(guān)聯(lián)。根據(jù)翻譯旁視緩沖器(Translation Lookaside Buffer, TLB)的一個實施例， TLB包括具有多個條目和對應(yīng)匹配線的多級分層CAM電路。所述多級分層CAM電路 經(jīng)配置以存儲與所述條目相關(guān)聯(lián)的啟用信息，且將虛擬存儲器地址翻譯成對應(yīng)的物理存 儲器地址。當(dāng)前TLB上下文中的啟用信息對應(yīng)于指示TLB條目的有效性的一位或多位。 所述多級分層CAM電路經(jīng)配置以防止單個的匹配線響應(yīng)于啟用信息而恢復(fù)到預(yù)估計狀 態(tài)。
當(dāng)然，本發(fā)明不限于上述特征和優(yōu)點(diǎn)。所屬領(lǐng)域的技術(shù)人員在閱讀以下具體描述內(nèi) 容后，且在觀看附圖后，將認(rèn)識到額外特征和優(yōu)點(diǎn)。


圖1是說明減少功率消耗的具有匹配線耦合電路的多級分層內(nèi)容可尋址存儲器 (CAM)電路的一實施例的部分框圖。
圖2是說明用于減少多級分層CAM電路中的功率消耗的程序邏輯的一實施例的邏 輯流程圖。
圖3是說明包含在多級分層CAM中的匹配線耦合電路的一個實施例的框圖。
8圖4是說明包含CAM匹配線耦合電路的微處理器的一實施例的框圖。
圖5是說明包含在多級分層CAM中的匹配線耦合電路的另一實施例的框圖。
具體實施例方式
圖1部分說明減少CAM操作期間的功率消耗的多級分層內(nèi)容可尋址存儲器(CAM) 電路10的一實施例。CAM電路10具有用于存儲數(shù)據(jù)的多個存儲器單元12，例如二進(jìn) 制或三進(jìn)制CAM單元。CAM單元12布置在群組14中。群組14中的每一 CAM單元 12耦合到局部匹配線(Local Match Line, LML)。 CAM電路10中所包含的電路16將 相關(guān)LML耦合到較高級匹配線，例如LMLO到LMLn耦合到圖1中的全局匹配線 (GML0)。在一個實施例中，相關(guān)LML經(jīng)由匹配線耦合電路16直接耦合到GML。根據(jù) 此實施例，CAM電路10包括兩個分層級的匹配線(局部和全局匹配線)。在另一實施 例中，相關(guān)LML耦合到中間匹配線(IML)。接著相關(guān)IML直接或間接耦合到對應(yīng)的 GML。根據(jù)此實施例，CAM電路IO包括兩個以上分層級的匹配線(LML、至少一個級 的IML以及GML)。
不管匹配線級的數(shù)目如何，匹配線耦合電路16包括匹配線恢復(fù)電路18和匹配線去 耦電路20。僅為了便于闡釋，接下來參考將LML耦合到GML來描述匹配線耦合電路 16。然而，所屬領(lǐng)域的技術(shù)人員將容易認(rèn)識到，本文所描述的耦合電路16可將任何層 次上為較低級的匹配線耦合到較高級匹配線。
有鑒于此，匹配線恢復(fù)電路18確定在CAM搜索操作之后，特定LML是否將恢復(fù) 到預(yù)估計狀態(tài)。S卩，在特定CAM搜索操作期間，不是所有的LML都可為受關(guān)注的。舉 例來說， 一個或一個以上CAM條目(未圖示)或CAM條目的部分的內(nèi)容可在估計期 間被標(biāo)記為無效或被掩蔽。對應(yīng)于這些條目或部分條目的LML是不受關(guān)注的。常規(guī)上， 在CAM搜索操作期間忽略或丟棄由不受關(guān)注的LML提供的搜索結(jié)果。向匹配線恢復(fù)電 路18提供啟用信息(例如與每一CAM條目相關(guān)聯(lián)的一個或一個以上有效或掩蔽位)， 以指示哪些LML是不受關(guān)注的。在一個實施例中，啟用信息直接指示哪些匹配線是不 受關(guān)注的。在另一實施例中，啟用信息間接指示哪些匹配線是不受關(guān)注的，例如通過識 別受關(guān)注的匹配線。不管怎樣，匹配線恢復(fù)電路18使用啟用信息來識別將在CAM搜索 操作期間忽略的匹配線。
如果特定匹配線恢復(fù)電路18確定其對應(yīng)的LML是不受關(guān)注的，那么其防止哪些
LML恢復(fù)到預(yù)估計狀態(tài)，從而本質(zhì)上停用所述LML。在一個實施例中，匹配線恢復(fù)電
路18防止所述LML被預(yù)充電。在另一實施例中，匹配線恢復(fù)電路18防止所述LML被
9預(yù)放電。因為與這些LML相關(guān)聯(lián)的搜索結(jié)果是不受關(guān)注的，所以防止這些LML恢復(fù)到 預(yù)估計狀態(tài)減少了功率消耗，且不會不利地影響CAM電路10的操作。匹配線恢復(fù)電路 18所使用的啟用信息可存儲在CAM電路10內(nèi)(例如，作為包含在CAM電路IO中的 每一條目中的一個或一個以上有效位)，或可被提供到CAM電路10。
啟用信息也由匹配線去耦電路20使用。匹配線去耦電路20使用所述所述啟用信息 來防止不受關(guān)注的LML影響其對應(yīng)的GML。使不受關(guān)注的LML從其GML去耦確保了 所述LML將不會影響其GML的狀態(tài)。相反，只有耦合到GML的被啟用的LML可能 影響所述GML的狀態(tài)，例如通過對其進(jìn)行放電。這防止了在減少功率消耗時的不穩(wěn)定 的CAM電路10的行為。
在一個實施例中，匹配線去耦電路20防止已被匹配線恢復(fù)電路18停用的一組LML 影響他們所耦合到的GML的狀態(tài)。如果啟用信息指示將在CAM搜索操作期間忽略與 特定GML相關(guān)聯(lián)的一組LML，那么匹配線去耦電路20使所述組LML從所述GML去 耦。由此，匹配線去耦電路20在個別組的LML不受關(guān)注時防止所述LML影響對應(yīng)GML 的狀態(tài)。
以下是基于圖1所示的CAM電路10的非限制性實例，其用于演示匹配線恢復(fù)電路 18和匹配線去耦電路20在CAM搜索操作期間如何起作用。在CAM搜索操作的預(yù)估計 周期期間，CAM電路IO獲取匹配線啟用信息，如圖2的步驟100所說明。在一個實施 例中，CAM電路10存取CAM電路10的每一條目中的位置，以獲取指示所述條目的有 效性的對應(yīng)有效位。在本實例中，啟用信息指示除LML1以外的所有LML都是受關(guān)注 的?；趩⒂眯畔ⅲcLML1相關(guān)聯(lián)的匹配線恢復(fù)電路18防止LML1恢復(fù)到其預(yù)估計 狀態(tài)，而其它匹配線恢復(fù)電路18啟用其對應(yīng)LML的恢復(fù)，如由圖2的步驟102所說明。 另外，與LML1相關(guān)聯(lián)的匹配線去耦電路20防止LML1在隨后的估計周期期間影響 GMLO的狀態(tài)。因此，GMLO的狀態(tài)可受到除LML1以外的每一 LML影響。
圖3說明包含在CAM電路10中的匹配線耦合電路16的一個實施例。匹配線耦合
電路16包含LML預(yù)充電電路(p-FETTl)、反相器(p-FET T2禾口 n-FET T3)、 GML預(yù)
充電電路(p-FETT4)以及GML估計電路(n-FET T5禾P T6 )。匹配線耦合電路16還包
含匹配線恢復(fù)電路18和匹配線去耦電路20。根據(jù)此實施例，匹配線恢復(fù)電路18包括
p-FET晶體管(T7)，其耦合在電壓源(Vdd)與LML預(yù)充電電路和反相器的源極節(jié)點(diǎn)
之間。匹配線去耦電路20包括耦合到GML估計電路的一個柵極輸入的n-FET晶體管
(T8)。匹配線恢復(fù)電路18和匹配線去耦電路20的柵極受啟用信號(LML—啟用)控制。
所述啟用信號指示所述LML是受關(guān)注的還是不受關(guān)注的。當(dāng)啟用信號為邏輯1時，其促使待停用的LML的預(yù)充電，且促使所述LML從其GML去耦。明確地說，如果啟 用信號指示與LML相關(guān)聯(lián)的搜索結(jié)果是受關(guān)注的，那么匹配線恢復(fù)電路18被激活(例 如p-FET晶體管T7被接通)。當(dāng)被激活時，匹配線恢復(fù)電路18通過將LML預(yù)充電電路 和反相器的相應(yīng)源極節(jié)點(diǎn)充電到邏輯1值(Vdd)來啟用LML預(yù)充電電路和反相器。這 使得LML預(yù)充電電路能夠在預(yù)估計周期期間響應(yīng)于有效恢復(fù)信號(RESTORE)而將 LML預(yù)充電到邏輯1值。與某些常規(guī)電路技術(shù)不同，匹配線恢復(fù)電路18在被激活時不 會不利地影響CAM電路10的性能。明確地說，匹配線恢復(fù)電路在被激活時不會向耦合 到LML的CAM單元(未圖示)的輸出節(jié)點(diǎn)添加額外電容。因為匹配線恢復(fù)電路18未 放置在將LML耦合到CAM單元的輸出節(jié)點(diǎn)的有效信號路徑中，所以不會導(dǎo)致任何額外 電容性負(fù)載。
當(dāng)所述LML是受關(guān)注的時，啟用信號還致使匹配線去耦電路20被減活(例如，n-FET 晶體管T8被關(guān)斷)。當(dāng)匹配線去耦電路20被減活吋，GML的狀態(tài)受所述LML影響。 因此，當(dāng)響應(yīng)于啟用的時鐘信號(GML_CLK)而激活GML估計電路的n-FET晶體管 T6時，LML的狀態(tài)控制GML估計電路的n-FET晶體管T5是接通還是關(guān)斷。如果n-FET 晶體管T5被接通，那么GML放電到接地。相反，當(dāng)n-FET晶體管T5被關(guān)斷時，GML 保持不受LML影響，不管LML的狀態(tài)如何。因此，匹配線去耦電路20在減活時不影 響GML的狀態(tài)。而是，GML的狀態(tài)僅反映經(jīng)啟用的LML的狀態(tài)。
如果所述LML是不受關(guān)注的，那么匹配線恢復(fù)電路18被減活(例如，p-FET晶體 管T7被關(guān)斷)。當(dāng)被減活時，匹配線恢復(fù)電路18使LML預(yù)充電電路和反相器的源極節(jié) 點(diǎn)從電源去耦。當(dāng)從其源極節(jié)點(diǎn)移除電源時，LML預(yù)充電電路不能夠?qū)λ鯨ML進(jìn)行 預(yù)充電，因此減少了不必要的功率消耗。另外，當(dāng)匹配線恢復(fù)電路18被減活時，LML 被停用。
另外，啟用信號促使在LML被停用時激活匹配線去耦電路20。匹配線去耦電路20
將GML估計電路的n-FET晶體管T5的柵極輸入驅(qū)動到邏輯低值(Vss)。當(dāng)n-FET晶體
管T5的柵極輸入為低時，LML的狀態(tài)不影響GML的狀態(tài)，且因此LML從其GML去
耦。明確地說，n-FET晶體管T5在其柵極輸入為低時不能傳導(dǎo)足夠的電流。由此，已
在先前非估計周期期間預(yù)充電的GML不能被此特定GML估計電路放電，不管所述LML
的狀態(tài)如何。當(dāng)被激活時，匹配線去耦電路20還通過拉低GML估計電路的n-FET晶體
管T5的柵極輸入來防止CAM電路10的不可預(yù)測行為。如果n-FET晶體管T5的柵極
輸入未被拉低，那么反相器的輸出節(jié)點(diǎn)(lml—sns)可不利地影響GML的狀態(tài)。舉例來
說，當(dāng)已從反相器的源極節(jié)點(diǎn)移除電源時，GML的反相器的輸出節(jié)點(diǎn)可能浮動或以其
11它方式不可預(yù)測地作用。匹配線去耦電路20通過在LML不受關(guān)注時防止所述LML影 響GML的狀態(tài)，來防止此突發(fā)行為不利地影響GML。
匹配線恢復(fù)電路18和匹配線去耦電路20可包含在例如高速緩沖存儲器和緩沖器的 各種存儲器裝置中或與之相關(guān)聯(lián)。圖4說明具有包含匹配線恢復(fù)電路18和匹配線去耦 電路20的一個或一個以上例子的CAM或類似CAM的電路的微處理器30的一個實施 例。更詳細(xì)地說，微處理器30包含指令單元32、 一個或一個以上執(zhí)行單元34、總線接 口單元36、數(shù)據(jù)高速緩沖存儲器38、指令高速緩沖存儲器40和較高級(L2)高速緩沖 存儲器42。指令單元32提供到達(dá)執(zhí)行單元34的指令流的集中控制。執(zhí)行單元34執(zhí)行 由指令單元32分派的指令?？偩€接口單元36提供用于將數(shù)據(jù)、指令、地址和控制信號 傳送到微處理器30且從微處理器30傳送數(shù)據(jù)、指令、地址和控制信號的機(jī)構(gòu)。數(shù)據(jù)高 速緩沖存儲器38和指令高速緩沖存儲器40分別存儲數(shù)據(jù)和指令。L2高速緩沖存儲器 42在數(shù)據(jù)高速緩沖存儲器38和指令高速緩沖存儲器40與位于微處理器30外部的存儲 器(未圖示)之間提供高速存儲器緩沖器。
高速緩沖存儲器38、 40和42具有相應(yīng)的翻譯旁視緩沖器(TLB) 44、 46和48，以 用于在高速緩沖存儲器存取操作期間執(zhí)行地址翻譯。每一TLB44、 46和48具有匹配線 恢復(fù)電路18和匹配線去耦電路20的一個或一個以上例子。或者，統(tǒng)一TLB (未圖示) 可為高速緩沖存儲器38、 40和42執(zhí)行地址翻譯。無論如何，TLB 44、 46和48是基于 CAM的，其中將受關(guān)注的虛擬地址提供給TLB 44、 46和48，且TBL 44、 46和48得 出對應(yīng)的命中或未命中結(jié)果以進(jìn)行響應(yīng)。在命中的情況下，產(chǎn)生對應(yīng)于虛擬地址搜索字 段的物理地址。在未命中的情況下，頁面表事務(wù)發(fā)生。
TLB 44、 46和48具有條目(未圖示)，所述條目含有用于在將虛擬地址翻譯為物理 地址中使用的信息。在一個實施例中，每一TLB條目包括虛擬地址字段、對應(yīng)的物理地 址字段和有效位。如果虛擬地址搜索字段與TLB44、 46和48的一者中的條目匹配，那 么輸出對應(yīng)的物理地址字段。否則，頁面表事務(wù)發(fā)生。有效位確定特定TLB條目是有效 的還是無效的。如果是無效的，那么在地址翻譯期間，忽略或丟棄條目內(nèi)容。例如頁面 大小位的其它啟用位可確定虛擬地址位的對應(yīng)部分是否應(yīng)參與地址翻譯。
圖5說明用于在TLB 44、 46和48中使用的匹配線耦合電路16的一個實施例。根 據(jù)此實施例，從TLB 44、 46和48條目檢索到的有效位(VALID)控制匹配線恢復(fù)電路 18和匹配線去耦電路20的操作。當(dāng)特定TLB44、 46和48條目有效時，其有效位促使 對應(yīng)的匹配線恢復(fù)電路18被啟用。當(dāng)被啟用時，匹配線恢復(fù)電路18使其LML在TLB 搜索操作之后恢復(fù)到預(yù)估計狀態(tài)。而且，恢復(fù)電路18包含第二p-FET晶體管(T9)，其
12用于在被啟用時對對應(yīng)的GML進(jìn)行預(yù)充電。相反，當(dāng)有效位指示條目無效時，LML從 其GML去耦。
根據(jù)此實施例，當(dāng)匹配線去耦電路10的p-FET 10將GML反相器電路(p-FET T2 和n-FET T3)的輸入驅(qū)動到邏輯低值(Vss)時，LML從其GML去耦。當(dāng)匹配線去耦 電路20將反相器輸入驅(qū)動到邏輯低狀態(tài)時，LML有效地從其GML去耦。g卩，LML不 再影響GML的狀態(tài)，因為反相器不管LML狀態(tài)如何都輸出邏輯1。通過將反相器輸入 驅(qū)動到邏輯低狀態(tài)，當(dāng)GML的時鐘輸入信號(GML一CLK)有效時，GML放電。當(dāng)GML 放電時，其被解釋為失配。因此，耦合電路16的此實施例防止在TLB 44、 46和48條 目無效時錯誤命中被處理?；蛘?，圖3中所說明的耦合電路16的實施例可包含在TLB 44、 46和48中，以用于防止恢復(fù)無效LML和無效LML從其對應(yīng)的GML去耦。
在記住以上變化和應(yīng)用的范圍的情況下，應(yīng)理解，本發(fā)明不受前述描述內(nèi)容限制， 也不受附圖限制。而是，本發(fā)明僅受所附權(quán)利要求書及其合法均等物限制。
1權(quán)利要求
1. 一種減少多級分層內(nèi)容可尋址存儲器(CAM)電路中的功率消耗的方法，所述方法包括獲取與包含在所述多級分層CAM電路中的一個或一個以上CAM匹配線相關(guān)聯(lián)的啟用信息；以及防止單個的所述CAM匹配線響應(yīng)于所述啟用信息而恢復(fù)到預(yù)估計狀態(tài)。
2. 根據(jù)權(quán)利要求l所述的方法，其中被防止恢復(fù)到所述預(yù)估計狀態(tài)的所述單個的CAM 匹配線中包括局部CAM匹配線和中間CAM匹配線中的至少一者。
3. 根據(jù)權(quán)利要求1所述的方法，其中防止單個的所述CAM匹配線響應(yīng)于所述啟用信 息而恢復(fù)到預(yù)估計狀態(tài)包括防止匹配線預(yù)充電。
4. 根據(jù)權(quán)利要求1所述的方法，其中防止單個的所述CAM匹配線響應(yīng)于所述啟用信 息而恢復(fù)到預(yù)估計狀態(tài)包括防止匹配線預(yù)放電。
5. 根據(jù)權(quán)利要求1所述的方法,息而恢復(fù)到預(yù)估計狀態(tài)包括:應(yīng)的預(yù)估計狀態(tài)的電路。其中防止單個的所述CAM匹配線響應(yīng)于所述啟用信 停用經(jīng)配置以使所述單個的CAM匹配線恢復(fù)到其相
6. 根據(jù)權(quán)利要求l所述的方法，其進(jìn)一步包括防止單個的所述CAM匹配線響應(yīng)于 所述啟用信息而影響對應(yīng)的較高級CAM匹配線的預(yù)估計狀態(tài)。
7. 根據(jù)權(quán)利要求6所述的方法，其中防止單個的所述CAM匹配線響應(yīng)于所述啟用信 息而影響對應(yīng)的較高級CAM匹配線的預(yù)估計狀態(tài)包括啟用經(jīng)配置以使單個的所 述CAM匹配線從其對應(yīng)的較高級CAM匹配線去耦的電路。
8. 根據(jù)權(quán)利要求6所述的方法，其中所述較高級CAM匹配線包括中間CAM匹配線 和全局CAM匹配線中的至少一者。
9. 根據(jù)權(quán)利要求6所述的方法，其中所述啟用信息包括一位或多位，所述一位或多位指示是否利用與單個的所述CAM匹配線相關(guān)聯(lián)的搜索結(jié)果。
10. —種多級分層內(nèi)容可尋址存儲器(CAM)電路，其包括多個較低級匹配線，其經(jīng)配置以在預(yù)估計周期期問恢復(fù)到預(yù)估計狀態(tài)。 多個較高級匹配線，其經(jīng)配置以在估計周期期間捕獲所述較低級匹配線中的一個或一個以上的相應(yīng)群組的估計狀態(tài)，且在所述預(yù)估計周期期間恢復(fù)到預(yù)估計狀態(tài)；以及匹配線恢復(fù)電路，其經(jīng)配置以防止所述較低級匹配線中的至少一者響應(yīng)于對應(yīng)的 啟用信息而恢復(fù)到所述預(yù)估計狀態(tài)。
11. 根據(jù)權(quán)利要求10所述的多級分層CAM電路，其中所述匹配線恢復(fù)電路經(jīng)配置以 通過防止匹配線預(yù)充電來防止所述較低級匹配線中的至少一者響應(yīng)于啟用信息而,Wr"2Tll JSC ，Ji 3i ; /豐、丄、LK +
12. 根據(jù)權(quán)利要求10所述的多級分層CAM電路，其中所述匹配線恢復(fù)電路經(jīng)配置以 通過防止匹配線預(yù)放電來防止所述較低級匹配線中的至少一者響應(yīng)于啟用信息而 恢復(fù)到所述預(yù)估計狀態(tài)。
13. 根據(jù)權(quán)利要求10所述的多級分層CAM電路，其中所述匹配線恢復(fù)電路進(jìn)一步經(jīng)配置以防止一個或一個以上中間匹配線響應(yīng)于所述啟用信息而恢復(fù)到預(yù)估計狀態(tài)。
14. 根據(jù)權(quán)利要求IO所述的多級分層CAM電路，其中所述多級分層CAM電路進(jìn)一步 包括匹配線去耦電路，其經(jīng)配置以使所述較低級匹配線中的一個或一個以上響應(yīng)于 所述啟用信息而從其對應(yīng)的較高級匹配線去耦。
15. 根據(jù)權(quán)利要求14所述的多級分層CAM電路，其中所述匹配線去耦電路經(jīng)配置以 通過防止所述較低級單個的匹配線影響其對應(yīng)的較高級匹配線的所述預(yù)估計狀態(tài)， 來使所述較低級匹配線中的一個或一個以上響應(yīng)于所述啟用信息而從其對應(yīng)的較 高級匹配線去耦。
16. 根據(jù)權(quán)利要求15所述的多級分層CAM電路，其中所述匹配線去耦電路經(jīng)配置以通過防止所述較低級單個的匹配線對其對應(yīng)的較高級匹配線進(jìn)行放電，來防止所述 較低級單個的匹配線影響其對應(yīng)的較高級匹配線的所述預(yù)估計狀態(tài)。
17. 根據(jù)權(quán)利要求14所述的多級分層CAM電路，其屮所述匹配線去耦電路經(jīng)配置以 通過使一個或一個以上中間匹配線從其對應(yīng)的較高級匹配線去耦，來使所述較低級 匹配線中的一個或一個以上響應(yīng)于所述啟用信息而從所述對應(yīng)的較高級匹配線去賴。
18. 根據(jù)權(quán)利要求14所述的多級分層CAM電路，其中所述啟用信息包括一位或多位， 所述一位或多位指示是否利用與單個的所述CAM匹配線相關(guān)聯(lián)的搜索結(jié)果。
19. 根據(jù)權(quán)利要求IO所述的多級分層CAM電路，其中所述多個較低級匹配線包括局m:而口站r si; 全水宜nr而口處/fn i壬A日nr而口處HptLiiHLj:^， xx〃ixx:y i "Cx> if3j狄i^i piufe<i 。'j u工e bu ;ytj 。
20. —種微處理器，其包含根據(jù)權(quán)利要求10所述的多級分層CAM電路。
21. —種翻譯旁視緩沖器(TLB)電路，其包括多級分層內(nèi)容可尋址存儲器(CAM)電 路，所述多級分層CAM電路具有多個條目和對應(yīng)的匹配線，所述多級分層CAM 電路經(jīng)配置以存儲與所述條目相關(guān)聯(lián)的啟用信息，以將虛擬存儲器地址翻譯為對應(yīng) 的物理存儲器地址，且防止所述單個的匹配線響應(yīng)于所述啟用信息而恢復(fù)到預(yù)估計 狀態(tài)。
22. 根據(jù)權(quán)利要求21所述的TLB電路，其中所述多級分層CAM電路經(jīng)配置以通過停 用包含在所述多級分層CAM電路中的經(jīng)配置以恢復(fù)所述匹配線的電路，來防止所 述單個的匹配線響應(yīng)于所述啟用信息而恢復(fù)到預(yù)估計狀態(tài)。
23. 根據(jù)權(quán)利要求21所述的TLB電路，其中所述多級分層CAM電路進(jìn)一步經(jīng)配置以 使所述單個的匹配線響應(yīng)于所述啟用信息而從對應(yīng)的較高級匹配線去耦。
24. 根據(jù)權(quán)利要求23所述的TLB電路，其中所述多級分層CAM電路經(jīng)配置以通過啟 用包含在所述多級分層CAM電路中的經(jīng)配置以防止所述單個的匹配線影響其對應(yīng) 的較高級匹配線的預(yù)估計狀態(tài)的電路，來使所述單個的匹配線響應(yīng)于所述啟用信息而從對應(yīng)的較高級匹配線去耦。
25. 根據(jù)權(quán)利要求23所述的TLB電路，其中所述多級分層CAM電路經(jīng)配置以通過迫 使所述較高級單個的匹配線不管對應(yīng)的較低級匹配線的狀態(tài)為如何而放電，來使所 述單個的匹配線響應(yīng)于所述啟用信息而從對應(yīng)的較高級匹配線去耦。
26. —種包含根據(jù)權(quán)利要求21所述的TLB電路的微處理器。
全文摘要
在不會不利地影響性能的情況下減少多級分層內(nèi)容可尋址存儲器(CAM)中的功率消耗。根據(jù)多級分層CAM電路的一個實施例，所述CAM電路包括多個較低級匹配線、多個較高級匹配線和匹配線恢復(fù)電路。所述較低級匹配線經(jīng)配置以在預(yù)估計周期期間恢復(fù)到預(yù)估計狀態(tài)。所述較高級匹配線經(jīng)配置以在估計周期期間捕獲所述較低級匹配線中的一個或一個以上的相應(yīng)群組的估計狀態(tài)，且在所述預(yù)估計周期期間恢復(fù)到預(yù)估計狀態(tài)。所述匹配線恢復(fù)電路經(jīng)配置以防止所述較低級匹配線中的至少一者響應(yīng)于對應(yīng)的啟用信息而恢復(fù)到所述預(yù)估計狀態(tài)，所述啟用信息例如是指示是否利用匹配線搜索結(jié)果的一位或多位。
文檔編號G11C15/04GK101501780SQ200780028826
公開日2009年8月5日 申請日期2007年8月1日 優(yōu)先權(quán)日2006年8月4日
發(fā)明者杰弗里·赫伯特·費(fèi)希爾, 蔡賈名, 邁克爾·泰坦·潘 申請人:高通股份有限公司