專利名稱：半導(dǎo)體存儲裝置、以及其讀取方法和讀取電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體存儲裝置，并尤其涉及一種可有效適用于半導(dǎo)體存 儲裝置讀出的技術(shù)，其中在該半導(dǎo)體存儲裝置中多個存儲器單元與一個位線連 接，并且位線電容很大。
背景技術(shù)：
通常，諸如掩模型ROM、 PROM和EPROM的非易失性存儲器通過將各 存儲單元設(shè)定為兩個狀態(tài)之一，即在施加讀取電壓時允許電流在源、漏之間流 動以及不允許電流在源、漏之間流動，設(shè)定各存儲器單元存儲信息。
圖7所示為掩模型ROM的典型結(jié)構(gòu)。存儲器700包括具有以矩陣形式設(shè) 置的存儲器單元的存儲器單元陣列102。圖8所示為存儲器單元陣列102的具 體電路結(jié)構(gòu)，其中存儲器單元MC以矩陣形式排列。位于同一行的存儲器單元 MC的柵極共同地與同一字線WL0到WLn連接。存儲器單元MC中位于同一 列中的特定存儲器單元的漏極根據(jù)存儲在存儲器單元中的數(shù)據(jù)共同地與位線 BL0到BLm連接。艮卩，漏極與位線連接的存儲器單元MC為存儲數(shù)據(jù)"1" 的存儲器單元，而漏極與位線不連接的存儲器單元為存儲數(shù)據(jù)"0"的存儲器 單元。存儲器單元MC的源極共同地連接并且接地。通過存儲器單元MC的 這種連接方式，當(dāng)向所選擇的字線WL和位線BL施加讀取電壓以讀取存儲在 所選存儲器單元的數(shù)據(jù)時，如果存儲器單元MC的漏極與位線連接，則存儲器 單元電流經(jīng)過存儲器單元MC從位線BL流向地電勢。如果存儲器單元MC的 漏極處于打開狀態(tài)，則從位線BL到地電勢沒有電流路徑產(chǎn)生。通過確定流至 所選位線的電流，可以讀取存儲在所選存儲器單元中的數(shù)據(jù)。
在圖7中，行解碼器108響應(yīng)于外部接收的行地址選擇在存儲器單元陣列
102中運行的字線WL其中之一，并且向存儲器單元MC102-1到102-8的柵極 施加讀取電壓。列解碼器110響應(yīng)于外部接收的列地址輸出用于驅(qū)動列選擇柵 104的位線選擇信號Ysel一0到Y(jié)sel一k。在列選擇柵104中，由位線選擇信號 Ysel一0到Y(jié)sd—k驅(qū)動的選擇晶體管104-1到104-8選擇性地與連接到存儲器單 元MC102-1到102-8的漏極的位線連接至讀取決定電路114-1和114-2。
現(xiàn)在將參照圖9描述對于存儲在所選存儲器單元MC中的數(shù)據(jù)的讀取操 作。在圖9中，ADD表示輸入地址信號。響應(yīng)于在時刻tl時地址A0輸入的 地址變化，行解碼器108選擇具體的字線，列解碼器110激活用于選擇具體位 線的具體位線選擇信號Ysel，并且存儲器中的控制器(未示出)產(chǎn)生預(yù)充電信 號PR。在收到預(yù)充電信號時，預(yù)充電晶體管112-1到U2-3對連接到讀取決定 電路114-1和114-2的節(jié)點NRED-1和NRED-2以及作為各讀取決定電路114-1 和114-2的另一輸入的基準(zhǔn)輸入節(jié)點NREF預(yù)充電到預(yù)定電勢，如圖9中的 NRED/NREF所示。在將讀取節(jié)點NRED-1和NRED-2預(yù)充電到所示電勢時， 還對響應(yīng)于位線選擇信號Ysd通過列選擇柵104選擇的位線BL進(jìn)行預(yù)充電。 在時刻t2預(yù)充電操作終止，讀取節(jié)點NRED-1和NRED-2的電勢根據(jù)所選存 儲器單元的單元電流放電。注意根據(jù)存儲器單元的漏極端子是否與位線連接存 在兩種類型的存儲器單元， 一種允許電流流過，而另一種不允許電流流過。如 果選擇漏極與位線BL連接的存儲器單元MC，在時刻t2以及該時刻以后通過 存儲器單元電流放電在預(yù)充電操作下存儲的電荷。因此電勢隨時間的變化如 204所示。如果選擇漏極為開路的存儲器單元MC，則在預(yù)充電操作下存儲的 電荷保持不變，并因此該電勢如202所示。如圖9中的206所示，基準(zhǔn)節(jié)點 NREF的電勢位于讀取節(jié)點電勢202和204之間，該基準(zhǔn)節(jié)點NREF的電勢設(shè) 計為以設(shè)定為存儲單元電流的一半的基準(zhǔn)電流放電。Sout表示讀取決定電路 114-1和114-2的輸出波形。在讀取節(jié)點電勢202或者204與基準(zhǔn)電勢206之 間的電勢差達(dá)到在決定電路114-1和114-2中進(jìn)行穩(wěn)定讀取操作所需的值時讀 取數(shù)據(jù)Sout (SO)完成。在完成從讀取決定電路114-1和114-2讀取數(shù)據(jù)Sout (S0)的時刻t3，輸入到鎖存電路118-1和118-2的時鐘端Cp的信號DL變 為低，從而允許通過鎖存電路118-1和118-2鎖存來自讀取決定電路114-1和 114-2的讀取數(shù)據(jù)。輸出數(shù)據(jù)Dout (D0)然后從鎖存電路118-1和118-2輸出。
一旦通過鎖存電路118-1和118-2對于讀取決定電路114-1和114-2輸出 的鎖存過程完成，即將位線選擇信號Ysel設(shè)定為"L"，釋放位線選擇并停止 讀取決定電路114-1和H4-2的工作。同時，信號DIS變?yōu)?H"，并因此通過 位線復(fù)位電路702中的晶體管702-1到702-8放電所選位線中的剩余電荷。在 完成放電時將信號DIS設(shè)為"L"，從而結(jié)束放電操作。這樣，完成一個讀取 操作周期。
在時刻t4，輸入下一讀取地址，并重復(fù)上述的讀取操作周期。
如上所述，在預(yù)充電連接到包括所選的位線的讀取節(jié)點和基準(zhǔn)節(jié)點的電 容、然后通過存儲器單元電流以及基準(zhǔn)電流放電從而執(zhí)行讀出的方法中，在已 經(jīng)讀取存儲器單元中存儲的數(shù)據(jù)后所選位線和基準(zhǔn)節(jié)點中的剩余電荷必須釋 放。當(dāng)與所選的字線連接的所有存儲器單元具有數(shù)據(jù)"0"且順序選擇位線以 執(zhí)行讀取時，如果不執(zhí)行讀取后位線放電則預(yù)充電數(shù)據(jù)將一直保持在所有位線 中。如果在該狀態(tài)地址改變以選擇與都具有數(shù)據(jù)"1"的存儲器單元MC連接 的字線，則在位線中的剩余電荷在某一時刻會通過存儲器單元釋放，由于噪聲 導(dǎo)致出現(xiàn)故障。為了避免該問題，每個讀取周期均要執(zhí)行讀取后的位線放電。
基于上述描述，在上述讀取方法中的讀取周期除了用于行解碼器108、列 解碼器110等選擇存儲單元的操作時間以及讀取決定電路114的確定時間以外 還包括預(yù)充電時間和放電時間。
在日本提前公開專利申請No.2002-216488中公開了一種縮短預(yù)充電時間 和放電時間以加速讀取周期的技術(shù)。圖IO示出基于該公開的技術(shù)的示例性電 路，用相同的附圖標(biāo)號表示與圖7中的電路操作類似的元件。存儲器1000與 圖7中的結(jié)構(gòu)的區(qū)別在于并非通過公共控制信號DIS而是通過多個控制信號 ResO到Res3控制在與位線BL連接的位線復(fù)位電路1002中的位線復(fù)位晶體 管。在該實施例中，執(zhí)行控制使得在給定讀取周期中讀取的位線的剩余電荷放 電與下一讀取周期的讀取操作并行執(zhí)行。
參照圖ll描述該操作。響應(yīng)于在時刻tl的地址AO輸入的地址變化，行 解碼器108選擇具體字線，而列解碼器110激活對應(yīng)于地址AO的位線選擇信 號Ysd一0。對于與通過位線選擇信號Ysd_0選擇的位線連接的所選存儲器單 元執(zhí)行類似于參照圖7和圖8中所描述的操作的讀取操作。通過鎖存電路118 鎖存在該讀取操作下通過讀取決定電路114讀取的數(shù)據(jù)Sout (S0)，并且輸出
數(shù)據(jù)Dout (D0)。 一旦通過鎖存電路118完成對讀取決定電路114輸出的鎖存 過程，即將位線選擇信號Ysel設(shè)定為"L"，釋放位線選擇并停止讀取決定電 路114工作從而終止讀取操作。
一旦在該周期中終止讀取操作，則在時刻t4改變地址輸入信號變?yōu)锳l 從而啟動下一周期的讀取操作。在接收到地址A1時，列解碼器110激活對應(yīng) 于地址Al的位線選擇信號Ysel—1。讀取與通過位線選擇信號Ysd—1選擇的 位線連接的存儲器單元。與該讀取操作并行執(zhí)行，將復(fù)位信號ResO設(shè)為"H"， 從而釋放在前一讀取周期讀取的位線中的剩余電荷。
如上所述，在上述專利文獻(xiàn)公開的技術(shù)中，通過與下一周期的讀取操作并 行執(zhí)行該讀取操作終止后位線剩余電荷放電操作可以加速讀取周期。
但是，在給定讀取周期的位線剩余電荷放電與下一周期的讀取操作并行執(zhí) 行的控制過程中存在問題。由于在地址改變并且下一周期讀取操作開始之后執(zhí) 行位線剩余電荷放電，因此在圖11所示的時間周期t6到t5同時執(zhí)行下一周期 的讀取操作以及前一讀取位線中的剩余電荷放電。如果在讀取周期選擇的位線 和下一讀取周期所選的位線彼此相鄰，則在讀取決定操作期間相鄰位線的電勢 可能變化，從而經(jīng)耦合電容由于噪聲導(dǎo)致對讀取決定操作產(chǎn)生影響。這可能妨 礙穩(wěn)定的讀取操作。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供用于對讀取周期中讀取位線中的剩余電荷放電的 半導(dǎo)體存儲器裝置，在該裝置中即使所選擇的位線與前一讀取周期所選擇的位 線相鄰，仍然可以防止在一個讀取周期的讀取決定操作期間由于前一讀取周期 的位線剩余電荷放電導(dǎo)致所選位線的電勢發(fā)生變化。
為了解決上述的現(xiàn)有技術(shù)問題，根據(jù)本發(fā)明，僅在位線選擇性連接到讀取 決定電路以執(zhí)行讀取操作期間取消選擇性連接到讀取決定電路的位線的復(fù)位 狀態(tài)。
具體地，本發(fā)明所述的一種用于半導(dǎo)體存儲器裝置的讀取方法是一種用于 包括多條字線、多條位線以及位于多條字線和多條位線的的各交叉部分之間的 存儲器單元的半導(dǎo)體存儲器裝置的讀取方法，位線除讀取操作期間以外的全部
時間均處于復(fù)位狀態(tài)，該方法包括如下步驟僅在選擇用于讀取的位線以及所
述位線連接到讀取電路時取消位線的復(fù)位狀態(tài)；通過所選的位線讀取存儲在所 選存儲器單元中的信息；斷開所選位線與所述讀取電路之間的連接并在完成所 選存儲器單元的讀取后復(fù)位所選位線。
在本發(fā)明的讀取方法的實施方式中，位線的復(fù)位狀態(tài)為所述位線設(shè)定為基 準(zhǔn)電勢的狀態(tài)。
在本發(fā)明的讀取方法的另一實施方式中，通過從基準(zhǔn)電勢釋放位線執(zhí)行取 消該位線的復(fù)位狀態(tài)。
可選地，本發(fā)明所述的用于半導(dǎo)體存儲器裝置的讀取方法是用于包括多條 字線、多條位線以及位于多條字線和多條位線的各交叉部分之間的存儲器單元 的半導(dǎo)體存儲器裝置的讀取方法，位線除讀取操作期間以外均處于復(fù)位狀態(tài)， 該方法包括如下步驟響應(yīng)于輸入地址選擇性將位線連接到讀取電路上；響應(yīng) 于輸入地址取消選擇性連接到讀取電路的位線的復(fù)位狀態(tài)；通過所選位線讀取 存儲在所選存儲器單元中的信息；斷開所選位線與所述讀取電路之間的連接并 在完成所選存儲器單元的讀取后復(fù)位所選位線。
在本發(fā)明的讀取方法的實施方式中，選擇性將位線連接到讀取電路上的步 驟與取消選擇性連接到讀取電路的位線的復(fù)位狀態(tài)的步驟基本同時執(zhí)行。
在本發(fā)明的讀取方法的另一實施方式中，位線的復(fù)位狀態(tài)為所述位線設(shè)定 為基準(zhǔn)電勢的狀態(tài)。
在本發(fā)明的讀取方法的再一實施方式中，通過從基準(zhǔn)電勢釋放位線執(zhí)行取 消該位線的復(fù)位狀態(tài)。
本發(fā)明中用于半導(dǎo)體存儲器裝置的讀取電路是用于包括多條字線、多條位 線以及位于多條字線和多條位線的各交叉部分之間的存儲器單元的半導(dǎo)體存 儲器裝置的讀取電路，該讀取電路包括用于在除讀取操作期間以外所有時間 復(fù)位位線的位線復(fù)位電路；用于響應(yīng)于輸入地址產(chǎn)生位線選擇信號的選擇信號 產(chǎn)生電路；用于根據(jù)位線選擇信號將位線選擇性地連接到讀取電路的連接電 路；用于根據(jù)位線選擇信號取消選擇性連接到讀取電路上的位線的復(fù)位狀態(tài)的 位線復(fù)位取消電路；以及通過所選位線讀取存儲在所選存儲器單元中的信息的 讀取決定電路。
在本發(fā)明的讀取電路的實施方式中，位線復(fù)位電路將位線設(shè)定為基準(zhǔn)電勢。
在本發(fā)明的讀取電路的另一實施方式中，位線復(fù)位取消電路取消采用位線 選擇信號通過位線復(fù)位電路設(shè)定的位線復(fù)位狀態(tài)。
本發(fā)明所述的半導(dǎo)體存儲器裝置是包括多條字線、多條位線以及位于多條 字線和多條位線的各交叉部分之間的存儲器單元的半導(dǎo)體存儲器裝置，該裝置 還包括用于響應(yīng)于輸入地址在多條字線中選擇具體字線的行解碼器；用于響 應(yīng)于另一輸入地址輸出用于在多條位線中選擇具體位線的位線選擇信號的列 解碼器；用于讀取存儲在所選的存儲單元中的信息的讀取電路；用于根據(jù)來自 列解碼器的位線選擇信號選擇性地將多條位線中的具休位線連接到讀取電路 的列選擇電路；以及用于根據(jù)來自列解碼器的位線選擇信號控制位線和基準(zhǔn)電 勢之間導(dǎo)通狀態(tài)的開關(guān)電路。
在本發(fā)明的半導(dǎo)體存儲器裝置的實施方式中，半導(dǎo)體存儲器裝置還包括在 讀取開始時用于充電讀取節(jié)點的充電電路。
在本發(fā)明的半導(dǎo)體存儲器裝置的另一實施方式中，所述列選擇電路包括N 溝道晶體管，并且開關(guān)電路包括P溝道晶體管，所述P溝道晶體管的柵極接 收和施加給N溝道晶體管的柵極一樣的信號。
在本發(fā)明的半導(dǎo)體存儲器裝置的再一實施方式中，構(gòu)成所述開關(guān)電路的P 溝道晶體管的電流驅(qū)動能力遠(yuǎn)小于充電電路的電流驅(qū)動能力。
在本發(fā)明的半導(dǎo)體存儲器裝置的再一實施方式中，構(gòu)成所述開關(guān)電路的P 溝道晶體管的尺寸小于構(gòu)成充電電路的晶體管的尺寸。
在本發(fā)明的半導(dǎo)體存儲器裝置的再一實施方式中，所述列選擇電路包括第 一N溝道晶體管，而開關(guān)電路包括第二N溝道晶體管，其中該第二N溝道晶 體管的柵極接收與施加給第一 N溝道晶體管的柵極信號極性相反的信號。
在本發(fā)明的半導(dǎo)體存儲器裝置的再一實施方式中，構(gòu)成所述開關(guān)電路的第 二N溝道晶體管的電流驅(qū)動能力遠(yuǎn)小于充電電路的電流驅(qū)動能力。
在本發(fā)明的半導(dǎo)體存儲器裝置的再一實施方式中，構(gòu)成所述開關(guān)電路的第 二N溝道晶體管的尺寸小于構(gòu)成充電電路的晶體管的尺寸。
可選地，本發(fā)明所述的半導(dǎo)體存儲器裝置是包括多條字線、多條位線以及 位于多條字線和多條位線的各交叉部分之間的存儲器單元的半導(dǎo)體存儲器裝 置，該裝置包括:用于響應(yīng)于輸入地址在多條字線中選擇具體字線的行解碼器; 用于響應(yīng)于另一輸入地址輸出用于在多條位線中選擇具體位線的位線選擇信
號的列解碼器；用于讀取存儲在所選的存儲器單元中的讀取信息的讀取電路； 用于根據(jù)來自列解碼器的位線選擇信號在多條位線中選擇具體位線的第一列 選擇電路；用于根據(jù)來自列解碼器的位線選擇性地將第一列選擇電路的輸出連 接到讀取電路的第二列選擇電路；以及用于根據(jù)來自列解碼器的位線選擇信號 控制位線和基準(zhǔn)電勢之間導(dǎo)通狀態(tài)的第一和第二開關(guān)電路。
在本發(fā)明的半導(dǎo)體存儲器裝置的實施方式中，半導(dǎo)體存儲器裝置還包括用 于在讀取開始時充電讀取節(jié)點的充電電路。
在本發(fā)明的半導(dǎo)體存儲器裝置的另一實施方式中，第一列選擇電路包括第 一N溝道晶體管，第二列選擇電路包括第二N溝道晶體管，第一開關(guān)電路包 括第一 p溝道晶體管，所述第一 P溝道晶體管的柵極接收與施加給第一 N溝 道晶體管的柵極一樣的信號，而第二開關(guān)電路包括第二P溝道晶體管，所述第 二 P溝道晶體管的柵極接收與施加給第二 N溝道晶體管的柵極一樣的信號。
在本發(fā)明的半導(dǎo)體存儲器裝置的再一實施方式中，構(gòu)成所述第一和第二開 關(guān)電路的P溝道晶體管的電流驅(qū)動能力遠(yuǎn)小于充電電路的電流驅(qū)動能力。
在本發(fā)明的半導(dǎo)體存儲器裝置的再一實施方式中，構(gòu)成所述第一和第二開 關(guān)電路的P溝道晶體管的尺寸小于構(gòu)成充電電路的晶體管的尺寸。
在本發(fā)明的半導(dǎo)體存儲器裝置的再一實施方式中，所述第一列選擇電路包 括第一N溝道晶體管，而第二列選擇電路包括第二N溝道晶體管，第一開關(guān) 電路包括第三N溝道晶體管，其中該第三N溝道晶體管的柵極接收與施加給 第一 N溝道晶體管的柵極的信號極性相反的信號，而第二開關(guān)電路包括第四N 溝道晶體管，其中該第四N溝道晶體管的柵極接收與施加給第二 N溝道晶體 管的柵極的信號極性相反的信號。
在本發(fā)明的半導(dǎo)體存儲器裝置的再一實施方式中，構(gòu)成所述第一和第二開 關(guān)電路的N溝道晶體管的電流驅(qū)動能力遠(yuǎn)小于充電電路的電流驅(qū)動能力。
在本發(fā)明的半導(dǎo)體存儲器裝置的再一實施方式中，構(gòu)成所述第一和第二開 關(guān)電路的N溝道晶體管的尺寸小于構(gòu)成充電電路的晶體管的尺寸。
在本發(fā)明的讀取方法的一實施方式中，存儲器單元為掩模型ROM單元。
在本發(fā)明所述讀取方法的另一實施方式中，存儲器單元為具有浮柵的兩層 柵結(jié)構(gòu)的非易失性存儲器單元。
在本發(fā)明所述讀取方法的再一實施方式中，存儲器單元為具有由氧化膜-
氮化膜-氧化膜(ONO)結(jié)構(gòu)的柵氧化膜的電荷擷取(chargetrap)型非易失存 儲器。
因此，在根據(jù)本發(fā)明所述的用于半導(dǎo)體存儲器裝置的讀取方法中，在除讀 取操作期間以外的全部時間內(nèi)位線都設(shè)定在復(fù)位狀態(tài)。僅在選擇了位線并將該 位線連接到用于讀取操作的讀取電路上時取消所選位線的復(fù)位狀態(tài)。因此，不 必等待下一讀取周期開始就可以在讀取操作后啟動位線剩余電荷放電，并因此 可以縮短讀取周期并獲得穩(wěn)定的讀取操作。
在根據(jù)本發(fā)明所述的用于半導(dǎo)體存儲器裝置的讀取方法中，在除讀取操作 期間以外的全部時間內(nèi)位線都設(shè)定在復(fù)位狀態(tài)?？梢酝瑫r執(zhí)行選擇位線并將該 位線連接到用于讀取操作的讀取電路上的操作以及取消所選位線的復(fù)位狀態(tài) 的操作。因此，可以實現(xiàn)以優(yōu)化的時序縮短讀取周期。
在根據(jù)本發(fā)明所述的用于半導(dǎo)體存儲器裝置的讀取電路中，可以通過位線 選擇信號控制讀取操作后的位線剩余電荷放電。因此，可以通過簡單的電路結(jié) 構(gòu)縮短讀取周期，并獲得穩(wěn)定的讀取操作。
在根據(jù)本發(fā)明所述的半導(dǎo)體存儲器裝置中，可以通過列解碼器的輸出信號 控制位線選擇以及讀取操作后的位線剩余電荷放電。因此，可以實施通過簡單 的電路結(jié)構(gòu)縮短讀取周期的存儲器。
在根據(jù)本發(fā)明所述的半導(dǎo)體存儲器裝置中，對于位線剩余電荷放電采用多 級串聯(lián)連接的列選擇電路和并聯(lián)連接的第一和第二開關(guān)電路。因此，可以通過 簡單電路結(jié)構(gòu)實現(xiàn)縮短讀取周期的目的。


圖1所示為本發(fā)明的實施方式1中的示例性存儲器結(jié)構(gòu)； 圖2所示為圖1中讀取操作的時序圖3所示為本發(fā)明的實施方式2中的示例性存儲器結(jié)構(gòu)；
圖4所示為圖3中讀取操作的時序圖5所示為本發(fā)明的實施方式3中的示例性存儲器結(jié)構(gòu)；
圖6為實施方式4的讀取操作時序圖7所示為傳統(tǒng)的存儲器結(jié)構(gòu)圖8為存儲器單元陣列圖9為圖7的讀取操作時序圖IO為改進(jìn)后的傳統(tǒng)存儲器結(jié)構(gòu)圖；以及
圖11為圖io的讀取操作時序圖。
具體實施例方式
以下，將參照附圖詳細(xì)描述本發(fā)明的優(yōu)選實施方式。 (實施方式1)
圖1示出本發(fā)明的實施方式1所述的半導(dǎo)體存儲器裝置的示例性結(jié)構(gòu)，其
中通過相同的附圖標(biāo)記表示和圖7所示電路元件類似的元件。存儲器100包括 行解碼器108和列解碼器(選擇信號產(chǎn)生電路)110。行解碼器108響應(yīng)于外 部接收的行地址選擇在存儲器單元陣列102中運行的字線WL其中之一，從而 向存儲器單元MC102-1到102-8的柵極施加讀取電壓。列解碼器110響應(yīng)于 外部接收的列地址產(chǎn)生并輸出用于驅(qū)動列選擇柵104的位線選擇信號YsdJ) 到Y(jié)sel一k。在列選擇柵(連接電路和列選擇電路)104中通過位線選擇信號 YselJ)到Y(jié)sd—k驅(qū)動的N溝道選擇晶體管104-1到104-8選擇性地將連接到 存儲器單元MC102-1到102-8的漏極的位線BL-0到BL-7連接至讀取決定電 路114-1和114-2。
由P溝道晶體管106-1到106-8構(gòu)成的位線復(fù)位電路(位線復(fù)位電路和開 關(guān)電路)106釋放位線中的剩余電荷。P溝道晶體管106-1到106-8的柵極與 來自列解碼器110的位線選擇信號YselJ)到Y(jié)sel一k連接，并且與列選擇柵104 中連接到同一位線上的N溝道選擇晶體管104-1到104-8在導(dǎo)通和不導(dǎo)通方面 以相反的方式工作。換句話說，在沒有執(zhí)行讀取操作時在列選擇柵104中的選 擇晶體管104-1到104-8不導(dǎo)通，而此時P溝道復(fù)位晶體管106-1到106-8導(dǎo) 通過從而將位線設(shè)定為在基準(zhǔn)電勢的復(fù)位狀態(tài)。以與下文描述的預(yù)充電晶體管 112-1到112-3相比非常小的值設(shè)定P溝道晶體管106-1到106-8的電流驅(qū)動能 力。通過輸入地址信號，在來自列解碼器110的位線選擇信號Ysel一O到Y(jié)sel一k 的控制下選擇列選擇柵104中選擇晶體管104-1到104-8其中之一并使其導(dǎo)通。 同時，與相應(yīng)位線連接的P溝道復(fù)位晶體管106-1到106-8其中之一截止，使 得該位線與基準(zhǔn)電勢斷開連接并且從而釋放該位線的復(fù)位狀態(tài)。在該狀態(tài)啟動 讀取操作。這樣，在選擇并導(dǎo)通列選擇柵104中選擇晶體管104-1至lj 104-8任
意之一時，通過來自列解碼器110的位線選擇信號YsdJ)到Y(jié)sel一k中相應(yīng)其 中之一截止P溝道復(fù)位晶體管106-1到106-8中相應(yīng)之一。這構(gòu)成了位線復(fù)位 取消電路107。
參照圖2描述對于在所選存儲器單元MC中存儲的數(shù)據(jù)的讀取操作。在圖 2中，ADD表示輸入地址信號。響應(yīng)于在時刻tl時地址AO輸入的地址變化， 行解碼器108選擇具體的字線，列解碼器110激活用于選擇對應(yīng)于地址A0的 位線的位線選擇信號Ysel—0。通過該位線選擇信號Ysel—0，將與要選擇的存 儲器單元連接的位線連接到讀取決定電路U4-l和114-2上。同時位于位線復(fù) 位電路106中的P溝道復(fù)位晶體管106-1和106-5截止，從基準(zhǔn)電壓釋放所選 位線。隨著在時刻tl地址的變化，存儲器中的控制器(未示出)產(chǎn)生預(yù)充電 信號PR。在接收到預(yù)充電信號時，預(yù)充電晶體管(充電電路)112-1至lj 112-3 對連接到讀取決定電路114-1和114-2的讀取節(jié)點NRED-1和NRED-2以及作 為各讀取決定電路114-1和114-2的另一輸入的基準(zhǔn)輸入節(jié)點NREF預(yù)充電到 預(yù)定電勢，如圖2中的NRED/NREF所示。在將讀取節(jié)點NRED-1和NRED-2 預(yù)充電到所示電勢時，還對響應(yīng)于位線選擇信號Ysel—0通過列選擇柵104選 擇的位線BL進(jìn)行預(yù)充電。
在時刻t2預(yù)充電操作終止，根據(jù)在選擇的存儲器單元中的單元電流放電 讀取節(jié)點NRED-1和NRED-2的電勢。注意根據(jù)存儲器單元的漏極端子是否與 位線連接存在兩種類型的存儲器單元102， 一種允許電流流過，而另一種不允 許電流流過。如果選擇漏極與位線BL連接的存儲器單元MC，在時刻t2以及 該時刻以后通過存儲器單元電流放電在預(yù)充電操作下存儲的電荷。因此電勢隨 時間的變化如204所示。如果選擇漏極為開路的存儲器單元MC，則在時刻t2 以及該時刻以后預(yù)充電操作下存儲的電荷保持不變，并因此該電勢如202所 示。如圖2中的206所示，基準(zhǔn)節(jié)點NREF的電勢位于讀取節(jié)點電勢202和 204之間，該基準(zhǔn)節(jié)點NREF的電勢用于以設(shè)定為存儲單元電流的一半的基準(zhǔn) 電流放電。Sout表示讀取決定電路114-1或114-2的輸出波形。在讀取節(jié)點電 勢202或者204與基準(zhǔn)電勢206之間的電勢差達(dá)到在讀取決定電路114-1和 114-2中進(jìn)行穩(wěn)定讀取操作所需的值時讀取數(shù)據(jù)Sout (S0)完成。在完成從讀 取決定電路114-i和114-2讀取數(shù)據(jù)Sout(S0)的時刻t3，連接到鎖存電路U8-l 和118-2的時鐘端Cp的信號DL變低，從而允許通過鎖存電路118-1和118-2
鎖存來自讀取決定電路114-1和114-2的讀取數(shù)據(jù)。然后從鎖存電路118-1和 118-2輸出輸出數(shù)據(jù)Dout (D0)。
--旦通過鎖存電路118-1和118-2完成對于讀取決定電路114-1禾口 114-2 輸出的鎖存過程，讀取決定電路114-1和114-2就停止工作。此外，列解碼器 110的輸出信號Ysel—0設(shè)定為"L"，使得列選擇柵104的選擇晶體管104-1 和104-5停止導(dǎo)通同時與相應(yīng)位線連接的P-溝道復(fù)位晶體管106-1和106-5進(jìn) 入導(dǎo)通狀態(tài)，從而釋放讀取位線中的剩余電荷。
在前一讀取周期位線剩余電荷放電完成前啟動下一周期的讀取操作。一旦 在通過P-溝道復(fù)位晶體管106-1和106-5進(jìn)行的前一讀取周期的位線剩余電荷 放電還在進(jìn)行的時刻t4輸入下一周期的讀取地址Al，則以前一周期所執(zhí)行的 方式執(zhí)行下一周期的讀取操作。即，響應(yīng)于地址信號的改變預(yù)充電讀取節(jié)點并 在預(yù)充電時間終止后通過用存儲器單元電流放電執(zhí)行讀取決定操作。
如果通過輸入地址Al選擇的位線不同于通過前一輸入地址A0選擇的位 線，則可以在時間周期t3到t5將用于下一周期的讀取操作的預(yù)充電操作與前 一讀取周期的位線剩余電荷放電操作并行執(zhí)行，如讀取節(jié)點電勢 NRED/NREF—a和NRED/NREF一b所示。在通過NRED/NREF—a所示的前-一讀 取周期的操作中，在完成讀取決定操作后不等下一周期開始就啟動位線剩余電 荷放電操作。因此放電操作可以在下一讀取周期的預(yù)充電操作時間內(nèi)完成。因 此，即使在下一讀取周期選擇的位線與在前一讀取周期選擇的位線相鄰，也可 以在不受由于放電操作導(dǎo)致的噪聲影響的情況下執(zhí)行讀取操作。
如果通過輸入地址Al選擇的位線與通過前一輸入地址A0選擇的位線相 同，同一位線在時刻t3完成讀取操作以后的位線放電時間中途切換至下一讀 取周期中的預(yù)充電操作，如讀取節(jié)點電勢NRED/NREF—c所示。由于預(yù)充電是 用于將讀取節(jié)點設(shè)定為所需電勢的操作，因此該操作不受在位線中存在的剩余 電荷(若有的話)的影響。
如上所述，對于對存儲器單元的讀取操作來說，連接到所選位線的復(fù)位晶 體管僅在列選擇柵104中的相應(yīng)選擇晶體管導(dǎo)通期間截止，所述選擇晶體管用 于響應(yīng)輸入地址選擇位線。在該控制下，位線放電操作可以和下一周期用于讀 取操作的預(yù)充電操作并行執(zhí)行，并且因此在獲得穩(wěn)定讀取操作的同時縮短讀取 周期。
(實施方式2)
在圖1所示的結(jié)構(gòu)中，位于列選擇柵104中的選擇晶體管104-1和104-8 為N-溝道晶體管而位線復(fù)位電路106由P-溝道晶體管106-1和106-8構(gòu)成，使 得來自列解碼器110的選擇信號Ysd_0到Y(jié)sel—k可以用作公共控制信號。但 是，在該結(jié)構(gòu)中，由于由P-溝道晶體管構(gòu)成的位線復(fù)位電路106執(zhí)行向地電 勢放電，因此在復(fù)位后P-溝道晶體管的閾值電壓保留作為位線電勢。因此， 當(dāng)在多條位線中存在電荷殘留并且在向不同字線轉(zhuǎn)換時經(jīng)由存儲器單元在某 時刻釋放剩余電荷時出現(xiàn)的現(xiàn)有技術(shù)中所述的噪聲影響問題某種程度上依然 存在。
圖3所示為在位線復(fù)位以后剩余電荷變?yōu)?的示例性電路結(jié)構(gòu)。圖3所示 的存儲器300與圖1中的存儲器100的不同之處在于位線復(fù)位電路304由N 溝道晶體管(第二N溝道晶體管)304-1到304-8構(gòu)成，該晶體管和構(gòu)成列選 擇柵302的N溝道晶體管(第一N溝道晶體管)302-1至U 302-8具有一樣的極 性，并且反相器306對輸出自列解碼器110的位線選擇信號Ysel—0到Y(jié)sdjc 進(jìn)行反相以用于驅(qū)動由N溝道晶體管304-1到304-8的柵極。
因此，類似于構(gòu)成圖1所示的位線復(fù)位電路106的P溝道晶體管106-1到 106-8，構(gòu)成位線復(fù)位電路304的N溝道晶體管304-1到304-8與列選擇柵302 的N溝道晶體管302-1到302-8以相反的導(dǎo)通/截止方式工作。在圖3所示的 結(jié)構(gòu)中，通過位線復(fù)位電路304中的N溝道晶體管304-1到304-8執(zhí)行位線的 復(fù)位操作，可以放電位線中的剩余電荷使得位線電勢的值變?yōu)榈仉妱荨?br> 圖4所示為圖3所示存儲器的操作波形，與圖2所示的波形的不同之處在 于在通過如上所述讀取節(jié)點NRED-a和NRED-b進(jìn)行讀取決定操作后的位線復(fù) 位操作中，通過N溝道晶體管304-1到304-8將剩余電荷放電為接近地電勢。
如上所述，通過圖3所示的結(jié)構(gòu)，在對于所選位線執(zhí)行讀取操作以后通過 放電操作將剩余電荷減少到幾乎為0。這使得減少在隨著地址變化向不同字線 轉(zhuǎn)換時可以通過存儲器單元減小由于剩余電荷的放電導(dǎo)致的噪聲的影響。
(實施方式3)
在圖1和圖3中，所示為列選擇柵104和302由連接到位線上的一級選擇 晶體管104-1到104-8和302-1到302-8構(gòu)成。為了減少列解碼器110所需的
位線選擇信號數(shù)量，該列選擇柵還可以由多個串聯(lián)連接的級構(gòu)成。
圖5所示為列選擇柵由兩個串聯(lián)連接選擇晶體管級構(gòu)成的示例性存儲器
結(jié)構(gòu)。在圖5所示的存儲器500中，該列選擇柵具有包括第一列選擇柵(第一 列選擇電路)505和第二列選擇柵(第二列選擇電路)506的兩級結(jié)構(gòu)，其中 第一列選擇柵505由N-溝道晶體管505-1、 505-2、 505-5和505-6構(gòu)成，第二 列選擇柵506由第二 N-溝道晶體管506-1和506-2構(gòu)成。通過由第一列解碼器 508輸出的位線選擇信號Ysel一OO到Y(jié)sd—03以及由第二列解碼器510輸出的 位線選擇信號Ysel一lO和Ysel一ll分別驅(qū)動N-溝道晶體管。在對應(yīng)于輸入地址 的位線選擇中，在第一列選擇柵505和第二列選擇柵506中串聯(lián)連接的選擇晶 體管組合中，與在兩個選擇柵中均處于導(dǎo)通狀態(tài)的選擇晶體管連接的位線與讀 取決定電路114-1和114-2連接。
通過圖5所示的結(jié)構(gòu)，可以明顯降低從列解碼器輸出的位線選擇信號的數(shù)
在圖5所示的存儲器結(jié)構(gòu)中，列選擇柵具有包括第一列選擇柵505和第二 列選擇柵506的兩級結(jié)構(gòu)，位線復(fù)位電路502包括通過從第一列解碼器508 輸出的選擇信號驅(qū)動的第一P-溝道復(fù)位晶體管(第一開關(guān)電路)502-1到502-6 以及通過從第二列解碼器510輸出的選擇信號驅(qū)動的第二 P-溝道復(fù)位晶體管 (第二開關(guān)電路)504-1到504-6。第一P-溝道復(fù)位晶體管之一和第二P-溝道 復(fù)位晶體管之一并聯(lián)連接到位線之一。
通過上述結(jié)構(gòu)，對于所選存儲器單元的讀取時，兩個并聯(lián)的P-溝道晶體 管均處于截止?fàn)顟B(tài)從而取消所選位線的復(fù)位狀態(tài)并因此執(zhí)行讀取操作，其中所 述兩個并聯(lián)的P-溝道晶體管與連接到在第一列選擇柵505和第二列選擇柵506 的選擇晶體管串聯(lián)連接的組合中導(dǎo)通的兩個選擇晶體管的位線連接。對于連接 到除了所選位線以外的位線的兩個并聯(lián)P溝道晶體管，其中的一個或者兩個晶 體管為導(dǎo)通狀態(tài)，因此位線保持在復(fù)位狀態(tài)。
因此，除了兩種類型的位線選擇信號同時變"H"以驅(qū)動串聯(lián)連接的列選 擇柵505和506以外，圖5所示的存儲器可以執(zhí)行和圖2的時序圖一樣的讀取 操作。
注意在圖5所示的存儲器結(jié)構(gòu)中，位線復(fù)位電路502由P溝道晶體管構(gòu)成， 參照圖2所述，在讀取操作后在位線剩余電荷放電中保留和閾值電壓等效的電 荷。此外，在具有圖5所示的兩級列選擇柵的存儲器結(jié)構(gòu)中，該位線復(fù)位電路
可以由N溝道晶體管構(gòu)成并且可以通過反相從第一列解碼器508和第二列解 碼器510輸出的位線選擇信號獲得的信號驅(qū)動N溝道晶體管的柵極。通過該 結(jié)構(gòu)，如參照圖3和圖4所述，位線在讀取操作后可以無電荷剩余地放電到基 準(zhǔn)電勢。
(實施方式4)
如上所述，在圖l、 3和5所示的電路結(jié)構(gòu)中，為了保證在對選擇用于讀 取的位線預(yù)充電操作期間完成前一周期的剩余電荷放電，所述位線復(fù)位晶體管 106、 304和502必須具有和預(yù)充電晶體管112同等程度的電流驅(qū)動能力。
因此，需要以一定間距(pitch)設(shè)置的位線復(fù)位晶體管106、 304和502 的布圖面積太大而不可忽略。具體地，在采用圖5所示的多級列選擇柵的結(jié)構(gòu) 中，必須以一定位線間距設(shè)置用于每條位線的多個不同的位線復(fù)位晶體管，這 些晶體管的布圖面積增加，由此妨礙了低成本實施。
現(xiàn)在將描述一種既能抑制位線復(fù)位晶體管布圖面積增加又能克服由于剩 余電荷放電導(dǎo)致噪聲影響的方法。
圖6示出和圖5具有同樣電路結(jié)構(gòu)的讀取操作的時序圖，但是將P溝道復(fù) 位晶體管502的電流驅(qū)動能力設(shè)為很小值。
參照圖6，該操作從時刻tl輸入地址A0直到在時刻t3通過鎖存電路118 鎖存讀取數(shù)據(jù)與參照圖2所述的操作一樣。在通過鎖存電路118鎖存讀取數(shù)據(jù) 完成以后，所述與位線連接的P溝道復(fù)位晶體管502立即變?yōu)閷?dǎo)通，釋放讀取 位線中的剩余電荷。此時，由于P溝道復(fù)位晶體管502的電流驅(qū)動能力具有小 值，因此讀取節(jié)點NRED/NREF一a的電勢隨著P溝道復(fù)位晶體管502的小驅(qū)動 電流以緩坡下降。
如果在時刻t4啟動的下一周期讀取時選擇的位線不同于在前一周期讀取 時選擇的位線，則在時刻t4以及t4以后預(yù)充電讀取節(jié)點NRED/NREF—b的電 勢并隨后執(zhí)行讀取決定操作。在這些操作期間，如同由節(jié)點NRED/NREF一a 的電勢所示，緩慢地執(zhí)行前一周期讀取時選擇的位線的剩余電荷放電。
如上所述，通過將P溝道復(fù)位晶體管502的電流驅(qū)動能力設(shè)定為小值，可 以并行執(zhí)行下一周期的讀取操作和前一周期讀取時選擇的位線的剩余電荷放
電操作。因此，即使下一周期讀取操作選擇的位線與前一周期讀取選擇的位線 相鄰，也可以抑制由于位線剩余電荷放電導(dǎo)致的影響?？梢栽O(shè)定P溝道復(fù)位晶 體管502的電流能力從而在隨后多個讀取操作周期執(zhí)行以后完成該讀取操作 后的位線剩余電荷放電。通過這樣，可以避免由于多條位線剩余電荷放電不一 致導(dǎo)致的故障問題。
如果通過輸入地址Al選擇的位線和通過輸入地址A0選擇的位線一樣， 如讀取節(jié)點NRED/NREF一c的電勢所示，同一條位線在時刻t3的讀取操作完 成以后的位線放電期間中途轉(zhuǎn)為下一讀取周期的預(yù)充電操作。由于該預(yù)充電是 以所需電勢設(shè)定讀取節(jié)點的操作，因此該操作不受位線中存在的剩余電荷放電 的影響。
在上述的實施例中，采用掩模型ROM作為存儲器。自然地，應(yīng)該注意到 在針對以讀取電流值的大小作為信息的存儲器的電路操作中存在類似性能，所 述存儲器的例子，非易失存儲器，如PROM、 EPROM、 EEPROM和在每個存 儲器單元中具有浮柵的雙層?xùn)沤Y(jié)構(gòu)的快閃EEPROM，以及采用由氧化膜-氮化 膜-氧化膜(ONO)結(jié)構(gòu)的柵氧化膜的電荷擷取(charge trap)型非易失存儲器。
盡管己經(jīng)在優(yōu)選實施方式中描述了本發(fā)明，但是顯然對于熟悉本領(lǐng)域的技 術(shù)人員來說可以通過多種方式修改公開的發(fā)明并可以設(shè)想除上述具體闡述和 描述的內(nèi)容以外的許多實施方式。因此，本發(fā)明意欲通過所附權(quán)利要求書覆蓋 所有落入本發(fā)明精神和范圍的所有修改。
權(quán)利要求
1、一種用于半導(dǎo)體存儲器裝置的讀取方法，所述半導(dǎo)體存儲器裝置包括多條字線、多條位線以及位于多條字線和多條位線的各交叉部分之間的存儲器單元，所述位線除讀取操作期間以外的全部時間均處于復(fù)位狀態(tài)，該方法包括僅在選擇用于讀取的位線以及將所述位線連接到讀取電路期間取消位線的復(fù)位狀態(tài)；通過所選的位線讀取存儲在所選存儲器單元中的信息；以及斷開所選位線與所述讀取電路之間的連接并在完成所選存儲器單元的讀取后復(fù)位所選位線。
2、 根據(jù)權(quán)利要求1所述的方法，其特征在于，所述位線的復(fù)位狀態(tài)為所 述位線設(shè)定為基準(zhǔn)電勢的狀態(tài)。
3、 根據(jù)權(quán)利要求1所述的方法，其特征在于，通過從基準(zhǔn)電勢釋放位線 執(zhí)行取消該位線的復(fù)位狀態(tài)。
4、 根據(jù)權(quán)利要求1所述的方法，其特征在于，所述存儲器單元為掩模型 ROM單元。
5、 根據(jù)權(quán)利要求1所述的方法，其特征在于，所述存儲器單元為具有浮 柵的兩層?xùn)沤Y(jié)構(gòu)的非易失性存儲器單元。
6、 根據(jù)權(quán)利要求1所述的方法，其特征在于，所述存儲器單元為具有由 氧化膜-氮化膜-氧化膜結(jié)構(gòu)的柵氧化膜的電荷擷取型非易失存儲器。
7、 一種用于半導(dǎo)體存儲器裝置的讀取方法，所述半導(dǎo)體存儲器裝置包括 多條字線、多條位線以及位于多條字線和多條位線的各交叉部分之間的存儲器 單元，所述位線除讀取操作期間以外的所有時間均處于復(fù)位狀態(tài)，該方法包括 如下歩驟響應(yīng)于輸入地址選擇性地將位線連接到讀取電路上；響應(yīng)于所述輸入地址取消選擇性連接到讀取電路的所述位線的復(fù)位狀態(tài)； 通過所選位線讀取存儲在所選存儲器單元中的信息；以及 斷開所選位線與所述讀取電路之間的連接并在完成所選存儲器單元的讀 取后復(fù)位所選位線。
8、 根據(jù)權(quán)利要求7所述的方法，其特征在于，所述選擇性將位線連接到 讀取電路上的步驟與所述取消選擇性連接到讀取電路的位線的復(fù)位狀態(tài)的步 驟基本同時執(zhí)行。
9、 根據(jù)權(quán)利要求7所述的方法，其特征在于，所述位線的復(fù)位狀態(tài)為所 述位線設(shè)定為基準(zhǔn)電勢的狀態(tài)。
10、 根據(jù)權(quán)利要求7所述的方法，其特征在于，通過從基準(zhǔn)電勢釋放所述執(zhí)行取消所述位線的復(fù)位狀態(tài)。
11、 一種用于半導(dǎo)體存儲器裝置的讀取電路，所述半導(dǎo)體存儲器裝置包括 多條字線、多條位線以及位于多條字線和多條位線的各交叉部分之間的存儲器單元，該讀取電路包括位線復(fù)位電路，用于在除讀取操作期間以外的所有時間復(fù)位位線；選擇信號產(chǎn)生電路，用于響應(yīng)于輸入地址產(chǎn)生位線選擇信號；連接電路，用于根據(jù)所述位線選擇信號將位線選擇性地連接到讀取電路；位線復(fù)位取消電路，用于根據(jù)位線選擇信號取消選擇性地連接到讀取電路上的位線的復(fù)位狀態(tài)；以及讀取決定電路，用于通過所選位線讀取存儲在所選存儲器單元中的信息。
12、 根據(jù)權(quán)利要求11所述的讀取電路，其特征在于，所述位線復(fù)位電路 將位線設(shè)定為基準(zhǔn)電勢。
13、 根據(jù)權(quán)利要求11所述的讀取電路，其特征在于，所述位線復(fù)位取消 電路取消采用位線選擇信號通過位線復(fù)位電路設(shè)定的位線復(fù)位狀態(tài)。
14、 一種半導(dǎo)體存儲器裝置，其包括多條字線、多條位線以及位于多條字 線和多條位線的各交叉部分之間的存儲器單元，該裝置還包括行解碼器，用于響應(yīng)于輸入地址在多條字線中選擇具體字線； 列解碼器，用于響應(yīng)于另一輸入地址輸出用于在多條位線中選擇具體位線的位線選擇信號；讀取電路，用于讀取存儲在所選的存儲單元中的信息； 列選擇電路，用于根據(jù)來自列解碼器的位線選擇信號選擇性地將多條位線中的具體位線連接到讀取電路；以及開關(guān)電路，用于根據(jù)來自列解碼器的位線選擇信號控制位線和基準(zhǔn)電勢之間導(dǎo)通狀態(tài)。
15、 根據(jù)權(quán)利要求14所述的半導(dǎo)體存儲器裝置，其特征在于，還包括充 電電路，用于在讀取開始時充電讀取節(jié)點。
16、 根據(jù)權(quán)利要求15所述的半導(dǎo)體存儲器裝置，其特征在于，所述列選 擇電路包括N溝道晶體管，并且所述開關(guān)電路包括P溝道晶體管，該P溝道晶體管的柵極接收與施加給N 溝道晶體管的柵極的信號一樣的信號。
17、 根據(jù)權(quán)利要求16所述的半導(dǎo)體存儲器裝置，其特征在于，構(gòu)成所述 開關(guān)電路的P溝道晶體管的電流驅(qū)動能力遠(yuǎn)小于所述充電電路的電流驅(qū)動能 力。
18、 根據(jù)權(quán)利要求16所述的半導(dǎo)體存儲器裝置，其特征在于，構(gòu)成所述 開關(guān)電路的P溝道晶體管的尺寸小于構(gòu)成所述充電電路的晶體管尺寸。
19、 根據(jù)權(quán)利要求15所述的半導(dǎo)體存儲器裝置，其特征在于，所述列選 擇電路包括第一 N溝道晶體管，并且所述開關(guān)電路包括第二 N溝道晶體管， 其中該第二 N溝道晶體管的柵極接收與施加給第一 N溝道晶體管的柵極的信 號極性相反的信號。
20、 根據(jù)權(quán)利要求19所述的半導(dǎo)體存儲器裝置，其特征在于，構(gòu)成所述 開關(guān)電路的第二 N溝道晶體管的電流驅(qū)動能力遠(yuǎn)小于所述充電電路的電流驅(qū) 動能力。
21、 根據(jù)權(quán)利要求19所述的半導(dǎo)體存儲器裝置，其特征在于，構(gòu)成所述 開關(guān)電路的第二N溝道晶體管的尺寸小于構(gòu)成所述充電電路的晶體管尺寸。
22、 一種半導(dǎo)體存儲器裝置，所述半導(dǎo)體存儲器裝置包括多條字線、多條 位線以及位于多條字線和多條位線的各交叉部分之間的存儲器單元，該裝置還 包括-行解碼器，用于在響應(yīng)于輸入地址在多條字線中選擇具體字線； 列解碼器，用于響應(yīng)于另一輸入地址輸出用于在多條位線中選擇具體位線的位線選擇信號；讀取電路，用于讀取存儲在所選的存儲器單元中的信息； 第一列選擇電路，用于根據(jù)來自列解碼器的位線選擇信號在多條位線中選擇具體位線；第二列選擇電路，用于根據(jù)來自列解碼器的位線選擇信號選擇性地將第一 列選擇電路的輸出連接到讀取電路；以及第一和第二開關(guān)電路，用于根據(jù)來自列解碼器的位線選擇信號控制位線和 基準(zhǔn)電勢之間的導(dǎo)通狀態(tài)。
23、 根據(jù)權(quán)利要求22所述的半導(dǎo)體存儲器裝置，其特征在于，還包括充 電電路，用于在讀取開始時充電讀取節(jié)點。
24、 根據(jù)權(quán)利要求22所述的半導(dǎo)體存儲器裝置，其特征在于， 第一列選擇電路包括第一 N溝道晶體管， 第二列選擇電路包括第二 N溝道晶體管，第一開關(guān)電路包括第一 P溝道晶體管，所述第一 P溝道晶體管的柵極接 收與施加給第一N溝道晶體管的柵極一樣的信號，以及第二開關(guān)電路包括第二 P溝道晶體管，所述第二 P溝道晶體管的柵極接 收與施加給第二 N溝道晶體管的柵極一樣的信號。
25、 根據(jù)權(quán)利要求24所述的半導(dǎo)體存儲器裝置，其特征在于，構(gòu)成所述 第一和第二開關(guān)電路的P溝道晶體管的電流驅(qū)動能力遠(yuǎn)小于所述充電電路的 電流驅(qū)動能力。
26、 根據(jù)權(quán)利要求24所述的半導(dǎo)體存儲器裝置，其特征在于，構(gòu)成所述 第一和第二開關(guān)電路的P溝道晶體管的尺寸小于構(gòu)成所述充電電路的晶體管 的尺寸。
27、 根據(jù)權(quán)利要求22所述的半導(dǎo)體存儲器裝置，其特征在于， 所述第一列選擇電路包括第一N溝道晶體管， 所述第二列選擇電路包括第二 N溝道晶體管，所述第一開關(guān)電路包括第三N溝道晶體管，其中該第三N溝道晶體管的 柵極接收與施加給第一N溝道晶體管的柵極的信號極性相反的信號，以及所述第二開關(guān)電路包括第四N溝道晶體管，其中該第四N溝道晶體管的 柵極接收與施加給第二 N溝道晶體管的柵極的信號極性相反的信號。
28、 根據(jù)權(quán)利要求27所述的半導(dǎo)體存儲器裝置，其特征在于，構(gòu)成所述 第一和第二開關(guān)電路的N溝道晶體管的電流驅(qū)動能力遠(yuǎn)小于所述充電電路的 電流驅(qū)動能力。
29、 根據(jù)權(quán)利要求27所述的半導(dǎo)體存儲器裝置，其特征在于，構(gòu)成所述 第一和第二開關(guān)電路的N溝道晶體管的尺寸小于構(gòu)成所述充電電路的晶體管 的尺寸。
全文摘要
在用于對讀取周期中讀取位線上的剩余電荷放電的半導(dǎo)體存儲器裝置中，位線在除讀取操作期間以外的全部時間均處于復(fù)位狀態(tài)。當(dāng)選擇并且連接到用來讀取的讀取電路時，取消位線的復(fù)位狀態(tài)并且通過所選的位線讀取存儲在所選存儲器單元中的信息。在完成存儲器單元讀取后，所選位線與所述讀取電路之間斷開連接并復(fù)位，從而在下一周期讀取操作以前完成讀取位線中的剩余電荷放電。這樣確保在下一讀取周期的讀取決定操作期間，所選的位線電勢不會隨著前一讀取周期的位線剩余電荷放電而改變。
文檔編號G11C16/26GK101101785SQ200710096988
公開日2008年1月9日 申請日期2007年4月26日 優(yōu)先權(quán)日2006年7月5日
發(fā)明者森俊樹 申請人:松下電器產(chǎn)業(yè)株式會社