專利名稱：防止泄漏電流的行解碼器及包括其的半導(dǎo)體存儲(chǔ)器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體存儲(chǔ)器件，具體地，涉及一種行解碼器，用于即使在非易失性存儲(chǔ)器件中處于低電源電壓時(shí)防止出現(xiàn)泄漏電流。
背景技術(shù)：
通常將諸如閃速電可擦除可編程只讀存儲(chǔ)器(EEPROM)的非易失性半導(dǎo)體存儲(chǔ)器件用作便攜電子系統(tǒng)中的數(shù)據(jù)存儲(chǔ)器件。在各種類型的非易失性半導(dǎo)體存儲(chǔ)器件中，一般使用具有NAND型存儲(chǔ)單元的NAND閃速半導(dǎo)體存儲(chǔ)器件和具有NOR型存儲(chǔ)單元的NOR閃速半導(dǎo)體存儲(chǔ)器件。
在閃速存儲(chǔ)器件中，當(dāng)電源電壓為低(例如，“1.6V”)時(shí)，行解碼器或高壓開關(guān)具有直流(DC)通道，導(dǎo)致較高的能耗。在閃速存儲(chǔ)器件中，在內(nèi)部使用了比電源電壓高的升壓電壓。行解碼器是一種也需要升壓電壓的電路，因此，當(dāng)從升壓電壓節(jié)點(diǎn)形成DC通道時(shí)，增加了能耗。
圖1是傳統(tǒng)的行解碼器500的電路圖。參考圖1，當(dāng)將使能信號EN激活到“高”電平(1)時(shí)，高壓正溝道金屬氧化物半導(dǎo)體(PMOS)晶體管541的柵極511的電壓轉(zhuǎn)變成接地電壓電平，并且高壓PMOS晶體管541導(dǎo)通。然后通過接收輸出信號OUT的反饋的負(fù)溝道MOS(NMOS)耗盡型晶體管531逐漸地增加節(jié)點(diǎn)512的電壓。因此，輸出信號OUT的電壓增加到升壓電壓VPP的電平。
然而，當(dāng)去激活使能信號EN時(shí)，第一節(jié)點(diǎn)511的電壓(反相器551的輸出節(jié)點(diǎn))具有電源電壓VCC的電平，并且反相器552的輸出電壓具有接地電壓電平(0V)。因此，NMOS晶體管521和NMOS耗盡型晶體管532導(dǎo)通，并且從而形成從輸出節(jié)點(diǎn)513到反相器552的接地電壓節(jié)點(diǎn)(未示出)的電通道。因此，輸出信號OUT的電壓電平降低到0V。假設(shè)電源電壓是VCC是約1.6V，當(dāng)NMOS耗盡型晶體管531的閾值電壓是約-2.5V時(shí)，節(jié)點(diǎn)512的電壓是約2.5V。因此，在PMOS晶體管541的源極和柵極之間產(chǎn)生電壓差，并且PMOS晶體管導(dǎo)通。然后，如圖1中所示，在升壓電壓節(jié)點(diǎn)(VPP)和接地電壓節(jié)點(diǎn)之間形成DC通道，所述DC通道導(dǎo)致能耗增加。
如上所述，在傳統(tǒng)的解碼器中，即使去激活使能信號也形成了DC通道，并且因此增加了能耗。

發(fā)明內(nèi)容
本發(fā)明提出了一種行解碼器，用于通過中斷在低電源電壓時(shí)可能形成的直流(DC)通道來減小能耗，并且提出了一種包括所述行解碼器的半導(dǎo)體存儲(chǔ)器件。
根據(jù)本發(fā)明的一個(gè)方面，提出了一種行解碼器，包括地址解碼器和選擇信號發(fā)生器。地址解碼器對預(yù)定的地址信號進(jìn)行解碼并且激活使能信號。當(dāng)激活使能信號時(shí)，選擇信號發(fā)生器將升壓節(jié)點(diǎn)與輸出節(jié)點(diǎn)電連接以激活塊選擇信號，并且當(dāng)去激活使能信號時(shí)，選擇信號發(fā)生器電中斷升壓節(jié)點(diǎn)和輸出節(jié)點(diǎn)之間的通道、以及升壓節(jié)點(diǎn)和接地電壓節(jié)點(diǎn)之間的通道。
選擇信號發(fā)生器可以包括反饋電路、開關(guān)、以及直流(DC)通道斷路器。反饋電路與輸出節(jié)點(diǎn)電連接以產(chǎn)生隨著塊選擇信號的電壓電平變化的輸出電壓。開關(guān)將反饋電路的輸出電壓傳輸?shù)捷敵龉?jié)點(diǎn)。直流(DC)通道斷路器當(dāng)激活使能信號時(shí)接通開關(guān)，并且當(dāng)去激活使能信號時(shí)斷開開關(guān)。
在一個(gè)實(shí)施例中，反饋電路包括第一負(fù)溝道金屬氧化物半導(dǎo)體(NMOS)耗盡型晶體管，所述NMOS耗盡型晶體管具有與輸出節(jié)點(diǎn)相連的第一端子和接收升壓電壓的第二端子，所述開關(guān)包括第一正溝道MOS(PMOS)晶體管，所述PMOS晶體管連接在NMOS耗盡型晶體管和輸出節(jié)點(diǎn)之間，并且響應(yīng)于DC通道斷路器的輸出電壓而導(dǎo)通或截止。
在一個(gè)實(shí)施例中，當(dāng)激活使能信號時(shí)，DC通道斷路器使第一PMOS晶體管的柵極的電壓變成接地電壓的電平，并且當(dāng)去激活使能信號時(shí)，DC通道斷路器使第一PMOS晶體管的柵極的電壓變成等于或高于第一PMOS晶體管的源極的電壓。
在一個(gè)實(shí)施例中，選擇信號發(fā)生器還包括放電電路，當(dāng)去激活使能信號時(shí)，所述放電電路對輸出節(jié)點(diǎn)的電壓進(jìn)行放電，并且放電電路包括第二NMOS耗盡型晶體管，連接在輸出節(jié)點(diǎn)和預(yù)定節(jié)點(diǎn)之間；以及第一NMOS晶體管，連接在預(yù)定節(jié)點(diǎn)和接收使能信號的節(jié)點(diǎn)之間。
在一個(gè)實(shí)施例中，DC通道斷路器包括第三NMOS耗盡型晶體管，具有與升壓節(jié)點(diǎn)相連的端子；第二PMOS晶體管，連接在第三NMOS耗盡型晶體管和第一PMOS晶體管的柵極之間；以及第二NMOS晶體管，連接在第一PMOS晶體管的柵極和接地電壓節(jié)點(diǎn)之間，并且響應(yīng)于使能信號而導(dǎo)通或截止。
根據(jù)本發(fā)明的另一個(gè)方面，提出了一種半導(dǎo)體存儲(chǔ)器件，包括存儲(chǔ)單元陣列、行解碼器、以及行線電壓電平選擇器。存儲(chǔ)單元陣列包括第一至第n存儲(chǔ)塊，其中n是2或比2大的自然數(shù)。行解碼器解碼塊地址信號，并且激活第一至第n塊選擇信號中的一個(gè)塊選擇信號以選擇第一至第n存儲(chǔ)塊中的一個(gè)存儲(chǔ)塊。行線電壓電平選擇器解碼字線地址信號，并且產(chǎn)生分別施加到與激活的塊選擇信號相對應(yīng)的存儲(chǔ)塊中的行線的電壓。
行解碼器可以包括地址解碼器和第一至第n選擇信號發(fā)生器。地址解碼器解碼塊地址信號，并且激活第一至第n使能信號中的一個(gè)使能信號。當(dāng)激活第一至第n使能信號中的對應(yīng)的使能信號時(shí)，第一至第n選擇信號發(fā)生器各自將升壓節(jié)點(diǎn)與輸出節(jié)點(diǎn)電連接以激活對應(yīng)的塊選擇信號；當(dāng)去激活對應(yīng)的使能信號時(shí)，第一至第n選擇信號發(fā)生器將升壓節(jié)點(diǎn)和輸出節(jié)點(diǎn)之間的通道、以及升壓節(jié)點(diǎn)和接地電壓節(jié)點(diǎn)之間的通道電中斷。
在一個(gè)實(shí)施例中，第一至第n選擇信號發(fā)生器中的每一個(gè)包括反饋電路，與輸出節(jié)點(diǎn)電連接以產(chǎn)生隨著對應(yīng)的塊選擇信號的電壓電平變化的輸出電壓；開關(guān)，將反饋電路的輸出電壓傳輸?shù)捷敵龉?jié)點(diǎn)；以及直流(DC)通道斷路器，當(dāng)激活對應(yīng)的使能信號時(shí)接通開關(guān)，并且當(dāng)去激活對應(yīng)的使能信號時(shí)斷開開關(guān)。
在一個(gè)實(shí)施例中，反饋電路包括第一負(fù)溝道金屬氧化物半導(dǎo)體(NMOS)耗盡型晶體管，所述NMOS耗盡型晶體管具有與輸出節(jié)點(diǎn)相連的第一端子和接收升壓電壓的第二端子，所述開關(guān)包括第一正溝道MOS(PMOS)晶體管，所述PMOS晶體管連接在NOMS耗盡型晶體管和輸出節(jié)點(diǎn)之間，并且響應(yīng)于DC通道斷路器的輸出電壓而導(dǎo)通或截止。
在一個(gè)實(shí)施例中，第一至第n選擇信號發(fā)生器的每一個(gè)還包括放電電路，當(dāng)去激活對應(yīng)的使能信號時(shí)，所述放電電路對輸出節(jié)點(diǎn)的電壓進(jìn)行放電，并且放電電路包括第二NMOS耗盡型晶體管，連接在輸出節(jié)點(diǎn)和預(yù)定節(jié)點(diǎn)之間；以及第一NMOS晶體管，連接在預(yù)定節(jié)點(diǎn)和接收使能信號的節(jié)點(diǎn)之間。
在一個(gè)實(shí)施例中，DC通道斷路器包括第三NMOS耗盡型晶體管，具有與升壓節(jié)點(diǎn)相連的端子；第二PMOS晶體管，連接在第三NMOS耗盡型晶體管和第一PMOS晶體管的柵極之間；以及第二NMOS晶體管，連接在第一PMOS晶體管的柵極和接地電壓節(jié)點(diǎn)之間，并且響應(yīng)于使能信號而導(dǎo)通或截止，并且第一至第n選擇信號發(fā)生器共享第三NMOS耗盡型晶體管。
在一個(gè)實(shí)施例中，第一至第n選擇信號發(fā)生器共享第二PMOS晶體管的單體(single body)。
在一個(gè)實(shí)施例中，半導(dǎo)體存儲(chǔ)器件是閃速存儲(chǔ)器件。


根據(jù)本發(fā)明的優(yōu)選方面的具體描述，本發(fā)明的前述和其他方面、特征、以及優(yōu)點(diǎn)將變得更加清楚，如附圖中所示，其中貫穿不同的圖中相同的參考數(shù)字表示相同的部分。這些圖不必是按比例的，而是著重說明本發(fā)明的原理。在圖中，為清楚起見放大了層和區(qū)域的厚度。
圖1是傳統(tǒng)行解碼器的電路圖。
圖2是根據(jù)本發(fā)明實(shí)施例的閃速存儲(chǔ)器件的示意性方框圖。
圖3是圖2中示出的單個(gè)存儲(chǔ)塊的電路圖。
圖4是圖2中示出的第一選擇信號發(fā)生器的電路圖。
圖5是圖2中示出的第一至第n選擇信號發(fā)生器的電路圖。
具體實(shí)施例方式
圖2是根據(jù)本發(fā)明實(shí)施例的閃速存儲(chǔ)器件100的示意性方框圖。圖3是圖2中示出的單獨(dú)存儲(chǔ)塊的電路圖。
參考圖2，閃速存儲(chǔ)器件100包括存儲(chǔ)單元陣列110、行解碼器(即，X-解碼器)120、行線電壓電平選擇器140、地址緩沖器150、頁緩沖器160、以及列解碼器170。
存儲(chǔ)單元陣列110包括多個(gè)(即，“n”個(gè))存儲(chǔ)塊111、112、113、…、11n。如圖3中所示，“n”個(gè)存儲(chǔ)塊111至11n的每一個(gè)包括多個(gè)位線BL1、BL2、…、BLi，以及與位線BL1至BLi的每一個(gè)相連的存儲(chǔ)單元串MCS。
地址緩沖器150緩沖并且輸出地址信號ADD。行解碼器120解碼地址信號ADD的塊選擇地址ADDB，并且輸出塊選擇信號OUT1、OUT2、OUT3、…、OUTn以在“n”個(gè)存儲(chǔ)塊111至11n中選擇一個(gè)存儲(chǔ)塊。行線電壓電平選擇器140解碼地址信號ADD的字線選擇地址ADDW，并且使用多個(gè)電壓VPGM、VPASS和VREAD，選擇并輸出電壓電平SS、S32、S31、…、S1、和GS，以施加到每一個(gè)存儲(chǔ)塊中的各個(gè)行線SSL、WL32至WL1、和GSL(圖3)。通過頁緩沖器160輸出存儲(chǔ)單元陣列110的數(shù)據(jù)。列解碼器170選擇位線，通過所述位線輸入/輸出所述數(shù)據(jù)。
下面參考圖3詳細(xì)地描述圖2中示出的每一個(gè)存儲(chǔ)塊的結(jié)構(gòu)。存儲(chǔ)單元串MCS分別包括針對每一個(gè)位線BLj(其中j＝1至i)的多個(gè)(在該實(shí)施例中是32)單元晶體管M1至M32。單元晶體管M1至M32串聯(lián)連接在串選擇晶體管SST的源極和接地選擇晶體管GST的漏極之間。串選擇晶體管SST的漏極與對應(yīng)的位線BLj相連，并且接地選擇晶體管GST的源極與公共源極線CSL相連。
分別與位線BLj相連的串選擇晶體管SST的柵極共同與串選擇線SSL相連。接地選擇晶體管GST的柵極共同與接地選擇線GSL相連。一個(gè)存儲(chǔ)單元串MCS中的單元晶體管M1至M32的控制柵極分別與字線WL1至WL32中對應(yīng)的字線相連。該特征也適用于另一存儲(chǔ)單元串MCS中的單元晶體管M1至M32。存儲(chǔ)塊中的行線，即串選擇線SSL、接地選擇線GSL、字線WL1至WL32分別接收通過晶體管PG0至PG33從行線電壓電平選擇器140輸出的行線選擇電壓SS、S32、S31、…、S1以及GS，所述晶體管PG0至PG33分別響應(yīng)于對應(yīng)的塊選擇信號OUTj(其中j＝1至n)而導(dǎo)通或截止。
回頭參考圖2，行解碼器120包括地址解碼器125和塊選擇信號產(chǎn)生電路130。塊選擇信號產(chǎn)生電路130包括第一至第n選擇信號發(fā)生器131至13n。地址解碼器125解碼塊選擇地址ADDB，并且產(chǎn)生使能信號EN1、EN2、EN3、…、ENn，用于在“n”個(gè)存儲(chǔ)塊111至11n中選擇一個(gè)存儲(chǔ)塊。第一至第n選擇信號發(fā)生器131至13n分別響應(yīng)于對應(yīng)的使能信號EN1至ENn，分別激活對應(yīng)的塊選擇信號OUT1至OUTn。如圖3中所示，每一個(gè)塊選擇信號OUT1至OUTn導(dǎo)通晶體管PG0至PG33，使得將行線電壓電平選擇器140所產(chǎn)生的行線選擇電壓SS、S32至S1、以及GS施加到對應(yīng)的存儲(chǔ)塊中的行線SSL、WL32至WL1、以及GSL。
圖4是圖2中示出的第一選擇信號發(fā)生器131的電路圖。第一選擇信號發(fā)生器131包括反饋晶體管NDH1、開關(guān)晶體管PH1、直流(DC)通道斷路器320、NMOS晶體管N1、NMOS耗盡型晶體管NDH2、以及反相器I1和I2。
反饋晶體管NDH1可以是高壓NMOS耗盡型晶體管。反饋晶體管NDH1與輸出節(jié)點(diǎn)315相連以接收塊選擇信號OUT1的反饋，并且根據(jù)塊選擇信號OUT1的電壓電平來改變節(jié)點(diǎn)312的電壓。開關(guān)晶體管PH1可以是高壓PMOS晶體管。當(dāng)激活使能信號EN1(在該實(shí)施例中激活為高電平)時(shí)開關(guān)晶體管PH1導(dǎo)通，并且所述開關(guān)晶體管PH1將節(jié)點(diǎn)312的電壓傳輸給輸出節(jié)點(diǎn)315，以將塊選擇信號OUT1的電壓電平增加到升壓電壓VPP的電平。
當(dāng)激活使能信號EN1時(shí)，DC通道斷路器320導(dǎo)通開關(guān)晶體管PH1，并且當(dāng)去激活使能信號EN1(在該實(shí)施例中去激活為低電平)時(shí)，DC通道斷路器320截止開關(guān)晶體管PH1。具體地，為了控制開關(guān)晶體管PH1，DC通道斷路器320如此操作，使得當(dāng)激活使能信號EN1時(shí)，開關(guān)晶體管PH1的柵極311的電壓具有接地電壓電平，以及當(dāng)去激活使能信號EN1時(shí)，開關(guān)晶體管PH1的柵極311的電壓具有等于或大于開關(guān)晶體管PH1的源極312的電壓的電平。DC通道斷路器320包括NMOS耗盡型晶體管NDH3、PMOS晶體管P1、以及NMOS晶體管N2。
NMOS耗盡型晶體管NDH3的柵極與接地電壓相連。因?yàn)镹MOS耗盡型晶體管NDH3的閾值電壓比0低(例如約-2.5V)，NMOS耗盡型晶體管NDH3總是處于導(dǎo)通狀態(tài)。因此NMOS耗盡型晶體管NDH3的源極具有比柵極高+2.5V的電壓。即，NMOS耗盡型晶體管NDH3的源極具有約2.5V的電壓。
當(dāng)激活使能信號EN時(shí)，第一選擇信號發(fā)生器131如下操作。
反相器I2的輸出節(jié)點(diǎn)313的電壓具有電源電壓VCC的電平，并且從而將DC通道斷路器320的NMOS晶體管N2導(dǎo)通。因此，開關(guān)晶體管PH1的柵極電壓(即，節(jié)點(diǎn)311的電壓)具有約0V的低電平，并且開關(guān)晶體管PH1導(dǎo)通。當(dāng)假設(shè)輸出信號OUT1最初具有0V，并且反饋晶體管NDH1的閾值電壓是約-2.5V時(shí)，節(jié)點(diǎn)312的電壓是約2.5V。將節(jié)點(diǎn)312的電壓通過已經(jīng)導(dǎo)通的開關(guān)晶體管PH1輸出到輸出信號OUT1。因此，輸出信號OUT1的電壓增加到2.5V。當(dāng)輸出信號OUT1的電壓變成2.5V時(shí)，節(jié)點(diǎn)312的電壓電平變成5V，并且因此，輸出信號OUT1的電壓也增加到5V。如上所述，因?yàn)閷⑤敵鲂盘朞UT1反饋給反饋晶體管NDH1的柵極，所以節(jié)點(diǎn)312的電壓和輸出信號OUT1的電壓逐漸地增加，直到輸出信號OUT1的電壓具有升壓電壓VPP的電平為止。
由于NMOS耗盡型晶體管NDH2的原因，節(jié)點(diǎn)314的電壓是約2.5V，并且從而將DC通道斷路器320的PMOS晶體管P1截止。因此，中斷了升壓電壓VPP和節(jié)點(diǎn)311之間的通道。另外，因?yàn)镹MOS晶體管N1截止，沒有形成輸出節(jié)點(diǎn)315和接地電壓節(jié)點(diǎn)之間的電流通道。
當(dāng)去激活使能信號EN1時(shí)，第一選擇信號發(fā)生器131如下操作。
當(dāng)去激活使能信號EN1時(shí)，節(jié)點(diǎn)313的電壓是0V，并且從而將DC通道斷路器320的NMOS晶體管N2截止。同時(shí)，NMOS晶體管N1導(dǎo)通，并且節(jié)點(diǎn)314的電壓變成0V，并且因此，DC通道斷路器320的PMOS晶體管P1導(dǎo)通，使得節(jié)點(diǎn)311的電壓變成2.5V。因此開關(guān)晶體管PH1的源極312和柵極311的電壓電平幾乎相同，并且從而沒有導(dǎo)通開關(guān)晶體管PH1。因此，當(dāng)去激活使能信號EN1時(shí)，開關(guān)晶體管PH1截止，并且不會(huì)出現(xiàn)泄漏電流。即，沒有形成從升壓電壓節(jié)點(diǎn)到接地電壓節(jié)點(diǎn)的DC通道。當(dāng)去激活使能信號EN1時(shí)，因?yàn)镹MOS晶體管N1和NMOS耗盡型晶體管NDH2導(dǎo)通，對輸出節(jié)點(diǎn)315的電壓進(jìn)行放電。換句話說，當(dāng)去激活使能信號EN1時(shí)，NMOS晶體管N1和NMOS耗盡型晶體管NDH2形成從輸出節(jié)點(diǎn)315至反相器I2的接地電壓節(jié)點(diǎn)的放電通道，從而將塊選擇信號OUT1降低到接地電壓電平。
圖5是圖2中示出的第一至第n選擇信號發(fā)生器131至13n的電路圖。這里，作為示例，假設(shè)存儲(chǔ)塊的數(shù)目“n”是1024。
參考圖5，第一選擇信號發(fā)生器131與圖4中示出的相同。其他的選擇信號發(fā)生器，即第二至第1024選擇信號發(fā)生器13n也具有與第一選擇信號發(fā)生器131相同的結(jié)構(gòu)，除了第二至第1024選擇信號發(fā)生器13n沒有單獨(dú)包括DC通道斷路器320的NMOS耗盡型晶體管NDH3，而是共享第一選擇信號發(fā)生器131中所包括的NMOS耗盡型晶體管NDH3。
第一至第n選擇信號發(fā)生器131至13n共享DC通道斷路器320的PMOS晶體管P1的單體(single body)330。因?yàn)閷误w330用于第一至第n選擇信號發(fā)生器131至13n，可以減小行解碼器120(圖2)的布局尺寸。因此，也可以減小半導(dǎo)體存儲(chǔ)器件的整體尺寸。
如上所述，根據(jù)本發(fā)明，當(dāng)施加到半導(dǎo)體存儲(chǔ)器件的電源電壓的電平為低時(shí)，在行解碼器中，中斷DC通道，并且因此，不會(huì)產(chǎn)生泄漏電流。因此減小了能耗。
盡管已經(jīng)參考本發(fā)明的典型實(shí)施例，具體示出和描述了本發(fā)明，但本領(lǐng)域普通技術(shù)人員應(yīng)當(dāng)理解，在不脫離所附權(quán)利要求所限定的本發(fā)明的精神和范圍的情況下，可以對這些實(shí)施例進(jìn)行形式和細(xì)節(jié)上的多種改變。
權(quán)利要求
1.一種半導(dǎo)體存儲(chǔ)器件的行解碼器，所述行解碼器包括地址解碼器，對預(yù)定的地址信號進(jìn)行解碼并且激活使能信號；以及選擇信號發(fā)生器，當(dāng)激活使能信號時(shí)，所述選擇信號發(fā)生器將升壓節(jié)點(diǎn)與輸出節(jié)點(diǎn)電連接以激活塊選擇信號，并且當(dāng)去激活使能信號時(shí)，所述選擇信號發(fā)生器將升壓節(jié)點(diǎn)和輸出節(jié)點(diǎn)之間的通道、以及升壓節(jié)點(diǎn)和接地電壓節(jié)點(diǎn)之間的通道電中斷。
2.如權(quán)利要求1所述的行解碼器，其中，所述選擇信號發(fā)生器包括反饋電路，與輸出節(jié)點(diǎn)電連接以產(chǎn)生隨著塊選擇信號的電壓電平而變化的輸出電壓；開關(guān)，將反饋電路的輸出電壓傳輸?shù)捷敵龉?jié)點(diǎn)；直流通道斷路器，當(dāng)激活使能信號時(shí)接通開關(guān)，并且當(dāng)去激活使能信號時(shí)斷開開關(guān)。
3.如權(quán)利要求2所述的行解碼器，其中，所述反饋電路包括第一負(fù)溝道金屬氧化物半導(dǎo)體耗盡型晶體管，所述負(fù)溝道金屬氧化物半導(dǎo)體耗盡型晶體管具有與輸出節(jié)點(diǎn)相連的第一端子和接收升壓電壓的第二端子；以及所述開關(guān)包括第一正溝道金屬氧化物半導(dǎo)體晶體管，所述正溝道金屬氧化物半導(dǎo)體晶體管連接在所述負(fù)溝道金屬氧化物半導(dǎo)體耗盡型晶體管和輸出節(jié)點(diǎn)之間，并且響應(yīng)于直流通道斷路器的輸出電壓而導(dǎo)通或截止。
4.如權(quán)利要求3所述的行解碼器，其中，當(dāng)激活使能信號時(shí)，所述直流通道斷路器使第一正溝道金屬氧化物半導(dǎo)體晶體管的柵極的電壓變成接地電壓的電平，并且當(dāng)去激活使能信號時(shí)，所述直流通道斷路器使第一正溝道金屬氧化物半導(dǎo)體晶體管的柵極的電壓變成等于或高于第一正溝道金屬氧化物半導(dǎo)體晶體管的源極的電壓。
5.如權(quán)利要求4所述的行解碼器，其中，所述選擇信號發(fā)生器還包括放電電路，當(dāng)去激活使能信號時(shí)，所述放電電路對輸出節(jié)點(diǎn)的電壓進(jìn)行放電，并且所述放電電路包括第二負(fù)溝道金屬氧化物半導(dǎo)體耗盡型晶體管，連接在輸出節(jié)點(diǎn)和預(yù)定節(jié)點(diǎn)之間；以及第一負(fù)溝道金屬氧化物半導(dǎo)體晶體管，連接在所述預(yù)定節(jié)點(diǎn)和接收使能信號的節(jié)點(diǎn)之間。
6.如權(quán)利要求5所述的行解碼器，其中，所述直流通道斷路器包括第三負(fù)溝道金屬氧化物半導(dǎo)體耗盡型晶體管，具有與升壓節(jié)點(diǎn)相連的端子；第二正溝道金屬氧化物半導(dǎo)體晶體管，連接在第三負(fù)溝道金屬氧化物半導(dǎo)體耗盡型晶體管和第一正溝道金屬氧化物半導(dǎo)體晶體管的柵極之間；以及第二負(fù)溝道金屬氧化物半導(dǎo)體晶體管，連接在第一正溝道金屬氧化物半導(dǎo)體晶體管的柵極和接地電壓節(jié)點(diǎn)之間，并且響應(yīng)于使能信號而導(dǎo)通或截止。
7.一種半導(dǎo)體存儲(chǔ)器件，包括存儲(chǔ)單元陣列，包括第一至第n存儲(chǔ)塊，其中n是2或比2大的自然數(shù)；行解碼器，解碼塊地址信號，并且激活第一至第n塊選擇信號中的一個(gè)塊選擇信號以選擇第一至第n存儲(chǔ)塊中的一個(gè)存儲(chǔ)塊；以及行線電壓電平選擇器，解碼字線地址信號，并且產(chǎn)生分別施加到與激活的塊選擇信號相對應(yīng)的存儲(chǔ)塊中的行線上的電壓，其中，所述行解碼器包括地址解碼器，解碼塊地址信號，并且激活第一至第n使能信號中的一個(gè)使能信號；以及第一至第n選擇信號發(fā)生器，當(dāng)激活第一至第n使能信號中對應(yīng)的使能信號時(shí)，第一至第n選擇信號發(fā)生器各自將升壓節(jié)點(diǎn)與輸出節(jié)點(diǎn)電連接以激活對應(yīng)的塊選擇信號；當(dāng)去激活對應(yīng)的使能信號時(shí)，第一至第n選擇信號發(fā)生器各自將升壓節(jié)點(diǎn)和輸出節(jié)點(diǎn)之間的通道、以及升壓節(jié)點(diǎn)和接地電壓節(jié)點(diǎn)之間的通道電中斷。
8.如權(quán)利要求7所述的半導(dǎo)體存儲(chǔ)器件，其中，所述第一至第n選擇信號發(fā)生器中的每一個(gè)包括反饋電路，與輸出節(jié)點(diǎn)電連接以產(chǎn)生隨著對應(yīng)的塊選擇信號的電壓電平而變化的輸出電壓；開關(guān)，將反饋電路的輸出電壓傳輸?shù)捷敵龉?jié)點(diǎn)；以及直流通道斷路器，當(dāng)激活對應(yīng)的使能信號時(shí)接通開關(guān)，并且當(dāng)去激活對應(yīng)的使能信號時(shí)斷開開關(guān)。
9.如權(quán)利要求8所述的半導(dǎo)體存儲(chǔ)器件，其中，所述反饋電路包括第一負(fù)溝道金屬氧化物半導(dǎo)體耗盡型晶體管，所述負(fù)溝道金屬氧化物半導(dǎo)體耗盡型晶體管具有與輸出節(jié)點(diǎn)相連的第一端子和接收升壓電壓的第二端子；以及所述開關(guān)包括第一正溝道金屬氧化物半導(dǎo)體晶體管，所述正溝道金屬氧化物半導(dǎo)體晶體管連接在所述負(fù)溝道金屬氧化物半導(dǎo)體耗盡型晶體管和輸出節(jié)點(diǎn)之間，并且響應(yīng)于直流通道斷路器的輸出電壓而導(dǎo)通或截止。
10.如權(quán)利要求9所述的半導(dǎo)體存儲(chǔ)器件，其中，所述第一至第n選擇信號發(fā)生器的每一個(gè)還包括放電電路，當(dāng)去激活對應(yīng)的使能信號時(shí)，所述放電電路對輸出節(jié)點(diǎn)的電壓進(jìn)行放電，并且放電電路包括第二負(fù)溝道金屬氧化物半導(dǎo)體耗盡型晶體管，連接在輸出節(jié)點(diǎn)和預(yù)定節(jié)點(diǎn)之間；以及第一負(fù)溝道金屬氧化物半導(dǎo)體晶體管，連接在所述預(yù)定節(jié)點(diǎn)和接收使能信號的節(jié)點(diǎn)之間。
11.如權(quán)利要求10所述的半導(dǎo)體存儲(chǔ)器件，其中，所述直流通道斷路器包括第三負(fù)溝道金屬氧化物半導(dǎo)體耗盡型晶體管，具有與升壓節(jié)點(diǎn)相連的端子；第二正溝道金屬氧化物半導(dǎo)體晶體管，連接在第三負(fù)溝道金屬氧化物半導(dǎo)體耗盡型晶體管和第一正溝道金屬氧化物半導(dǎo)體晶體管的柵極之間；以及第二負(fù)溝道金屬氧化物半導(dǎo)體晶體管，連接在第一正溝道金屬氧化物半導(dǎo)體晶體管的柵極和接地電壓節(jié)點(diǎn)之間，并且響應(yīng)于使能信號而導(dǎo)通或截止，并且第一至第n選擇信號發(fā)生器共享第三負(fù)溝道金屬氧化物半導(dǎo)體耗盡型晶體管。
12.如權(quán)利要求11所述的半導(dǎo)體存儲(chǔ)器件，其中，所述第一至第n選擇信號發(fā)生器共享第二正溝道金屬氧化物半導(dǎo)體晶體管的單體。
13.如權(quán)利要求7所述的半導(dǎo)體存儲(chǔ)器件，其中，所述半導(dǎo)體存儲(chǔ)器件是閃速存儲(chǔ)器件。
全文摘要
提出了防止泄漏電流的行解碼器以及包括其的半導(dǎo)體存儲(chǔ)器件。行解碼器包括地址解碼器和選擇信號發(fā)生器。地址解碼器對預(yù)定地址信號解碼并激活使能信號。擇信號發(fā)生器在激活使能信號時(shí)電連接升壓節(jié)點(diǎn)與輸出節(jié)點(diǎn)以激活塊選擇信號，當(dāng)去激活使能信號時(shí)中斷升壓節(jié)點(diǎn)和輸出節(jié)點(diǎn)間及升壓節(jié)點(diǎn)和接地電壓節(jié)點(diǎn)間的通道。選擇信號發(fā)生器包括反饋電路、開關(guān)及DC通道斷路器。反饋電路與輸出節(jié)點(diǎn)電連接以產(chǎn)生隨塊選擇信號電壓電平變化的輸出電壓。開關(guān)將反饋電路的輸出電壓傳輸?shù)捷敵龉?jié)點(diǎn)。DC通道斷路器當(dāng)激活使能信號時(shí)接通開關(guān)，當(dāng)去激活使能信號時(shí)斷開開關(guān)。因此，當(dāng)施加到半導(dǎo)體存儲(chǔ)器件的電源電壓為低時(shí)，中斷行解碼器中的DC通道，從而防止泄漏電流。
文檔編號G11C16/08GK1992074SQ20061016883
公開日2007年7月4日 申請日期2006年12月14日 優(yōu)先權(quán)日2005年12月28日
發(fā)明者李宗勛, 李真燁, 黃相元 申請人:三星電子株式會(huì)社