專(zhuān)利名稱：帶有固態(tài)磁盤(pán)的動(dòng)態(tài)隨機(jī)存取內(nèi)存模塊的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及動(dòng)態(tài)隨機(jī)存取內(nèi)存(DRAM)模塊，特別涉及附加有 固態(tài)磁盤(pán)的DRAM模塊。
背景技術(shù)：
隨著固態(tài)儲(chǔ)存組件的不斷進(jìn)步，閃存(Flash Memory)由于其所 具有的高容量、高存取速度、低耗電、微型化及高耐震性的優(yōu)勢(shì)，已 成為現(xiàn)今使用最廣泛的非易失性內(nèi)存，例如記憶卡和閃存盤(pán)等。尤其 在閃存的記憶容量已達(dá)到十億字節(jié)(GigaByte)的量級(jí)時(shí)，其用途與 未來(lái)的發(fā)展更是無(wú)可限量。例如，美國(guó)微軟(Microsoft)公司下一代 的視窗(Windows)操作系統(tǒng)"Vista"，即通過(guò)閃存以增進(jìn)計(jì)算機(jī)系 統(tǒng)的工作速度，如以USB接口的快閃磁盤(pán)(Flash Drive)做為 ReadyBoost,可擴(kuò)充系統(tǒng)內(nèi)存(即DRAM )的容量，并可利用閃存的 存取速度遠(yuǎn)高于實(shí)體硬盤(pán)的特性，使系統(tǒng)以存取快閃磁盤(pán)的方式而取 代部分的實(shí)體硬盤(pán)進(jìn)行存取，以提高系統(tǒng)速度；又如ReadyDrive也是 利用快閃磁盤(pán)的高速優(yōu)點(diǎn)，而使其做為系統(tǒng)在睡眠(sleep)模式或關(guān) 機(jī)狀態(tài)下的數(shù)據(jù)暫存處，以使系統(tǒng)縮短回復(fù)或開(kāi)機(jī)所需的時(shí)間，并且 在睡眠模式下，由于無(wú)需使用實(shí)體硬盤(pán)，因此以快閃磁盤(pán)所實(shí)現(xiàn)的 ReadyDrive還可有效節(jié)省電能的消耗，對(duì)于依賴電池做為電源的筆記 本型計(jì)算機(jī)而言，也是一大優(yōu)點(diǎn)。由上述可知，快閃磁盤(pán)已成為使計(jì)算機(jī)系統(tǒng)性能提高的重要配置， 甚至可能成為未來(lái)計(jì)算機(jī)的標(biāo)準(zhǔn)配備，如同DRAM模塊與硬盤(pán)機(jī)一 般。然而，目前可用的快閃vf茲盤(pán)均必需通過(guò)外接的閃存盤(pán)或記憶卡加 卡片閱讀機(jī)來(lái)實(shí)現(xiàn)，而其連接接口均為USB, —來(lái)使用外接裝置(特 別是不經(jīng)常插拔的外接裝置，如做為ReadyBoost及ReadyDrive使用 的快閃磁盤(pán))，會(huì)使得計(jì)算機(jī)在外觀上缺乏整體感，二來(lái)因?yàn)閁SB的
傳輸速度不及SATA,而傳統(tǒng)的外接式快閃磁盤(pán)無(wú)法使用速度較快的 SATA接口進(jìn)行連接，因此快閃磁盤(pán)若能采用SATA接口 ，則將能進(jìn) 一步提高數(shù)據(jù)傳輸速度及在Vista操作系統(tǒng)中的系統(tǒng)性能。發(fā)明內(nèi)容本發(fā)明的主要目的，在于提供一種帶有固態(tài)磁盤(pán)的動(dòng)態(tài)隨機(jī)存取 內(nèi)存模塊，其將閃存整合于DRAM模塊上，通過(guò)SATA接口或USB 與系統(tǒng)連接，以形成系統(tǒng)內(nèi)建的快閃磁盤(pán)。本發(fā)明有益效杲在于，無(wú) 需另行外接閃存盤(pán)或卡片閱讀機(jī)，可維持系統(tǒng)外觀的整體感，特別適 于做為Vista操作系統(tǒng)所需的系統(tǒng)快閃磁盤(pán)，并可使用高速的SATA 接口，從而提高快閃磁盤(pán)的傳輸速度。為了實(shí)現(xiàn)上述目的，本發(fā)明提供了一種帶有固態(tài)磁盤(pán)的動(dòng)態(tài)隨機(jī) 存取內(nèi)存模塊，所述內(nèi)存模塊具有符合特定標(biāo)準(zhǔn)規(guī)格的電路板及多個(gè) 接腳，所述電路板上設(shè)置有多個(gè)動(dòng)態(tài)內(nèi)存組件，所述內(nèi)存模塊還包括 多個(gè)閃存組件，設(shè)置于所述電路板上；以及接口控制器，設(shè)置于所述 電路板上，并電連接于所述閃存組件與所述多個(gè)接腳中的部分接腳之 間，以將閃存組件的數(shù)據(jù)傳輸設(shè)定為至少一種串行接口的格式，并通 過(guò)所述部分接腳對(duì)外傳輸。為了實(shí)現(xiàn)上述目的，本發(fā)明還提供了一種計(jì)算機(jī)主機(jī)板，包括 CPU插座，用以供CPU插接；插槽，用以插接上述的動(dòng)態(tài)隨機(jī)存取 內(nèi)存模塊；北橋芯片，與所述CPU插座相連；以及南橋芯片，與所述 北橋芯片相連；其中所述插槽中對(duì)應(yīng)于DRAM模塊中的DRAM序號(hào) 所使用的腳位，連接至所述北橋芯片；而所述插槽中對(duì)應(yīng)于DRAM模 塊中的串行接口所使用的腳位，連接至所述南橋芯片。


圖1是本發(fā)明的第一實(shí)施例的配置示意圖； 圖2是USB及SATA接口的腳位定義圖； 圖3是本發(fā)明的第二實(shí)施例的配置示意圖； 圖4是本發(fā)明的第一、二實(shí)施例與主機(jī)板的連接示意圖5是本發(fā)明的第三實(shí)施例的配置示意圖。附圖中，各標(biāo)號(hào)所代表的部件列表如下1... DRAM模塊 11... DRAM組件12…接腳 13…閃存組件131…第一閃存組件 132…第二閃存組件14…接口控制器 141...第 一接口控制器142...第二接口控制器 2…主機(jī)板21…插槽 22...CPU23…北橋芯片 24…南橋芯片具體實(shí)施方式
首先參閱圖1，其為本發(fā)明的DRAM模塊的第一實(shí)施例的正面及 背面的正一見(jiàn)圖，本發(fā)明基本上為一標(biāo)準(zhǔn)動(dòng)態(tài)隨機(jī)存取內(nèi)存(DRAM) 模塊，如DDR2 SDRAM 、 DDR SDRAM 、 SDRAM或SO畫(huà)DIMM等由 共同電子裝置工程協(xié)會(huì)(Joint Electron Device Engineering Council, JEDEC )所制定的DRAM模塊標(biāo)準(zhǔn)，圖1及其它附圖均以DDR2 DRAM格的DRAM模塊上。圖1A所示為本發(fā)明的DRAM模塊(1 )的正面，其主要是在符 合DRAM才莫塊標(biāo)準(zhǔn)形狀的電路板(10 )板面上布設(shè)多個(gè)DRAM組件(11) ,該電路板(IO)的一側(cè)設(shè)置有多個(gè)金屬接腳(12)，該接腳(12) 的機(jī)械及電氣規(guī)格實(shí)質(zhì)上符合DRAM模塊的標(biāo)準(zhǔn)，而在如圖 IB中所示的DRAM模塊(1 )的另一面，布設(shè)有接口控制器(14)和 多個(gè)閃存組件(13),該接口控制器(14)分別與該多個(gè)閃存組件(13) 電連接，以控制閃存組件(13)的存取，接口控制器(14)可將閃存 組件(13)的輸出入信號(hào)轉(zhuǎn)換為單一的通用串行總線(USB)接口或 串行ATA (SATA)接口，抑或兩者兼具，若接口控制器(14)設(shè)定 為USB及SATA的雙接口 ，可進(jìn)一步預(yù)先設(shè)定SATA為優(yōu)先使用的 接口 ，即以SATA 4妻口為初始設(shè)定(default)接口 。
該閃存組件(13)與接口控制器(14)可與計(jì)算機(jī)系統(tǒng)連接，以 形成快閃磁盤(pán)，其與系統(tǒng)連接的方式為通過(guò)多個(gè)接腳(12)的空腳(NC pins)實(shí)現(xiàn)，以240腳位的DDR2 DRAM模塊為例，其第19、 126、 55、 156、 165、 171、 173、 174、 68、 76、 203、 102、 212、 224、 233 腳的十五支腳位即足以供USB及SATA兩接口同時(shí)使用。請(qǐng)參閱圖2， 其為USB與SATA接口的腳位定義表(pinout),其中USB共有四腳， SATA則有七腳，排除其中可共享的接地腳，則有USB接口中的VCC、 D+和D-，以及SATA接口的RXP、 RXN、 TXN及TXP等七腳為必要 的腳位，另外SATA界面另尚需一電源腳位P，故共僅需八腳即可供 USB及SATA兩接口使用，因此前述的DDR2 DRAM模塊所具備的十 五支空腳，已經(jīng)足以供USB及SATA雙接口4吏用；而在184腳位的 DDR DRAM模塊中的，其第9、 100~103、 51及144腳等七腳位亦為 空腳，也可供USB或SATA的任一種接口使用；在168腳位的SDRAM 模塊中，其第24~25、 31、 44、 48、 50 51、 61 62、 108~109、 134 135 及145-147腳等十六腳位亦為空腳，可供USB及SATA雙接口使用； 筆記型計(jì)算才幾所使用的SO-DIMM模塊中，如200腳位的DDR2 SDRAM SO-DIMM模塊中，其第50、 69、 120及163等四腳位為空腳， 可供USB接口使用；而在144腳位的SDRAM SO-DIMM模塊中，其 第57 60及77 80腳等八腳位為空腳，可供USB及SATA雙接口使用。上述實(shí)施例所示的DRAM模塊中的閃存組件(13)及接口控制器 (14)可在系統(tǒng)上形成單一快閃/f茲盤(pán)，在雙接口的應(yīng)用場(chǎng)合中，由使 用者決定使用其中的一個(gè)界面或預(yù)設(shè)的SATA接口。另外，也可使用 獨(dú)立的雙接口以形成兩個(gè)獨(dú)立的快閃磁盤(pán)，如圖3所示，其為本發(fā)明 的第二實(shí)施例的快閃磁盤(pán)配置示意圖，其將閃存組件(13)區(qū)分為獨(dú) 立的兩部分，即第一閃存組件(131 )和第二閃存組件(132),該兩 組閃存組件(131， 132)分別連接第一接口控制器(141 )及第二接口 控制器(142),可設(shè)定其一為USB接口，另一為SATA界面，以形 成兩個(gè)具有不同接口的獨(dú)立快閃磁盤(pán)。請(qǐng)參閱圖4，其示出了本發(fā)明的DRAM模塊與主機(jī)板間的連結(jié)關(guān) 系，由于上述實(shí)施例中的DRAM模塊(1)使用接腳(12)中的空腳
進(jìn)行數(shù)據(jù)傳輸，因此主機(jī)板(2)的DRAM模塊插槽(21)的接線也 須做出對(duì)應(yīng)的改變，該插槽(21)仍可沿用DRAM模塊的標(biāo)準(zhǔn)插槽， 但其數(shù)據(jù)傳輸則區(qū)分為DRAM信號(hào)(121 )及快閃磁盤(pán)信號(hào)(122 )等 兩條路徑，前者經(jīng)由DRAM模塊(1 )所使用的標(biāo)準(zhǔn)有效腳位(effective pins)進(jìn)4亍，后者則經(jīng)由本發(fā)明重新定義的空腳腳位進(jìn)行。在主才幾板(2 )上，DRAM信號(hào)(121 )連接至與CPU( 22 )相連的北橋芯片(23 )， 以做為系統(tǒng)內(nèi)存，而快閃磁盤(pán)信號(hào)(122)連接至與北橋芯片(23)相 連的南橋芯片(24)，該南橋芯片(24)控制包括USB及SATA接口 在內(nèi)的各種輸出入接口， DRAM模塊(1)中的閃存組件(13)即可 通過(guò)該接口而與系統(tǒng)連接，形成快閃》茲盤(pán)。因此，當(dāng)DRAM模塊(l) 插接于插槽(21)上時(shí)，即同時(shí)完成了快閃磁盤(pán)的連接，且快閃磁盤(pán) 的操作及傳輸均不影響DRAM模塊(1)的正常工作。此外，本領(lǐng)域 技術(shù)人員公知的是，CPU (22)通過(guò)CPU插座(socket)而與主機(jī)板(2)連接。請(qǐng)參閱圖5，其為本發(fā)明的第三實(shí)施例的快閃》茲盤(pán)配置示意圖， 在本實(shí)施例中，閃存組件(13)的數(shù)據(jù)不經(jīng)由接腳12與系統(tǒng)相連，而 是在DRAM模塊(1)板面上設(shè)置專(zhuān)屬連接器(151， 152),其中第 一連接器(151)供USB接口使用，第二連接器(152)供SATA接口 使用，當(dāng)然，也可僅設(shè)置任一個(gè)單一連接器(151或152)以供固定的 單一接口使用。就本實(shí)施例而言，主機(jī)板無(wú)需做任何改變，DRAM模 塊(1 )的接腳(12 )完全維持標(biāo)準(zhǔn)定義，故本實(shí)施例的DRAM模塊 可在任何符合標(biāo)準(zhǔn)規(guī)格的主機(jī)板上使用。以上所述僅為本發(fā)明的優(yōu)選實(shí)施例，并非因此即限制本發(fā)明的專(zhuān) 利范圍，凡是在本發(fā)明特征范圍內(nèi)所作的其它等效變化或修飾，均應(yīng) 包括在本發(fā)明的專(zhuān)利范圍內(nèi)。
權(quán)利要求
1. 一種帶有固態(tài)磁盤(pán)的動(dòng)態(tài)隨機(jī)存取內(nèi)存模塊，所述內(nèi)存模塊具有符合特定標(biāo)準(zhǔn)規(guī)格的電路板及多個(gè)接腳，所述電路板上設(shè)置有多個(gè)動(dòng)態(tài)內(nèi)存組件，所述內(nèi)存模塊還包括多個(gè)閃存組件，設(shè)置于所述電路板上；以及接口控制器，設(shè)置于所述電路板上，并電連接于所述閃存組件與所述多個(gè)接腳中的部分接腳之間，以將閃存組件的數(shù)據(jù)傳輸設(shè)定為至少一種串行接口的格式，并通過(guò)所述部分接腳對(duì)外傳輸。
2. 如權(quán)利要求1所述的內(nèi)存模塊，其中所述串行接口為USB。
3. 如權(quán)利要求1所述的內(nèi)存模塊，其中所述串行接口為SATA。
4. 如權(quán)利要求1所述的內(nèi)存模塊，其中所述串行接口所使用的部 分接腳為所述動(dòng)態(tài)內(nèi)存模塊的特定標(biāo)準(zhǔn)規(guī)格所定義的空腳。
5. 如權(quán)利要求1所述的內(nèi)存模塊，其中所述接口控制器在多個(gè)串 行接口中選擇其一。
6. —種計(jì)算機(jī)主機(jī)板，包括 CPU插座，用以供CPU插接；插槽，用以插接如權(quán)利要求1所述的動(dòng)態(tài)隨機(jī)存取內(nèi)存模塊； 北橋芯片，與所述CPU插座相連；以及 南橋芯片，與所述北橋芯片相連；其中所述插槽中對(duì)應(yīng)于DRAM才莫塊中的DRAM序號(hào)所^使用的腳 位，連接至所述北橋芯片；而所述插槽中對(duì)應(yīng)于DRAM模塊中的串行 接口所使用的腳位，連接至所述南橋芯片。
7. 如權(quán)利要求1所述的主機(jī)板，其中所述插槽中連接至南橋芯片 的接腳為所述插槽的標(biāo)準(zhǔn)規(guī)格所定義的空腳。
8. —種帶有固態(tài)磁盤(pán)的動(dòng)態(tài)隨機(jī)存取內(nèi)存模塊，所述內(nèi)存模塊具 有符合特定標(biāo)準(zhǔn)規(guī)格的電路板及多個(gè)接腳，并于所述電路板上設(shè)置有 多個(gè)動(dòng)態(tài)內(nèi)存組件，所述內(nèi)存模塊還包括多個(gè)閃存組件，設(shè)置于所述電路板上；接口控制器，設(shè)置于所述電路板上，并電連接于所述閃存組件， 以將所述閃存組件的數(shù)據(jù)傳輸設(shè)定為至少一種串行接口的格式；以及至少一個(gè)連接器，電連接于所述接口控制器，用以傳輸所述串行 接口的數(shù)據(jù)。
9. 如權(quán)利要求8所述的內(nèi)存模塊，其中所述串行接口為USB。
10. 如權(quán)利要求8所述的內(nèi)存模塊，其中所述串行接口為SATA。
11. 如權(quán)利要求8所述的內(nèi)存模塊，其中所述連接器數(shù)量為二，分 別連接兩種不同的串行接口。
12. —種計(jì)算才幾主機(jī)板，其特征在于包含插槽，用以插接動(dòng)態(tài)隨機(jī)存取內(nèi)存模塊，所述插槽具有對(duì)應(yīng) 于串行接口所使用的腳位，所述腳位電連接至所述主機(jī)板上設(shè)有所述串行接口的控制芯片處。
全文摘要
一種帶有固態(tài)磁盤(pán)的動(dòng)態(tài)隨機(jī)存取內(nèi)存(DRAM)模塊，其在標(biāo)準(zhǔn)DRAM模塊的板面上增設(shè)固態(tài)磁盤(pán)(SSD)，該SSD由多個(gè)閃存及控制器所構(gòu)成，并采用串行通訊接口進(jìn)行數(shù)據(jù)傳輸，例如通用串行總線(USB)或串行先進(jìn)技術(shù)配置(SATA)，該通訊接口可利用標(biāo)準(zhǔn)DRAM模塊的多個(gè)接腳中的空腳加以定義，并配合專(zhuān)用主機(jī)板的DRAM模塊插座而與系統(tǒng)相連，或于DRAM模塊上設(shè)置專(zhuān)用連接器，通過(guò)接線而與系統(tǒng)相連，以形成系統(tǒng)內(nèi)建的快閃磁盤(pán)。
文檔編號(hào)G11C5/06GK101211649SQ200610168398
公開(kāi)日2008年7月2日 申請(qǐng)日期2006年12月27日 優(yōu)先權(quán)日2006年12月27日
發(fā)明者李俊昌, 黃建中 申請(qǐng)人:宇瞻科技股份有限公司