專利名稱：具有對數(shù)據(jù)輸入/輸出線充電或放電的鎖存器的存儲裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體存儲裝置，且更具體地，涉及一種用于防止鎖存單元和與該鎖存單元連接的數(shù)據(jù)輸入/輸出線的泄漏電流的半導(dǎo)體存儲裝置。
背景技術(shù)：
將半導(dǎo)體存儲裝置分類為用于執(zhí)行讀取或?qū)懭氩僮鞯淖饔弥袪顟B(tài)及非作用中狀態(tài)(例如，待命模式和自更新模式)。當(dāng)半導(dǎo)體存儲裝置處于用于執(zhí)行讀取或?qū)懭氩僮鞯淖饔弥袪顟B(tài)中時，諸如全域數(shù)據(jù)I/O線及局域數(shù)據(jù)I/O線的數(shù)據(jù)輸入/輸出(I/O)線根據(jù)讀取或?qū)懭霐?shù)據(jù)的邏輯電平而變化。當(dāng)半導(dǎo)體存儲裝置處于非作用中狀態(tài)中時，通過鎖存單元用邏輯電平“高”或邏輯電平“低”來固定數(shù)據(jù)I/O線以便防止耦合及浮動。
圖1為示出傳統(tǒng)半導(dǎo)體存儲裝置的鎖存單元和全域數(shù)據(jù)I/O線的框圖。
如所示出的，在傳統(tǒng)半導(dǎo)體存儲裝置中，具有全域數(shù)據(jù)GIO<0:15>的16條全域數(shù)據(jù)I/O線10與鎖存單元20連接，以便不管半導(dǎo)體裝置是處于作用中狀態(tài)中還是非作用中狀態(tài)中都防止全域數(shù)據(jù)I/O線10浮動。因此，全域數(shù)據(jù)I/O線10維持讀取或?qū)懭霐?shù)據(jù)的邏輯電平“高”或“低”，其先前由鎖存單元20鎖存。
如果不管半導(dǎo)體裝置是處于作用中狀態(tài)中還是非作用中狀態(tài)中，全域數(shù)據(jù)I/O線10都維持先前由鎖存單元20鎖存的讀取或?qū)懭霐?shù)據(jù)的邏輯電平，則全域數(shù)據(jù)I/O線10及鎖存單元20根據(jù)先前由鎖存單元20鎖存的數(shù)據(jù)的邏輯電平來消耗不必要的電流。
在雙數(shù)據(jù)速率同步動態(tài)隨機存取存儲器(DDR SDRAM)的情況下，使用32條全域數(shù)據(jù)I/O線10；在DDR2 SDRAM的情況下，使用64條全域數(shù)據(jù)I/O線10；以及在DDR3 SDRAM的情況下，使用128條全域數(shù)據(jù)I/O線10。當(dāng)快速操作半導(dǎo)體存儲裝置時，全域數(shù)據(jù)I/O線10及鎖存單元20所消耗的不必要電流增加，從而使直流電(CD)劣化。
發(fā)明內(nèi)容
因此，本發(fā)明的目的為提供一種半導(dǎo)體存儲裝置，其用于減小當(dāng)該半導(dǎo)體存儲裝置處于非作用中時全域數(shù)據(jù)輸入/輸出線及鎖存單元所消耗的不必要的泄漏電流。
根據(jù)本發(fā)明的一方面，提供一種半導(dǎo)體存儲裝置，其具有用于執(zhí)行讀取或?qū)懭氩僮鞯淖饔弥袪顟B(tài)、和非作用中狀態(tài)，該半導(dǎo)體存儲裝置包括數(shù)據(jù)輸入/輸出(I/O)線；鎖存單元，其用于防止該數(shù)據(jù)I/O線浮動；和充電單元，其用于控制該鎖存單元，以當(dāng)該半導(dǎo)體存儲裝置處于非作用中狀態(tài)中時對該數(shù)據(jù)I/O線充電。
根據(jù)本發(fā)明的另一方面，提供一種半導(dǎo)體存儲裝置，其具有用于執(zhí)行讀取或?qū)懭氩僮鞯淖饔弥袪顟B(tài)、和非作用中狀態(tài)，該半導(dǎo)體存儲裝置包括數(shù)據(jù)輸入/輸出(I/O)線；鎖存單元，其用于防止該數(shù)據(jù)I/O線浮動；以及放電單元，其用于控制該鎖存單元，以當(dāng)該半導(dǎo)體存儲裝置處于非作用中狀態(tài)中時對該數(shù)據(jù)I/O線放電。
根據(jù)本發(fā)明的又一方面，提供一種半導(dǎo)體存儲裝置，其具有用于執(zhí)行讀取或?qū)懭氩僮鞯淖饔弥袪顟B(tài)、和非作用中狀態(tài)，該半導(dǎo)體存儲裝置包括數(shù)據(jù)輸入/輸出(I/O)線；上拉鎖存單元，其用于當(dāng)該半導(dǎo)體存儲裝置處于非作用中狀態(tài)中時上拉該數(shù)據(jù)I/O線；下拉鎖存單元，其用于當(dāng)該半導(dǎo)體存儲裝置處于非作用中狀態(tài)中時下拉該數(shù)據(jù)I/O線；及選擇單元，其用于選擇性地驅(qū)動該上拉鎖存單元和該下拉鎖存單元中的一個。
根據(jù)結(jié)合附圖對優(yōu)選實施例的以下描述，本發(fā)明的上面和其它目的和特征將變得明顯，其中圖1為傳統(tǒng)半導(dǎo)體存儲裝置的鎖存單元和全域數(shù)據(jù)I/O線的框圖；圖2為根據(jù)本發(fā)明的第一實施例的具有用于對全域數(shù)據(jù)I/O線充電或放電的鎖存單元的半導(dǎo)體存儲裝置的框圖；圖3為圖2中所示的選擇信號發(fā)生器的詳細框圖；圖4為根據(jù)本發(fā)明第二實施例的用于在待命模式的情況下基于時鐘使能信號和RAS空閑信號而對全域數(shù)據(jù)I/O線充電的上拉鎖存單元的框圖；圖5為根據(jù)本發(fā)明的第三實施例的用于在待命模式的情況下基于時鐘使能信號和RAS空閑信號而對全域數(shù)據(jù)I/O線充電的上拉鎖存單元的框圖；圖6為根據(jù)本發(fā)明的第四實施例的用于在待命模式的情況下基于時鐘使能信號和RAS空閑信號而對全域數(shù)據(jù)I/O線放電的下拉鎖存單元的框圖；圖7為根據(jù)本發(fā)明的第五實施例的用于在待命模式的情況下基于時鐘使能信號和RAS空閑信號而對全域數(shù)據(jù)I/O線放電的下拉鎖存單元的框圖；圖8為根據(jù)本發(fā)明的第六實施例的用于在待命模式的情況下基于時鐘使能信號而對全域數(shù)據(jù)I/O線充電的上拉鎖存單元的框圖；圖9為根據(jù)本發(fā)明的第七實施例的用于在待命模式的情況下基于時鐘使能信號而對全域數(shù)據(jù)I/O線充電的上拉鎖存單元的框圖；圖10為根據(jù)本發(fā)明的第八實施例的用于在待命模式的情況下基于時鐘使能信號而對全域數(shù)據(jù)I/O線放電的下拉鎖存單元的框圖；圖11為根據(jù)本發(fā)明的第九實施例的用于在待命模式的情況下基于時鐘使能信號而對全域數(shù)據(jù)I/O線放電的下拉鎖存單元的框圖；圖12為根據(jù)本發(fā)明的第十實施例的用于在自更新模式的情況下基于自更新信號而對全域數(shù)據(jù)I/O線充電的上拉鎖存單元的框圖；圖13為根據(jù)本發(fā)明的第十一實施例的用于在自更新模式的情況下基于自更新信號而對全域數(shù)據(jù)I/O線充電的上拉鎖存單元的框圖；圖14為根據(jù)本發(fā)明的第十二實施例的用于在自更新模式的情況下基于自更新信號而對全域數(shù)據(jù)I/O線放電的下拉鎖存單元的框圖；以及圖15為根據(jù)本發(fā)明的第十三實施例的用于在自更新模式的情況下基于自更新信號而對全域數(shù)據(jù)I/O線放電的下拉鎖存單元的框圖。
具體實施例方式
下文中，將參考附圖來詳細描述根據(jù)本發(fā)明的半導(dǎo)體存儲裝置。
圖2為根據(jù)本發(fā)明的第一實施例的具有用于對全域數(shù)據(jù)I/O線充電或放電的鎖存單元的半導(dǎo)體存儲裝置的框圖。
如所示出的，半導(dǎo)體存儲裝置包括全域數(shù)據(jù)輸入/輸出(I/O)線100、鎖存單元、充電單元、放電單元以及選擇單元300。
鎖存單元耦接至全域數(shù)據(jù)I/O線100，并防止全域數(shù)據(jù)I/O線100浮動。當(dāng)半導(dǎo)體存儲裝置非作用中時，充電單元經(jīng)由鎖存單元對全域數(shù)據(jù)I/O線100充電。當(dāng)半導(dǎo)體存儲裝置非作用中時，放電單元經(jīng)由鎖存單元對全域數(shù)據(jù)I/O線100放電。選擇單元300選擇性地驅(qū)動充電單元及放電單元中的一個。
本文中，將充電單元和一部分鎖存單元表示為上拉鎖存單元200；并將放電單元和另一部分鎖存單元表示為下拉鎖存單元400。
選擇單元300包括選擇信號產(chǎn)生單元310及多任務(wù)器320。選擇信號產(chǎn)生單元310產(chǎn)生選擇信號SELB以便確定選擇上拉鎖存單元200和下拉鎖存單元400中的哪一個。多任務(wù)器320基于選擇信號SELB而選擇上拉鎖存單元200和下拉鎖存單元400中的一個并驅(qū)動所選擇的單元。
多任務(wù)器320包括第一反轉(zhuǎn)器IV1至第三反轉(zhuǎn)器IV3以及第一傳輸門PASS1與第二傳輸門PASS2。第一反轉(zhuǎn)器IV1將選擇信號SELB反轉(zhuǎn)；并且第一傳輸門PASS1響應(yīng)于選擇信號SELB和第一反轉(zhuǎn)器IV1的輸出來控制上拉鎖存單元200。第二反轉(zhuǎn)器IV2將選擇信號SELB反轉(zhuǎn)；第三反轉(zhuǎn)器IV3將第一反轉(zhuǎn)器IV1的輸出反轉(zhuǎn)；并且第二傳輸門PASS2響應(yīng)于第二反轉(zhuǎn)器IV2與第三反轉(zhuǎn)器IV3的輸出來控制下拉鎖存單元400。
接下來描述用于選擇性地驅(qū)動上拉鎖存單元200和下拉鎖存單元400的方法。
首先，比較由測試裝置所測量的在全域數(shù)據(jù)I/O線100中流動的泄漏電流量、與由選擇單元300選擇的在上拉鎖存單元200或下拉鎖存單元400中有的晶體管中流動的泄漏電流量。
當(dāng)在全域數(shù)據(jù)I/O線100中流動的泄漏電流量大于在上拉鎖存單元200或下拉鎖存單元400的晶體管中流動的泄漏電流量時，將全域數(shù)據(jù)I/O線100放電至接地電壓VSS以便節(jié)省電流量。否則，即，在全域數(shù)據(jù)I/O線100中流動的泄漏電流量小于在上拉鎖存單元200或下拉鎖存單元400的晶體管中流動的泄漏電流量，由電源電壓(例如，周邊電壓VPERI)對全域數(shù)據(jù)I/O線100充電，以便防止不必要的電流消耗。
在本發(fā)明中，半導(dǎo)體存儲裝置的非作用中狀態(tài)包括待命模式和自更新模式。具體地說，本發(fā)明的效果在待命模式或自更新模式中最大化。
此外，全域數(shù)據(jù)I/O線100可不僅包括局域數(shù)據(jù)I/O線，而且也可包括所有數(shù)據(jù)I/O線，其通過鎖存單元用邏輯電平“高”或“低”來固定以便防止全域數(shù)據(jù)I/O線100浮動或耦合。
此外，本發(fā)明可包括上拉鎖存單元200和下拉鎖存單元400而沒有選擇單元300。
圖3為圖2中所示的選擇信號發(fā)生器310的詳細框圖。
如所示出，選擇信號發(fā)生器310包括多個MOS晶體管、熔絲FUSE1、以及多個反轉(zhuǎn)器。
第一PMOS晶體管P1、熔絲FUSE1和第一NMOS晶體管N1至第三NMOS晶體管N3串聯(lián)連接于周邊電壓VPERI與接地電壓VSS之間。第一PMOS晶體管P1和第一NMOS晶體管N1的每一個都具有用于接收在測試模式期間使能的測試模式選擇信號TM_SEL的柵極。第二NMOS晶體管N2和第三NMOS晶體管N3的每一個都具有用于接收周邊電壓VPERI的柵極。在測試模式之后，熔絲FUSE1固定選擇信號SELB的邏輯電平。第一反轉(zhuǎn)器IV4具有輸入端子，其耦接至第一NMOS晶體管N1和熔絲FUSE1的共同端子；第二反轉(zhuǎn)器IV5具有輸入端子，其耦接至第一反轉(zhuǎn)器IV4的輸出端子；并且第三反轉(zhuǎn)器IV6具有與第二反轉(zhuǎn)器IV5的輸出端子耦接的輸入端子，和用于輸出選擇信號SELB的輸出端子。第四NMOS晶體管N4耦接于接地電壓VSS與第一NMOS晶體管N1和熔絲FUSE1的共同端子之間，并且其具有用于接收第一NMOS晶體管IV4的輸出的柵極。
選擇信號發(fā)生器310接收在測試模式期間使能的測試模式選擇信號TM_SEL，并基于通過比較在全域數(shù)據(jù)I/O線100中流動的泄漏電流量與在上拉鎖存單元200或下拉鎖存單元400中具有的晶體管中流動的泄漏電流量而產(chǎn)生的比較結(jié)果，來確定是否切斷熔絲FUSE1。
當(dāng)用邏輯電平“高”激活測試模式選擇信號TM_SEL時，也用邏輯電平“高”激活選擇信號SELB。結(jié)果，使全域數(shù)據(jù)I/O線100放電為邏輯電平“低”。否則，即當(dāng)用邏輯電平“低”撤銷激活測試模式選擇信號TM_SEL時，也用邏輯電平“低”撤銷激活選擇信號SELB。結(jié)果，使全域數(shù)據(jù)I/O線100充電為邏輯電平“高”。
如上文所描述，當(dāng)在充電期間將至少一個全域數(shù)據(jù)I/O線100撤銷激活為邏輯電平“低”時，本發(fā)明可減小在上拉鎖存單元200或下拉鎖存單元400中的晶體管中流動的泄漏電流。同樣地，當(dāng)在放電期間將至少一個全域數(shù)據(jù)I/O線100激活為邏輯電平“高”時，可能減小在上拉鎖存單元200或下拉鎖存單元400中的晶體管中流動的泄漏電流。
下文中，參考圖4至圖15，根據(jù)本發(fā)明的其它實施例，將詳細描述用于對全域數(shù)據(jù)I/O線100充電和放電的上拉鎖存單元200和下拉鎖存單元400而沒有選擇單元300。
圖4為根據(jù)本發(fā)明的第二實施例的用于在待命模式期間基于時鐘使能信號和RAS空閑信號而對全域數(shù)據(jù)I/O線充電的上拉鎖存單元的框圖。
如所示出的，上拉鎖存單元200A包括充電單元220A和鎖存單元240A。充電單元220A確定通過組合時鐘使能信號CKE和RAS空閑信號RAS_IDLE而產(chǎn)生的充電信號CH_SIG的邏輯電平。
充電單元220A包括第一反轉(zhuǎn)器INV1和第一“或非”(NOR)門NOR1。第一反轉(zhuǎn)器INV1接收時鐘使能信號CKE并將其反轉(zhuǎn)。第一NOR門NOR1對RAS空閑信號RAS_IDLE和第一反轉(zhuǎn)器INV1的輸出執(zhí)行NOR運算，并將充電信號CH_SIG輸出到鎖存單元240A。
鎖存單元240A包括一第一“與非”(NAND)門NAND1和第二反轉(zhuǎn)器INV2。第一NAND門NAND1具有一個用于接收充電信號CH_SIG的輸入端子和耦接至全域數(shù)據(jù)I/O線100的輸出端子。第二反轉(zhuǎn)器INV2將第一NAND門NAND1的輸出反轉(zhuǎn)，并將已反轉(zhuǎn)的信號輸出到第一NAND門NAND1的另一個輸入端子。
圖5為根據(jù)本發(fā)明的第三實施例的用于在待命模式期間基于時鐘使能信號和RAS空閑信號而對全域數(shù)據(jù)I/O線充電的上拉鎖存單元的框圖。
如所示出的，上拉鎖存單元200B包括充電單元220B和鎖存單元240B。充電單元220B確定通過組合時鐘使能信號CKE和RAS空閑信號RAS_IDLE而產(chǎn)生的充電信號CH_SIG的邏輯電平。
充電單元220B包括第一反轉(zhuǎn)器INV3和第一NAND門NAND2。第一反轉(zhuǎn)器INV3接收RAS空閑信號RAS_IDLE并將其反轉(zhuǎn)。第一NAND門NAND2對時鐘使能信號CKE和第一反轉(zhuǎn)器INV3的輸出執(zhí)行NAND運算，并將充電信號CH_SIG輸出到鎖存單元240B。
鎖存單元240B包括第一NOR門NOR2和第二反轉(zhuǎn)器INV4。第一NOR門NOR2具有一個用于接收充電信號CH_SIG的輸入端子。第二反轉(zhuǎn)器INV4將第一NOR門NOR2的輸出反轉(zhuǎn)，并將已反轉(zhuǎn)的信號輸出到全域數(shù)據(jù)I/O線100和第一NOR門NOR2的另一個輸入端子。
參考圖4及圖5，如果表示時鐘信號的使能狀態(tài)的時鐘使能信號CKE被撤銷激活為邏輯電平“低”，或示出待命模式的RAS空閑信號RAS_IDLE被激活為邏輯電平“高”，則充電單元經(jīng)由鎖存單元用邏輯電平“高”對全域數(shù)據(jù)I/O線充電。
圖6為示出根據(jù)本發(fā)明的第四實施例的用于在待命模式期間基于時鐘使能信號和RAS空閑信號而對全域數(shù)據(jù)I/O線放電的下拉鎖存單元的框圖。
如所示出的，下拉鎖存單元400A包括放電單元420A及鎖存單元440A。放電單元420A確定通過組合時鐘使能信號CKE和RAS空閑信號RAS_IDLE而產(chǎn)生的放電信號DISCH_SIG的邏輯電平。
放電單元420A包括第一反轉(zhuǎn)器INV5和第一NAND門NAND3。第一反轉(zhuǎn)器INV5接收RAS空閑信號RAS_IDLE并將其反轉(zhuǎn)。第一NAND門NAND3對時鐘使能信號CKE和第一反轉(zhuǎn)器INV5的輸出執(zhí)行NAND運算，并將放電信號DISCH_SIG輸出到鎖存單元440A。
鎖存單元440A包括第一“或非”門NOR3和第二反轉(zhuǎn)器INV6。第一NOR門NOR3具有一個用于接收放電信號DISCH_SIG的輸入端子和耦接至全域數(shù)據(jù)I/O線100的輸出端子。第二反轉(zhuǎn)器INV6將第一NOR門NOR3的輸出反轉(zhuǎn)，并將經(jīng)反轉(zhuǎn)的信號輸出到第一NOR門NOR3的另一個輸入端子。
圖7為示出根據(jù)本發(fā)明的第五實施例的用于在待命模式期間基于時鐘使能信號和RAS空閑信號而對全域數(shù)據(jù)I/O線放電的下拉鎖存單元的框圖。
如所示出，下拉鎖存單元400B包括放電單元420B和鎖存單元440B。放電單元420B確定通過組合時鐘使能信號CKE和RAS空閑信號RAS_IDLE而產(chǎn)生的放電信號DISCH_SIG的邏輯電平。
放電單元420B包括第一反轉(zhuǎn)器INV7和第一NOR門NOR4。第一反轉(zhuǎn)器INV7接收時鐘使能信號CKE并將其反轉(zhuǎn)。第一NOR門NOR4對RAS空閑信號RAS_IDLE和第一反轉(zhuǎn)器INV7的輸出執(zhí)行NOR運算，并將放電信號DISCH_SIG輸出到鎖存單元440B。
鎖存單元440B包括第一NAND門NAND4和第二反轉(zhuǎn)器INV8。第一NAND門NAND4具有一個用于接收放電信號DISCH_SIG的輸入端子。第二反轉(zhuǎn)器INV8將第一NAND門NAND4的輸出反轉(zhuǎn)，并將經(jīng)反轉(zhuǎn)的信號輸出到全域數(shù)據(jù)I/O線100和第一NAND門NAND4的另一個輸入端子。
參看圖6及圖7，如果時鐘使能信號CKE被撤銷激活為邏輯電平“低”，并且RAS空閑信號RAS_IDLE被激活為邏輯電平“高”，則放電單元經(jīng)由鎖存單元用邏輯電平“低”而對全域數(shù)據(jù)I/O線放電。
圖8為示出根據(jù)本發(fā)明的第六實施例的用于在待命模式期間基于時鐘使能信號而對全域數(shù)據(jù)I/O線充電的上拉鎖存單元的框圖。
如所示出的，上拉鎖存單元200C包括充電單元220C和鎖存單元240C。充電單元220C基于時鐘使能信號CKE而確定充電信號CH_SIG的邏輯電平。
充電單元220C接收時鐘使能信號CKE并將該時鐘使能信號CKE作為充電信號CH_SIG而輸出到鎖存單元240C。
鎖存單元240C包括第一NAND門NAND5和第一反轉(zhuǎn)器INV9。第一NAND門NAND5具有一個用于接收充電信號CH_SIG的輸入端子和耦接至全域數(shù)據(jù)I/O線100的輸出端子。第一反轉(zhuǎn)器INV9將第一NAND門NAND5的輸出反轉(zhuǎn)，并將經(jīng)反轉(zhuǎn)的信號輸出到第一NAND門NAND5的另一個輸入端子。
圖9為示出根據(jù)本發(fā)明的第七實施例的用于在待命模式期間基于時鐘使能信號而對全域數(shù)據(jù)I/O線充電的上拉鎖存單元的框圖。
如所示出的，上拉鎖存單元200D包括充電單元220D和鎖存單元240D。充電單元220D基于時鐘使能信號CKE而確定充電信號CH_SIG的邏輯電平。
充電單元220D包括第一反轉(zhuǎn)器INV10，其用于將時鐘使能信號CKE反轉(zhuǎn)，并將經(jīng)反轉(zhuǎn)的信號作為充電信號CH_SIG而輸出到鎖存單元240D。
鎖存單元240D包括第一NOR門NOR5和第二反轉(zhuǎn)器INV11。第一NOR門NOR5具有一個用于接收充電信號CH_SIG的輸入端子。第二反轉(zhuǎn)器INV11將第一NOR門NOR5的輸出反轉(zhuǎn)，并將經(jīng)反轉(zhuǎn)的信號輸出到全域數(shù)據(jù)I/O線100和第一NOR門NOR5的另一個輸入端子。
參看圖8和圖9，如果表示時鐘信號的使能狀態(tài)的時鐘使能信號CKE被撤銷激活為邏輯電平“低”，則充電單元經(jīng)由鎖存單元用邏輯電平“高”而對全域數(shù)據(jù)I/O線充電。
圖10為示出根據(jù)本發(fā)明的第八實施例的用于在待命模式期間基于時鐘使能信號而對全域數(shù)據(jù)I/O線放電的下拉鎖存單元的框圖。
如所示出的，下拉鎖存單元400C包括放電單元420C及鎖存單元440C。放電單元420C基于時鐘使能信號CKE而確定放電信號DISCH_SIG的邏輯電平。
放電單元420C包括第一反轉(zhuǎn)器INV12，其用于將時鐘使能信號CKE反轉(zhuǎn)，并將經(jīng)反轉(zhuǎn)的信號作為放電信號DISCH_SIG而輸出到鎖存單元440C。
鎖存單元440C包括第一NOR門NOR6和第二反轉(zhuǎn)器INV13。第一NOR門NOR6具有一個用于接收放電信號DISCH_SIG的輸入端子和耦接至全域數(shù)據(jù)I/O線100的輸出端子。第二反轉(zhuǎn)器INV13將第一NOR門NOR6的輸出反轉(zhuǎn)，并將經(jīng)反轉(zhuǎn)的信號輸出到第一NOR門NOR6的另一個輸入端子。
圖11為示出根據(jù)本發(fā)明的第九實施例的用于在待命模式期間基于時鐘使能信號而對全域數(shù)據(jù)I/O線放電的下拉鎖存單元的框圖。
如所示出的，下拉鎖存單元400D包括放電單元420D和鎖存單元440D。放電單元420D基于時鐘使能信號CKE而確定放電信號DISCH_SIG的邏輯電平。
放電單元420D接收時鐘使能信號CKE，并將該時鐘使能信號CKE作為放電信號DISCH_SIG而輸出到鎖存單元440D。
鎖存單元440D包括第一NAND門NAND6和第一反轉(zhuǎn)器INV14。第一NAND門NAND6具有一個用于接收放電信號DISCH_SIG的輸入端子。第一反轉(zhuǎn)器INV14將第一NAND門NAND6的輸出反轉(zhuǎn)，并將經(jīng)反轉(zhuǎn)的信號輸出到全域數(shù)據(jù)I/O線100和第一NAND門NAND6的另一個輸入端子。
參考圖10及圖11，如果表示時鐘信號的使能狀態(tài)的時鐘使能信號CKE被撤銷激活為邏輯電平“低”，則放電單元經(jīng)由鎖存單元用邏輯電平“低”而對全域數(shù)據(jù)I/O線放電。
圖12為示出根據(jù)本發(fā)明的第十實施例的用于在自更新模式期間基于自更新信號而對全域數(shù)據(jù)I/O線充電的上拉鎖存單元的框圖。
如所示出的，上拉鎖存單元200E包括充電單元220E和鎖存單元240E。充電單元220E基于自更新信號SREF而確定充電信號CH_SIG的邏輯電平。
充電單元220E包括第一反轉(zhuǎn)器INV15，其用于將自更新信號SREF反轉(zhuǎn)，并將經(jīng)反轉(zhuǎn)的信號作為充電信號CH_SIG而輸出到鎖存單元240E。
鎖存單元240E包括第一NAND門NAND7和第二反轉(zhuǎn)器INV16。第一NAND門NAND7具有一個用于接收充電信號CH_SIG的輸入端子和耦接至全域數(shù)據(jù)I/O線100的輸出端子。第二反轉(zhuǎn)器INV16將第一NAND門NAND7的輸出反轉(zhuǎn)，且將經(jīng)反轉(zhuǎn)的信號輸出到第一NAND門NAND7的另一個輸入端子。
圖13為示出根據(jù)本發(fā)明的第十一實施例的用于在自更新模式期間基于自更新信號而對全域數(shù)據(jù)I/O線充電的上拉鎖存單元的框圖。
如所示出，上拉鎖存單元200F包括充電單元220F和鎖存單元240F。充電單元220F基于自更新信號SREF而確定充電信號CH_SIG的邏輯電平。
充電單元220F接收自更新信號SREF，并將自更新信號SREF作為充電信號CH_SIG而輸出到鎖存單元240F。
鎖存單元240F包括第一NOR門NOR7和第一反轉(zhuǎn)器INV17。第一NOR門NOR7具有一個用于接收充電信號CH_SIG的輸入端子。第一反轉(zhuǎn)器INV16將第一NOR門NOR7的輸出反轉(zhuǎn)，并將經(jīng)反轉(zhuǎn)的信號輸出到全域數(shù)據(jù)I/O線100和第一NOR門NOR7的另一個輸入端子。
參考圖12和圖13，如果表示自更新模式的自更新信號SREF被激活為邏輯電平“高”，則充電單元經(jīng)由鎖存單元用邏輯電平“高”而對全域數(shù)據(jù)I/O線充電。
圖14為示出根據(jù)本發(fā)明的第十二實施例的用于在自更新模式期間基于自更新信號而對全域數(shù)據(jù)I/O線放電的下拉鎖存單元的框圖。
如所示出的，下拉鎖存單元400E包括放電單元420E和鎖存單元440E。放電單元420E基于自更新信號SREF而確定放電信號DISCH_SIG的邏輯電平。
放電單元420E接收自更新信號SREF，并將自更新信號SREF作為放電信號DISCH_SIG而輸出到鎖存單元440E。
鎖存單元440E包括第一NOR門NOR8和第一反轉(zhuǎn)器INV18。第一NOR門NOR8具有一個用于接收放電信號DISCH_SIG的輸入端子和耦接至全域數(shù)據(jù)I/O線100的輸出端子。第一反轉(zhuǎn)器INV18將第一NOR門NOR8的輸出反轉(zhuǎn)，并將經(jīng)反轉(zhuǎn)的信號輸出到第一NOR門NOR8的另一個輸入端子。
圖15為示出根據(jù)本發(fā)明的第十三實施例的用于在自更新模式期間基于自更新信號而對全域數(shù)據(jù)I/O線放電的下拉鎖存單元的框圖。
如所示出的，下拉鎖存單元400F包括放電單元420F及鎖存單元440F。放電單元420F基于自更新信號SREF而確定放電信號DISCH_SIG的邏輯電平。
放電單元420F包括第一反轉(zhuǎn)器INV19，其用于將自更新信號SREF反轉(zhuǎn)，并將經(jīng)反轉(zhuǎn)的信號作為放電信號DISCH_SIG而輸出到鎖存單元440F。
鎖存單元440F包括第一NAND門NAND8和第二反轉(zhuǎn)器INV20。第一NAND門NAND8具有一個用于接收放電信號DISCH_SIG的輸入端子。第二反轉(zhuǎn)器INV20將第一NAND門NAND8的輸出反轉(zhuǎn)，并將經(jīng)反轉(zhuǎn)的信號輸出到全域數(shù)據(jù)I/O線100和第一NAND門NAND8的另一個輸入端子。
參考圖14和圖15，如果自更新信號SREF被激活為邏輯電平“高”，則放電單元經(jīng)由鎖存單元用邏輯電平“低”而對全域數(shù)據(jù)I/O線放電。
如上文所描述，在本發(fā)明中，半導(dǎo)體存儲裝置基于通知撤銷激活全域數(shù)據(jù)I/O線的信號而對全域數(shù)據(jù)I/O線100充電或放電，例如，該信號在待命模式的情況下為時鐘使能信號CKE和RAS空閑信號RAS_IDLE，而在自更新模式的情況下為自更新信號SREF。因此，通過對全域數(shù)據(jù)I/O線100選擇性地充電或放電，可能減小流過上拉鎖存單元200或下拉鎖存單元400、以及全域數(shù)據(jù)I/O線100的泄漏電流。此外，可能改進半導(dǎo)體存儲裝置的直流電(DC)的特性。
本申請案含有關(guān)于2005年9月29日和2005年12月28日在韓國專利局提交的韓國專利申請案第2005-91566號和第2005-132577號的主題，該專利申請案的全部內(nèi)容以引用的方式并入本文中。
雖然已經(jīng)結(jié)合特定實施例描述了本發(fā)明，但對本領(lǐng)域的技術(shù)人員明顯的是，可在不脫離如下文的權(quán)利要求所限定的本發(fā)明的精神和范圍的情況下作出各種變化和修改。
權(quán)利要求
1.一種半導(dǎo)體存儲裝置，其具有用于執(zhí)行讀取或?qū)懭氩僮鞯淖饔弥袪顟B(tài)、和非作用中狀態(tài)，該半導(dǎo)體存儲裝置包含數(shù)據(jù)輸入/輸出(I/O)線；鎖存單元，其用于防止該數(shù)據(jù)I/O線浮動；以及充電單元，其用于控制該鎖存單元，以當(dāng)該半導(dǎo)體存儲裝置處于該非作用中狀態(tài)時對該數(shù)據(jù)I/O線充電。
2.根據(jù)權(quán)利要求1的半導(dǎo)體存儲裝置，其中該非作用中狀態(tài)包含待命模式和自更新模式。
3.根據(jù)權(quán)利要求2的半導(dǎo)體存儲裝置，其中該充電單元基于通過組合表示該半導(dǎo)體存儲裝置的時鐘信號的使能狀態(tài)的時鐘使能信號和轉(zhuǎn)變該待命模式的列地址選通(RAS)空閑信號而產(chǎn)生的充電信號，來確定該鎖存單元的輸出信號的邏輯電平。
4.根據(jù)權(quán)利要求2的半導(dǎo)體存儲裝置，其中該充電單元基于通過使用一表示該半導(dǎo)體存儲裝置的時鐘信號的使能狀態(tài)的時鐘使能信號而產(chǎn)生的充電信號，來確定該鎖存單元的輸出信號的邏輯電平。
5.根據(jù)權(quán)利要求2的半導(dǎo)體存儲裝置，其中該充電單元基于通過使用轉(zhuǎn)變該自更新模式的自更新信號而產(chǎn)生的充電信號，來確定該鎖存單元的輸出信號的邏輯電平。
6.一種半導(dǎo)體存儲裝置，其具有用于執(zhí)行讀取或?qū)懭氩僮鞯淖饔弥袪顟B(tài)、和非作用中狀態(tài)，該半導(dǎo)體存儲裝置包含數(shù)據(jù)輸入/輸出(I/O)線；鎖存單元，其用于防止該數(shù)據(jù)I/O線浮動；以及放電單元，其用于控制該鎖存單元，以當(dāng)該半導(dǎo)體存儲裝置處于該非作用中狀態(tài)時對該數(shù)據(jù)I/O線放電。
7.根據(jù)權(quán)利要求6的半導(dǎo)體存儲裝置，其中該非作用中狀態(tài)包含待命模式和自更新模式。
8.根據(jù)權(quán)利要求7的半導(dǎo)體存儲裝置，其中該放電單元基于通過組合表示該半導(dǎo)體存儲裝置的時鐘信號的使能狀態(tài)的時鐘使能信號和轉(zhuǎn)變該待命模式的列地址選通(RAS)空閑信號而產(chǎn)生的放電信號，來確定該鎖存單元的輸出信號的邏輯電平。
9.根據(jù)權(quán)利要求7的半導(dǎo)體存儲裝置，其中該放電單元基于通過使用表示該半導(dǎo)體存儲裝置的時鐘信號的使能狀態(tài)的時鐘使能信號而產(chǎn)生的放電信號，來確定該鎖存單元的輸出信號的邏輯電平。
10.根據(jù)權(quán)利要求7的半導(dǎo)體存儲裝置，其中該放電單元基于通過使用轉(zhuǎn)變該自更新模式的自更新信號而產(chǎn)生的放電信號，來確定該鎖存單元的輸出信號的邏輯電平。
11.一種半導(dǎo)體存儲裝置，其具有用于執(zhí)行讀取或?qū)懭氩僮鞯淖饔弥袪顟B(tài)、和非作用中狀態(tài)，該半導(dǎo)體存儲裝置包含數(shù)據(jù)輸入/輸出(I/O)線；上拉鎖存單元，其用于當(dāng)該半導(dǎo)體存儲裝置處于該非作用中狀態(tài)時上拉該數(shù)據(jù)I/O線；下拉鎖存單元，其用于當(dāng)該半導(dǎo)體存儲裝置處于該非作用中狀態(tài)時下拉該數(shù)據(jù)I/O線；以及選擇單元，其用于選擇性地驅(qū)動該上拉鎖存單元和該下拉鎖存單元之
12.根據(jù)權(quán)利要求11的半導(dǎo)體存儲裝置，其中非作用中狀態(tài)包含待命模式和自更新模式。
13.根據(jù)權(quán)利要求12的半導(dǎo)體存儲裝置，其中該上拉鎖存單元包括鎖存單元，其用于防止該數(shù)據(jù)I/O線浮動；以及充電單元，其用于控制該鎖存單元，以當(dāng)該半導(dǎo)體存儲裝置處于該非作用中狀態(tài)時對該數(shù)據(jù)I/O線充電。
14.根據(jù)權(quán)利要求13的半導(dǎo)體存儲裝置，其中該充電單元基于通過組合表示該半導(dǎo)體存儲裝置的時鐘信號的使能狀態(tài)的時鐘使能信號和轉(zhuǎn)變該待命模式的列地址選通(RAS)空閑信號而產(chǎn)生的充電信號，來確定該鎖存單元的輸出信號的邏輯電平。
15.根據(jù)權(quán)利要求14的半導(dǎo)體存儲裝置，其中該充電單元包括第一反轉(zhuǎn)器，其用于將該時鐘使能信號反轉(zhuǎn)；以及NOR門，其用于對該RAS空閑信號和該第一反轉(zhuǎn)器的輸出執(zhí)行NOR運算，以將所述充電信號輸出到所述鎖存單元。
16.根據(jù)權(quán)利要求15的半導(dǎo)體存儲裝置，其中該鎖存單元包括NAND門，其具有一個用于接收該充電信號的輸入端子和一耦接至該數(shù)據(jù)I/O線的輸出端子；以及第二反轉(zhuǎn)器，其用于將該NAND門的輸出反轉(zhuǎn)，并將該經(jīng)反轉(zhuǎn)的信號輸出到該NAND門的另一個輸入端子。
17.根據(jù)權(quán)利要求14的半導(dǎo)體存儲裝置，其中該充電單元包括第一反轉(zhuǎn)器，其用于將該RAS空閑信號反轉(zhuǎn)；以及NAND門，其用于對該時鐘使能信號和該第一反轉(zhuǎn)器的輸出執(zhí)行NAND運算，以將所述充電信號輸出到所述鎖存單元。
18.根據(jù)權(quán)利要求17的半導(dǎo)體存儲裝置，其中該鎖存單元包括NOR門，其具有用于接收該充電信號的輸入端子；以及第二反轉(zhuǎn)器，其用于將該NOR門的輸出反轉(zhuǎn)，并將該經(jīng)反轉(zhuǎn)的信號輸出到耦接至該NOR門的另一個輸入端子的該數(shù)據(jù)I/O線。
19.根據(jù)權(quán)利要求13的半導(dǎo)體存儲裝置，其中該充電單元基于通過使用表示該半導(dǎo)體存儲裝置的時鐘信號的使能狀態(tài)的時鐘使能信號而產(chǎn)生的充電信號，來確定該鎖存單元的輸出信號的邏輯電平。
20.根據(jù)權(quán)利要求19的半導(dǎo)體存儲裝置，其中該鎖存單元包括NAND門，其具有一個用于接收該充電信號的輸入端子和一耦接至該數(shù)據(jù)I/O線的輸出端子；以及反轉(zhuǎn)器，其用于將該NAND門的輸出反轉(zhuǎn)，并將該經(jīng)反轉(zhuǎn)的信號輸出到該NAND門的另一個輸入端子。
21.根據(jù)權(quán)利要求19的半導(dǎo)體存儲裝置，其中該充電單元包括第一反轉(zhuǎn)器，其用于將該時鐘使能信號反轉(zhuǎn)，并將該經(jīng)反轉(zhuǎn)的信號作為該充電信號而輸出到該鎖存單元。
22.根據(jù)權(quán)利要求21的半導(dǎo)體存儲裝置，其中該鎖存單元包括NOR門，其具有一個用于接收該充電信號的輸入端子；以及第二反轉(zhuǎn)器，其用于將該NOR門的輸出反轉(zhuǎn)，并將該經(jīng)反轉(zhuǎn)的信號輸出到耦接至該NOR門的另一個輸入端子的該數(shù)據(jù)I/O線。
23.根據(jù)權(quán)利要求13的半導(dǎo)體存儲裝置，其中該充電單元基于通過使用轉(zhuǎn)變該自更新模式的自更新信號而產(chǎn)生的充電信號，來確定該鎖存單元的輸出信號的邏輯電平。
24.根據(jù)權(quán)利要求23的半導(dǎo)體存儲裝置，其中該充電單元包括第一反轉(zhuǎn)器，其用于將該自更新信號反轉(zhuǎn)，并將該經(jīng)反轉(zhuǎn)的信號作為該充電信號而輸出到該鎖存單元。
25.根據(jù)權(quán)利要求24的半導(dǎo)體存儲裝置，其中該鎖存單元包括NAND門，其具有一個用于接收該充電信號的輸入端子和一耦接至該數(shù)據(jù)I/O線的輸出端子；以及第二反轉(zhuǎn)器，其用于將該NAND門的輸出反轉(zhuǎn)，并將該經(jīng)反轉(zhuǎn)的信號輸出到該NAND門的另一個輸入端子。
26.根據(jù)權(quán)利要求23的半導(dǎo)體存儲裝置，其中該鎖存單元包括NOR門，其具有一個用于接收該充電信號的輸入端子；以及反轉(zhuǎn)器，其用于將該NOR門的輸出反轉(zhuǎn)，并將該經(jīng)反轉(zhuǎn)的信號輸出到耦接至該NOR門的另一個輸入端子的該數(shù)據(jù)I/O線。
27.根據(jù)權(quán)利要求12的半導(dǎo)體存儲裝置，其中該下拉鎖存單元包括鎖存單元，其用于防止該數(shù)據(jù)I/O線浮動；以及放電單元，其用于控制該鎖存單元，以當(dāng)該半導(dǎo)體存儲裝置處于該非作用中狀態(tài)時對該數(shù)據(jù)I/O線放電。
28.根據(jù)權(quán)利要求27的半導(dǎo)體存儲裝置，其中該放電單元基于通過組合表示該半導(dǎo)體存儲裝置的時鐘信號的使能狀態(tài)的時鐘使能信號和轉(zhuǎn)變該待命模式的列地址選通(RAS)空閑信號而產(chǎn)生的放電信號，來確定該鎖存單元的輸出信號的邏輯電平。
29.根據(jù)權(quán)利要求28的半導(dǎo)體存儲裝置，其中該放電單元包括第一反轉(zhuǎn)器，其用于將該RAS空閑信號反轉(zhuǎn)；以及NAND門，其用于對該時鐘使能信號和該第一反轉(zhuǎn)器的輸出執(zhí)行NAND運算，從而將該放電信號輸出到該鎖存單元。
30.根據(jù)權(quán)利要求29的半導(dǎo)體存儲裝置，其中該鎖存單元包括NOR門，其具有一個用于接收該放電信號的輸入端子和一耦接至該數(shù)據(jù)I/O線的輸出端子；以及第二反轉(zhuǎn)器，其用于將該NOR門的輸出反轉(zhuǎn)，并將該經(jīng)反轉(zhuǎn)的信號輸出到該NOR門的另一個輸入端子。
31.根據(jù)權(quán)利要求28的半導(dǎo)體存儲裝置，其中該放電單元包括第一反轉(zhuǎn)器，其用于將該時鐘使能信號反轉(zhuǎn)；以及NOR門，其用于對該RAS空閑信號和該第一反轉(zhuǎn)器的輸出執(zhí)行NOR運算，從而將該放電信號輸出到該鎖存單元。
32.根據(jù)權(quán)利要求31的半導(dǎo)體存儲裝置，其中該鎖存單元包括NAND門，其具有一個用于接收該放電信號的輸入端子；以及第二反轉(zhuǎn)器，其用于將該NAND門的輸出反轉(zhuǎn)，并將該經(jīng)反轉(zhuǎn)的信號輸出到耦接至該NAND門的另一個輸入端子的該數(shù)據(jù)I/O線。
33.根據(jù)權(quán)利要求27的半導(dǎo)體存儲裝置，其中該放電單元基于通過使用表示該半導(dǎo)體存儲裝置的時鐘信號的使能狀態(tài)的時鐘使能信號而產(chǎn)生的放電信號，來確定該鎖存單元的輸出信號的邏輯電平。
34.根據(jù)權(quán)利要求33的半導(dǎo)體存儲裝置，其中該放電單元包括第一反轉(zhuǎn)器，其用于將該時鐘使能信號反轉(zhuǎn)，并將該經(jīng)反轉(zhuǎn)的信號作為該放電信號而輸出到該鎖存單元。
35.根據(jù)權(quán)利要求34的半導(dǎo)體存儲裝置，其中該鎖存單元包括NOR門，其具有一個用于接收該放電信號的輸入端子和一耦接至該數(shù)據(jù)I/O線的輸出端子；以及第二反轉(zhuǎn)器，其用于將該NOR門的輸出反轉(zhuǎn)，并將該經(jīng)反轉(zhuǎn)的信號輸出到該NOR門的另一個輸入端子。
36.根據(jù)權(quán)利要求33的半導(dǎo)體存儲裝置，其中該鎖存單元包括NAND門，其具有一個用于接收該放電信號的輸入端子；以及反轉(zhuǎn)器，其用于將該NAND門的輸出反轉(zhuǎn)，并將該經(jīng)反轉(zhuǎn)的信號輸出到耦接至該NAND門的另一個輸入端子的該數(shù)據(jù)I/O線。
37.根據(jù)權(quán)利要求27的半導(dǎo)體存儲裝置，其中該放電單元基于通過使用轉(zhuǎn)變該自更新模式之自更新信號而產(chǎn)生的放電信號，來確定該鎖存單元的輸出信號的邏輯電平。
38.根據(jù)權(quán)利要求37的半導(dǎo)體存儲裝置，其中該鎖存單元包括NOR門，其具有一個用于接收該放電信號的輸入端子和一耦接至該數(shù)據(jù)I/O線的輸出端子；以及反轉(zhuǎn)器，其用于將該NOR門的輸出反轉(zhuǎn)，并將該經(jīng)反轉(zhuǎn)的信號輸出到該NOR門的另一個輸入端子。
39.根據(jù)權(quán)利要求37的半導(dǎo)體存儲裝置，其中該放電單元包括第一反轉(zhuǎn)器，其用于將該自更新信號反轉(zhuǎn)，并將該經(jīng)反轉(zhuǎn)的信號作為該放電信號而輸出到該鎖存單元。
40.根據(jù)權(quán)利要求39的半導(dǎo)體存儲裝置，其中該鎖存單元包括NAND門，其具有一個用于接收該放電信號的輸入端子；以及第二反轉(zhuǎn)器，其用于將該第一NAND門的輸出反轉(zhuǎn)，并將該經(jīng)反轉(zhuǎn)的信號輸出到耦接至該第一NAND門的另一個輸入端子的該數(shù)據(jù)I/O線。
41.根據(jù)權(quán)利要求12的半導(dǎo)體存儲裝置，其中該選擇單元包括選擇信號產(chǎn)生單元，其用于響應(yīng)于在測試模式期間使能的測試模式選擇信號而產(chǎn)生選擇信號；以及多任務(wù)單元，其用于基于該選擇信號而為該數(shù)據(jù)I/O線選擇該充電單元和該放電單元之一。
42.根據(jù)權(quán)利要求41的半導(dǎo)體存儲裝置，其中該多任務(wù)單元包括反轉(zhuǎn)器，其用于將該選擇信號反轉(zhuǎn)；第一傳輸門，其用于響應(yīng)于該選擇信號和該反轉(zhuǎn)器的輸出，而將該充電鎖存單元的輸出傳輸至該數(shù)據(jù)I/O線；以及第二傳輸門，其用于響應(yīng)于該選擇信號和該反轉(zhuǎn)器的輸出，而將該放電鎖存單元的輸出傳輸至該數(shù)據(jù)I/O線。
43.根據(jù)權(quán)利要求41的半導(dǎo)體存儲裝置，其中該選擇信號產(chǎn)生單元包括熔絲，該熔絲用于在該測試模式之后固定該選擇信號的邏輯電平。
44.根據(jù)權(quán)利要求41的半導(dǎo)體存儲裝置，其中該選擇信號產(chǎn)生單元包括第一MOS晶體管，其具有一個耦接至電源電壓的端子和用于接收該測試模式選擇信號的柵極；熔絲，其具有一個與該第一MOS晶體管的另一個端子耦接的端子；第二MOS晶體管，其耦接于接地電壓與該熔絲的另一個端子之間，并且具有用于接收該測試模式選擇信號的柵極；以及奇數(shù)數(shù)目的反轉(zhuǎn)器，其耦接至該熔絲和該第二MOS晶體管的共同端子，從而輸出該選擇信號。
45.根據(jù)權(quán)利要求11的半導(dǎo)體存儲裝置，其中該數(shù)據(jù)I/O線包括全域數(shù)據(jù)輸入/輸出(I/O)線。
46.根據(jù)權(quán)利要求11的半導(dǎo)體存儲裝置，其中該數(shù)據(jù)I/O線包括局域數(shù)據(jù)輸入/輸出(I/O)線。
全文摘要
本發(fā)明提供一種半導(dǎo)體存儲裝置，其具有用于執(zhí)行讀取或?qū)懭氩僮鞯淖饔弥袪顟B(tài)和除該作用中狀態(tài)之外的非作用中狀態(tài)，該半導(dǎo)體存儲裝置包括數(shù)據(jù)輸入/輸出(I/O)線；上拉鎖存單元，用于當(dāng)該半導(dǎo)體存儲裝置處于該非作用中狀態(tài)中時上拉該數(shù)據(jù)I/O線；下拉鎖存單元，其用于當(dāng)該半導(dǎo)體存儲裝置處于該非作用中狀態(tài)時下拉該數(shù)據(jù)I/O線；以及選擇單元，其用于選擇性地驅(qū)動該上拉鎖存單元及該下拉鎖存單元之一。
文檔編號G11C11/413GK1941178SQ20061011003
公開日2007年4月4日 申請日期2006年7月28日 優(yōu)先權(quán)日2005年9月29日
發(fā)明者邊相鎮(zhèn), 辛范柱 申請人:海力士半導(dǎo)體有限公司