專利名稱：含有包括可編程電阻器的存儲單元的集成電路以及用于尋址包括可編程電阻器的存儲單 ...的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種含有包括可編程電阻器的存儲單元的集成電路以及用于訪問包括可編程電阻器的存儲單元的方法。
背景技術(shù)：
基于使用所謂相變材料作為數(shù)據(jù)存儲裝置的新型半導(dǎo)體存儲設(shè)備，即相變存儲器，可以成為下一代非易失性存儲器。這些相變存儲器探究硫化物合金的晶體結(jié)構(gòu)的可逆變化。
典型地，相變存儲器包括組成單元陣列，其中每個單元含有用于存儲數(shù)據(jù)的相變材料。通過將硫化物合金加入到集成電路中，這種單元可以用作快速切換可編程電阻器。具體的，這種相變存儲單元包括由相變材料構(gòu)成的電阻器和某種選擇裝置的串聯(lián)設(shè)置。相變材料的特征在于低電阻的晶體狀態(tài)和高電阻的非晶狀態(tài)。非晶狀態(tài)所具有的性質(zhì)是，在某一閾值電壓之上，形成低電阻細(xì)絲。這樣，在SET脈沖中可以耗散足夠的功率以切換到晶體狀態(tài)。
相變材料從晶體到非晶相的轉(zhuǎn)變可以用短的高功率脈沖來編程即RESET。從非晶到晶體狀態(tài)的轉(zhuǎn)變可以通過用相對較長和較低的功率脈沖對材料進(jìn)行編程來實現(xiàn)，給SET。關(guān)于對相變材料存儲器進(jìn)行編程的更多細(xì)節(jié)請參考WO 2004/025659 A1。
選擇裝置可以使用二極管、雙極型晶體管或(N)MOS晶體管實現(xiàn)。對于嵌入式應(yīng)用，就制造而言，使用NMOS晶體管與可編程相變電阻器的串聯(lián)是優(yōu)選項，因為這是對于嵌入式應(yīng)用最可靠的選擇。
圖11示出了根據(jù)現(xiàn)有技術(shù)的基于含有可編程電阻器的NMOS晶體管陣列的存儲器。各個晶體管的漏極通過可編程電阻器連接到位線b1。NMOS晶體管的柵極連接到字線wl。晶體管的源極連接到公共地。這里所示的是，在RESET操作中通過施加Vdd到針對中間單元的字線wl和位線bl來僅尋址中間單元的實施方式。所有其他字線和位線使用零電流尋址。這里考慮RESET是由于它需要將最大功率傳送到可編程電阻器。在EP 1326254和WO 2004/057618中示出了另一現(xiàn)有的相變存儲器技術(shù)。
圖12中示出了含有可編程相變電阻的典型存儲單元。(N)MOS晶體管T的源極連接到基準(zhǔn)電壓，優(yōu)選的是公共地，而漏極串聯(lián)連接到可編程電阻器R。因此，晶體管的狀態(tài)可以總結(jié)如下柵源電壓VGS、VGD和VDS都分別小于Vdd，其中Vdd是晶體管上的最大電壓，例如電源電壓。
圖13示出了簡化的NMOS晶體管T在最大電壓和柵源電壓VGS情況下的曲線圖。因此，存儲單元中可編程電阻器的最佳功率耗散是Popt≤Im*Vdd然而使用普通尺寸的(N)MOS晶體管不能提供每晶體管尺寸的足夠功率，其將施加到可編程相變電阻器上。因此，不得不增加(N)MOS晶體管的尺寸以輸送所需的功率。

發(fā)明內(nèi)容
因此，本發(fā)明的目的是提供一種含有包括可編程電阻器的存儲單元的集成電路以及用于尋址包括可編程電阻器的存儲單元的方法，這將能夠增加輸送到存儲單元的可用功率。
通過根據(jù)權(quán)利要求1所述的集成電路以及根據(jù)權(quán)利要求9所述的尋址存儲單元的方法，解決這個目的。
因此，所提供的集成電路包括多條位線bl和多條字線wl以及多個存儲單元，這些存儲單元連接在多條位線bl和多條字線wl的分離位線/字線之間，用于在存儲單元中存儲數(shù)據(jù)。每個存儲單元由選擇裝置T和可編程電阻器R組成。另外的尋址線與存儲單元連接。因此，使用所提供的另外的尋址線，可以將更高的電壓和更高的功率施加到存儲單元上，從而允許更大自由度的控制存儲單元。
根據(jù)本發(fā)明的一方面，使用可編程相變電阻器作為可編程電阻器。因此，可以有效地實現(xiàn)相變存儲陣列。
根據(jù)本發(fā)明的一方面，使用NMOS晶體管作為選擇裝置。位線與NMOS晶體管的源極連接，并且字線與NMOS晶體管的柵極連接?？删幊屉娮杵鞔?lián)連接到晶體管的漏極，并且還連接到另外的尋址線。因此，通過改變提供給尋址線的電壓，就可以控制可編程電阻器上的電壓。
根據(jù)本發(fā)明的另一方面，尋址線與字線平行連接并垂直于位線。
根據(jù)本發(fā)明的另一方面，為編程所選的存儲單元，提供大于Vdd且小于或等于2Vdd的電壓給另外的尋址線。因此，可以向可編程電阻器提供更大的電壓，從而可以施加更多的功率給所述所選存儲單元。
本發(fā)明還涉及一種方法，該方法用于對含有位線和字線的存儲單元陣列中的存儲單元進(jìn)行尋址。每個存儲單元包括選擇裝置和可編程電阻器。通過另外的尋址線尋址所述的存儲單元。
本發(fā)明的基本觀點是，通過提供除了位線bl和字線wl之外的額外的激活線，使選擇晶體管在小于Vdd的電壓下工作，從而增加可編程相變電阻器上的電壓差。通過實現(xiàn)對這三條線的尋址，使得可編程相變電阻器上的電壓差足夠?qū)崿F(xiàn)相變操作。使用高電壓晶體管也可以實現(xiàn)根據(jù)現(xiàn)有技術(shù)的存儲單元。然而，同工作在低電壓下的晶體管相比，這樣的晶體管占用較大的面積而且在相鄰的晶體管之間需要較大的絕緣間隙。


通過參考此后所描述的實施例，本發(fā)明的這些和其他方面是顯而易見的，并且對其進(jìn)行了說明。
圖1示出了根據(jù)第一實施例的基本相變存儲單元的電路圖；圖2示出了圖1中的NMOS晶體管的簡化模型圖；圖3示出了根據(jù)第一實施例的圖1中的存儲單元陣列的電路圖；圖4示出了根據(jù)第二實施例的存儲單元陣列的電路圖；
圖5示出了根據(jù)第三實施例的存儲單元陣列的電路圖；圖6到圖8示出了用于分別說明陣列編程操作的相變存儲單元陣列的電路圖；圖9示出了根據(jù)第四實施例的相變存儲單元陣列的電路圖；圖10示出了根據(jù)第五實施例的相變存儲單元陣列的電路圖；圖11示出了根據(jù)現(xiàn)有技術(shù)的相變存儲單元陣列的電路圖；圖12示出了根據(jù)現(xiàn)有技術(shù)的相變存儲單元的電路圖；以及圖13示出了根據(jù)圖12的NMOS晶體管的簡化模型圖。
具體實施例方式
圖1示出了根據(jù)本發(fā)明第一實施例的基本相變存儲單元的電路圖。如果所選擇的可編程電阻器R的值使得Vd-Vs大約為Vdd/3，那么在存儲單元中就可以獲得可編程電阻器的最佳功率耗散。
因此，Popt＜Im*VddPopt＝3/4*Im*2/3*Vdd＝*Im*VddRopt＝(2/3Vdd)/(3/4*Im)＝8/9*(Vdd/Im)Popt≤Im*Vdd可編程相變電阻器R的一側(cè)連接到NMOS晶體管T的漏極端，2*Vdd的電壓施加到該可編程相變電阻器R另一側(cè)。當(dāng)源極端接公共地Vs＝0時，電壓Vdd施加到該NMOS晶體管T的漏極端。
必須設(shè)計電阻R的值使得如下方程成立VD＝2*Vdd-ID*R＜Vdd圖2示出了圖1中的NMOS晶體管的簡化分析模型的曲線圖。這里，柵源電壓VGS等于Vdd(最大)。在這種情況下，如果電阻器R的值使得VD-VS大約為Vdd/3，那么就可以實現(xiàn)電阻器R的最佳功率耗散。
因此，
Popt＝3/4*Im*5/3*Vdd＝5/4*Im*VddRopt＝(5/3Vdd)/(3/4*Im)＝20/9*(Vdd/Im)所以，通過實行根據(jù)第一實施例的原理，就可以獲得2.5倍的功率增益。
圖3示出了圖1中相變存儲單元MC的陣列的電路圖。每個存儲單元MC包括NMOS晶體管T，其中可編程相變電阻器R與該NMOS晶體管T的漏極端連接。NMOS晶體管的柵極連接到字線wl，并且其源極連接到位線bl?？删幊滔嘧冸娮杵鱎還與激活線al相連接，即，晶體管T的漏極通過電阻器R連接到激活線al。激活線al與字線wl是平行布置的。這里，所示的是RESET情況。
具體的，圖3示出了存儲陣列中的中間存儲單元CMC的尋址操作。不提供電流給所有其他的存儲單元MC。只為中間存儲單元CMC的字線wl提供電壓Vdd，而為其他字線提供0電壓。為其他單元的位線提供電壓Vdd，而為中間單元CMC的位線bl提供0電壓。為與中間單元相連的激活線al提供電壓2*Vdd，而為其他兩條激活線al提供電壓Vdd。
只要電阻器具有與圖2中所示相關(guān)的值，就保持所有必要的晶體管的狀態(tài)。因此，柵源電壓VGS，柵漏電壓VGD以及漏源電壓VDS都分別小于Vdd。
因此，所示的存儲單元MC陣列包括NMOS晶體管和附加的激活線al，所述晶體管在小于等于Vdd電壓下工作，以在可編程相變電阻器R上提供較高的電勢差。
圖4示出了根據(jù)第二實施例的相變存儲單元MC陣列的電路圖。根據(jù)第二實施例的存儲單元陣列的基本設(shè)置與第一實施例的設(shè)置相對應(yīng)。通過施加電壓Vdd到所有的激活線al，并且施加0＜VREAD＜(Vdd-VT)的讀電壓到一條或多條位線，可以完成相變存儲單元的讀操作。通常，位線bl連接到用于讀出的典型讀出放大器。VT是晶體管的閾值電壓。
這里，為與中間單元CMC相關(guān)的字線wl提供電壓Vdd，而為其他兩條字線wl提供0電壓。為所有的激活線al均提供電壓Vdd。為其他的位線bl提供Vdd，而僅為與中間單元相關(guān)的位線bl提供VREAD。也可以沿著相同的字線進(jìn)行并行讀取。
通過在RESET操作中將位線bl的電勢設(shè)置為0，或者通過將電勢設(shè)置為VSET，即SET操作，實現(xiàn)編程操作。將各個激活線al的電壓設(shè)置為2*Vdd。請注意，在此方式下，可以對多條位線bl進(jìn)行并行編程?？蛇x的，可以通過在所選的激活線上使用第三電勢實現(xiàn)SET操作。該電勢應(yīng)在Vdd到2Vdd的范圍內(nèi)。這里，可以沿著所選的激活線(和字線)對多個單元進(jìn)行并行編程。
圖5到圖8示出了根據(jù)第三實施例的相變存儲單元MC陣列的電路圖，以說明其中的編程操作。這里，所選擇的是底部右側(cè)的單元MC1。圖5示出了處于基準(zhǔn)狀態(tài)的相變存儲單元陣列的電路圖，即分別為位線和激活線al提供電壓Vdd。為字線wl提供0電壓。
圖6示出了字線wl調(diào)整后的圖5中的裝置，即，現(xiàn)在為第二字線wl提供的電壓是Vdd，而不是0電壓。圖7示出了激活線al調(diào)整后的圖6中的陣列，即為第二激活線al提供的電壓是2Vdd。圖8示出了選擇了位線bl的圖7中的陣列，即為第二位線bl提供的或是0電壓或是VSET電壓。
因此，通過選擇字線wl以及其后選擇激活線al，來開始編程序列。必須首先選擇字線wl，即在激活線al之前，以防止在NMOS晶體管T上出現(xiàn)大于Vdd的高電勢差。最后選擇位線，使得電流只在圖8所示的狀態(tài)下流動。也可以并行編程，這可以通過并行選擇多條位線而實現(xiàn)。
圖9示出了根據(jù)基于第一、第二或第三實施例的第四實施例的相變存儲單元陣列的電路圖。這里，通過改變位線上的電壓實現(xiàn)RESET、SET和READ操作。讀電路也連接到位線。
根據(jù)如下表格實現(xiàn)所選單元的編程操作


這里，0＜V1＜Vdd且0＜V2＜Vdd。在此實施例中，SET和RESET操作是通過位線的電壓控制的。
圖10示出了根據(jù)基于第一、第二或第三實施例的第五實施例的相變存儲單元陣列的電路圖。這里，RESET和SET操作是在激活線上執(zhí)行的。由于激活線是與字線平行，所以對于此實施例，不能并行編程或讀取。
根據(jù)如下表格實現(xiàn)所選單元的編程操作

這里，0＜V1＜2Vdd-VT。在此實施例中，SET和RESET操作是通過激活線的電壓控制的。
可選的，對于第四和第五實施例，位線bl電壓以及激活線上的電壓改變，以實現(xiàn)SET和RESET操作。然而，與第四和第五實施例相比較，這將導(dǎo)致信號發(fā)送增加。
應(yīng)注意的是，對于上述的所有實施例，激活線al與字線wl平行布置，并且垂直于位線。
盡管在上述的實施例中，所描述的可編程電阻器是相變電阻器，但是在上述原理下，也可以實現(xiàn)其他的可編程電阻器存儲器。這樣的存儲單元可以包括如在US 5,896,312中所描述的可編程金屬化單元或在WO 2004/019410中所描述的鐵電材料的可編程電阻器。
總之，通過引入第三條線，即激活線，該線通過可編程相變電阻器連接到NMOS晶體管的漏極端，并結(jié)合改進(jìn)的尋址技術(shù)，在不增加NMOS晶體管尺寸的情況下，對于相變存儲單元中的相變電阻器，可以得到大于2.5倍的功率。在所選擇的單元上提供的電壓高于Vdd，優(yōu)選的為2Vdd，其中Vdd為可允許的最大的源漏電壓。即使對所選擇的單元施加更高的電壓，但是由于與晶體管漏極相連接的可編程相變電阻器上的壓降，選擇元件上的電壓將保持在Vdd以下。相對于現(xiàn)有技術(shù)的可編程電阻器，通過其他非導(dǎo)通、未選擇的相變存儲單元的電流保持為0，而可編程電阻器上的電壓將增加。
應(yīng)注意的是，上述實施例是舉例說明而不是限制本發(fā)明，并且本領(lǐng)域的技術(shù)人員在不脫離所附的權(quán)利要求的范圍內(nèi)，能夠設(shè)計出許多的可選的實施例。在所附權(quán)利要求中，處于括號中的任意的參考符號都不可解釋為對權(quán)利要求的限制?！鞍ā币辉~不排出權(quán)利要求中所列之外的元件或步驟的存在。元件的單數(shù)形式不排除多個這樣元件的存在。在列舉了若干個裝置的設(shè)備權(quán)利要求中，這些裝置中的一些可以通過同一硬件而實現(xiàn)。特定措施在彼此不同的從屬權(quán)利要求描述的事實，不表示這些措施的組合不能有利地使用。
此外，權(quán)利要求中的任意的參考符號不可解釋為對本發(fā)明范圍的限制。
權(quán)利要求
1.一種集成電路，包括多條位線(b1)和多條字線(w1)以及多個存儲單元(MC)，所述存儲單元連接在所述多條位線(b1)和字線(w1)中分離位線/字線對之間，用于在存儲單元(MC)中存儲數(shù)據(jù)，其中每個存儲單元(MC)包括選擇裝置(T)和可編程電阻器(R)，和與存儲單元(MC)連接的另外的尋址線(a1)。
2.根據(jù)權(quán)利要求1所述的集成電路，其中所述可編程電阻器(R)是可編程相變電阻器(R)。
3.根據(jù)權(quán)利要求1或2所述的集成電路，其中所述選擇裝置(T)是用NMOS晶體管(T)實現(xiàn)的，其柵極與相應(yīng)字線(w1)連接，并且源極與相應(yīng)位線(b1)連接，其中可編程電阻器(R)與晶體管(T)的漏極串聯(lián)連接，并且還與另外的尋址線(a1)連接。
4.根據(jù)權(quán)利要求1或2所述的集成電路，其中另外的尋址線(a1)與字線(w1)平行連接，并垂直于位線(b1)。
5.根據(jù)權(quán)利要求1到3所述的集成電路，其中為所述另外的尋址線(a1)提供大于Vdd且小于或等于2Vdd的電壓，以編程(SET，RESET)所選的存儲單元。
6.根據(jù)權(quán)利要求1或2所述的集成電路，其中為所有另外的尋址線(a1)提供第一電壓，而提供第二電壓給至少一條位線(b1)，用于對存儲單元進(jìn)行讀取，其中第一電壓高于第二電壓。
7.根據(jù)權(quán)利要求3、4或5所述的集成電路，其中在選擇另外的尋址線(a1)之前選擇字線(w1)。
8.根據(jù)權(quán)利要求6所述的集成電路，其中在選擇位線(b1)之前選擇字線(w1)和另外的尋址線(a1)。
9.一種方法，用于對具有位線(b1)和字線(w1)的存儲單元陣列中的存儲單元進(jìn)行尋址，其中每個存儲單元包括選擇裝置(T)和可編程電阻器(R)，所述方法包括步驟通過另外的尋址線(a1)尋址所述存儲單元。
全文摘要
一種模塊，包括用于確定是否應(yīng)當(dāng)將一組數(shù)據(jù)位在通信總線上發(fā)送之前進(jìn)行反轉(zhuǎn)的總線反轉(zhuǎn)編碼器(24)?？偩€反轉(zhuǎn)編碼器(24)生成控制選擇性反轉(zhuǎn)裝置(28)(例如多路復(fù)用器)的總線反轉(zhuǎn)信號BI。局部故障檢測編碼器(32)從這組數(shù)據(jù)位中確定一個或多個臨時的校驗位，其實際是與總線反轉(zhuǎn)編碼器(24)并聯(lián)的。因而，所述一個或多個臨時校驗位是基于在沒有從選擇性反轉(zhuǎn)裝置(28)反轉(zhuǎn)的情況下就發(fā)送這組數(shù)據(jù)位的假設(shè)而確定的。如果需要，提供邏輯單元(34)是用于基于總線反轉(zhuǎn)編碼器(24)生成的總線反轉(zhuǎn)信號，校正所述的一個或多個臨時校驗位。所述模塊的優(yōu)點是，使確定臨時校驗位與總線反轉(zhuǎn)編碼并行進(jìn)行，從而減少了等待時間，其中如果需要，在通過通信總線發(fā)送之前，將邏輯單元用于校正校驗位。
文檔編號G11C16/02GK101069241SQ200580040979
公開日2007年11月7日 申請日期2005年8月19日 優(yōu)先權(quán)日2004年9月30日
發(fā)明者馬特吉·H·R·蘭赫斯特, 弗朗西斯庫斯·P·威德斯霍芬 申請人:皇家飛利浦電子股份有限公司