專利名稱：一次性可編程鎖存器及方法
技術領域：
本發(fā)明一般來說與鎖存器電路有關，而更特別的是，本發(fā)明與能夠和 非易失性儲存元件耦合^t喿作的鎖存器電路有關。
背景技術：
電子系統(tǒng)一般來說可以包含數(shù)據儲存能力。舉例而言，像是觸發(fā)器的 雙穩(wěn)態(tài)電路，可以根據對所述觸發(fā)器的一輸入而在所述兩個二元邏輯數(shù)值 之一 中維持一數(shù)據值。 一般所使用的可以維持一邏輯數(shù)值直到另 一數(shù)值被 寫入或被再次寫入的雙穩(wěn)態(tài)電路為 一鎖存器。鎖存器可以采用多種不同的形式。舉例而言， 一鎖存器可以包含交叉 耦合的反用換流器，其能夠在互補數(shù)據節(jié)點上鎖存一數(shù)據值，直到重新寫入一新的數(shù)據值。這種鎖存器通常用作靜態(tài)隨機存儲內存(SRAM)單元。 一靜態(tài)隨機存儲內存形式的鎖存器可以儲存?zhèn)魉椭了鲦i存器形式的真 實及互補邏輯數(shù)值，而只是做為一范例，其為一數(shù)據總線。這種儲存數(shù)據 值可以在一執(zhí)行單元從一尋址儲存單元取得(例如，讀取)數(shù)據時被讀取。不像內存單元，其可能需要周期性地更新(換言之，動態(tài)隨機存儲內 存(DRAM)單元)， 一靜態(tài)隨機存儲內存形式的鎖存器可以保持所儲存 的數(shù)據而不需更新，直到從所述鎖存器移除電力的時間為止。然而，在許 多應用中都想要一種即使在缺少電力的時候也能夠進行數(shù)據值保留的效 果。做為一范例，在某些系統(tǒng)中，只讀存儲器(ROM)儲存媒介可以用來 儲存應用中的軟件，其并不立即改變或不需要作為一開^L驅動器。更特別 的是，只讀存儲器通常用作一基本輸入/輸出系統(tǒng)(BIOS)碼的部分，并 可以在查詢表與特征產生器中使用。
一旦被編程之后， 一只讀存儲器如何維持一編程狀態(tài)的方式則可根據 所使用的只讀存儲器形式來變化。 一般說來，只讀存儲器可以使用一種非 易失性儲存元件。如同已知的， 一非易失性儲存元件在從所述電路移除電 力之后仍可以維持一儲存邏輯數(shù)值。相比之下， 一易失性儲存元件將在移 除電力之后，立刻遺失一儲存數(shù)值。鎖存器電路一般則被理解為一種易失性電路。另一方面，屏蔽式只讀存儲器或現(xiàn)場可編程只讀存儲器(PROM)是一種非易失性內存的形式。 其它非易失性內存的形式包含電子式可編程只讀存儲器(EPROM)、以及 電子式可擦除可編程只讀存儲器(EEPROM)。一般來說，現(xiàn)場可編程只讀存儲器與電子式可編程只讀存儲器(或電 子式可擦除可編程只讀存儲器)之間的主要差異，在于所述前者一般來說 只能被編程一次，且在之后無法被清除。所述后者可以通過施加紫外光或 電子式消磁方式來清除。"閃存(Flash)"存儲器便是一種電子式可擦除可 編程只讀存儲器的形式，其可以在需要非易失性與可消磁性兩者的應用中 所使用。電子子系統(tǒng)通常可以包含易失性與非易失性內存。 一般來說， 一易失 性內存是位于一集成電路之中，其與包含一非易失性內存的集成電路相隔 并遠離。然而，可能存在易失性與非易失性儲存元件兩者都包含在所述相 同集成電路之中的情況。在這種情況中，用于易失性儲存元件的目標數(shù)據 一般來說與用于所述易失性儲存元件的目標數(shù)據完全不同。舉例而言，所 述不同數(shù)據集合可以分別用于不同應用。對于所述相同數(shù)據值而言，則想要達成一種具有易失性與非易失性特 征的儲存裝置。舉例而言，如果數(shù)據在電力存在時被暫時的保存， 一儲存 裝置可以使用一鎖存器，其中可以寫入數(shù)據并在之后讀取。然而，如果所 述儲存數(shù)據具有足夠的重要性時，可以利用將所述數(shù)據值儲存在一非易失 性儲存元件之中的方式，而在移除電力之后仍然保有所述數(shù)據。這樣的一 種需求儲存裝置的基本功能就像鎖存器，但也包含用于鎖存數(shù)據的非易失 性儲存元件，并因此可以作為不是一鎖存器就是非易失性儲存元件所專用 的傳統(tǒng)儲存裝置改良。這樣的一種電路可以被考慮成一種"可編程"鎖存器電路。為了獲得本發(fā)明公開實施例不同觀點的較佳了解，首先將4又述兩種傳 統(tǒng)可編程鎖存器的范例。在圖11中設定一第一傳統(tǒng)可編程鎖存器的結構圖標，并以一般性參考數(shù)字1100所標注。 一可編程鎖存器電路1100可以包含一易失性鎖存器片 段1102、 一讀/寫多任務器片段1104與一非易失性儲存片段1106。 一易失 性鎖存器1102可以儲存一數(shù)據數(shù)值以響應一寫入操作，并輸出數(shù)據以回應 一讀取操作。 一多任務器片段1104可以使數(shù)據從一非易失性儲存(讀取) 片段加載至易失性片段1102之中，并可以使儲存(寫入)在易失性片段 1102中的數(shù)據被編程至非易失性儲存片段1106之中。在圖ll的特別范例中，非易失性儲存片段1106可以使用硅氧氮氧硅 (SONOS)形式的非易失性儲存元件。硅氧化氮氧化硅(SONOS)形式 非易失性儲存元件可以被編程為相反狀態(tài)(例如，當施加一特定^"壓時， 具有傳導或非傳導狀態(tài))。在一加載"t乘作中，所述鎖存器的所述節(jié)點可以 被均衡。所述相反編程的硅氧化氮氧化硅裝置可以在將所述鎖存器節(jié)點從 均衡狀態(tài)釋放之后，將鎖存器節(jié)點引至不同的電位。因此，由所述硅氧化 氮氧化硅儲存元件所建立的一數(shù)據值便可以被鎖存器在鎖存器片段1102 之中。在此方式中， 一可編程鎖存器可以包含多凄t存儲數(shù)據值的非易失性儲 存元件，其儲存可以被鎖存至一易失性鎖存器電路之中的一數(shù)據數(shù)值。在圖12中設定一第二傳統(tǒng)可編程鎖存器的結構圖標，并以一般性參考 數(shù)字1200所標注。 一可編程鎖存器電路1200可以包含一易失性鎖存器片 段1202、 一多任務器片段1204與一非易失性儲存片段1206。不像圖11 的配置，第二傳統(tǒng)可編程鎖存器1200可以是"一次性"可編程(OTP )的。 也就是說，所述可編程鎖存器1200可以使用非易失性儲存元件，其只能 夠^^皮單次編程(單次可編程裝置)。在圖12非常特別的范例中， 一非易失 性儲存片段1206可以包含柵極氧化物反熔絲(GOAF )裝置1208。特別的， 柵極氧化物反熔絲裝置1208可以是一種三晶體管(3T GOAF)單元1210
(也被稱做為"二晶體管一單元(2T-1C)"的內存單元)的部分。以上所述傳統(tǒng)配置的一項缺點為在實現(xiàn)這種電路中時所需要的面積。 尤其是為了在易失性鎖存器節(jié)點處建立互補數(shù)值時，需要使用兩個非易失 性裝置，而所述非易失性裝置一般來說都是大型裝置。特別的，在硅氧化 氮氧化硅形式的裝置中，因為需要一相對大的編程電流(例如，1微安培 (mA ))，因而要相對大的裝置尺寸以將這種電流供應至所述硅氧化氮氧 化硅裝置。在柵極氧化物反熔絲裝置的情況中， 一柵極氧化物反熔絲單元 可能占據所述可編程鎖存器電路的30%至40。/0。以上所述的缺點在某些應用中可能因為在所述可編程裝置中需要冗余 而變得惡化。尤其是為了實現(xiàn)完全冗余時，必須包含四個非易失性元件， 這便進一步增加所述可編程鎖存器的尺寸。在以上所述的觀點中，其需要達成一種一次性可編程鎖存器電路，但 其具有相較于以上所述傳統(tǒng)解決方式為小的尺寸。發(fā)明內容本發(fā)明可以包含一可編程鎖存器電路，其包含只能夠被單次編程以儲 存一邏輯數(shù)值的一次性可編程(OTP)裝置、提供一電流參考值且并不包 含一次性可編程裝置的一電流源，以及儲存一預定邏輯數(shù)值的一儲存電 路，所述預定邏輯數(shù)值則是基于回應所述一次性可編程裝置所引出的電流 與所述參考電流之間的比較。本發(fā)明也可以包含一可編程鎖存器，其具有一鎖存器電路、 一電流源 電路以及一個一次性可編程裝置。所述鎖存器電路具有儲存一邏輯^t值的 交叉耦合數(shù)據節(jié)點。 一電流源電路則與一第一數(shù)據節(jié)點耦合，并可以供應 一第 一電流至一第一數(shù)據節(jié)點以響應一加載信號。 一電流源電路并非根據 任何非易失性儲存裝置所控制。 一次性可編程裝置在一第 一狀態(tài)中基本上 不引出電流，并在所述第二狀態(tài)中引出一泄漏電流。此外，所述一次性可 編程裝置可以與一第二數(shù)據節(jié)點耦合，以響應一加載信號。本發(fā)明也可以包含一可編程鎖存的方法。所述方法包含建立一個一次
性可編程裝置的一狀態(tài)，以提供代表一預定邏輯數(shù)值的一編程電流數(shù)值。 所述方法可以進一步提供不從一次性可編程裝置產生的一參考電流，并鎖 存基于介于所述編程電流與所述參考電流之間差異的 一數(shù)據值。


圖1為根據本發(fā)明一第一實施例一次性可編程(OTP)鎖存器電路的 塊狀圖標。圖2為根據本發(fā)明 一第二實施例一次性可編程鎖存器電路的結構圖標。圖3A至圖3F為可以被包含在本發(fā)明實施例中的電流源電路結構圖 標。圖3G為顯示用于圖3A至圖3F電路信號啟動時間范例的時序圖。圖4為顯示用于圖2電路一數(shù)據寫入操作的時序圖。圖5為描述用于圖2電路一編程才喿作的結構圖標。圖6為描述用于圖2電路一數(shù)據加載操作的結構圖標。圖7另外顯示用于圖2電路數(shù)據加載操:作的時序圖。圖8A為一三晶體管(3T)柵極氧化物反熔絲(GOAF)電路的結構圖 標，其可以用于本發(fā)明的實施例中。圖8B為一柵極氧化物反熔絲裝置的 側斷面配置/加工圖標。圖8C為代表用于一柵極氧化物反熔絲裝置一第一 階層模型的結構圖標。圖9為根據一實施例的四個三晶體管柵極氧化物反熔絲電路的頂部配 置圖標。圖IO為才艮據發(fā)明另一實施例的方法流程圖示。圖11為一傳統(tǒng)可編程鎖存器電路的結構圖標，其使用硅氧化氮氧化硅 (SONOS)形式的儲存元件。圖12為一單次可編程鎖存器電路的結構圖標，其使用多數(shù)柵極氧化物 反熔絲裝置。
具體實施方式
本發(fā)明的不同實施例指導一種可編程鎖存器電路與方法。在包含冗余 的實施例中所使用的 一可編程元件，或是在不包含冗余情況中只有兩個可 編程元件，都可以達成較小的電路尺寸。現(xiàn)在參考圖1 ，在一塊狀圖示中設定根據一第 一實施例的一可編程鎖存器電路，并以一般性參考數(shù)字ioo所標注。所述可編程鎖存器電路可以是一種一次性可編程(OTP)鎖存器電路，并可以包含一鎖存器片段102、 一電流源電路104與一次性可編程電路106。 一鎖存器電路102可以是一 易失性儲存電路，其能夠鎖存一數(shù)據數(shù)值DATA。舉例而言， 一鎖存器電 路102可以在互補數(shù)據節(jié)點ND0與ND1上，提供互補數(shù)據數(shù)值DATA與 DATAB。一電流源電路104可以提供一參考電流IREF至鎖存器電路102。在一 實施例中， 一參考電流IREF的大小可以大于當儲存一狀態(tài)時由一次性可 編程電路106所引出的電流，但小于當儲存一第二狀態(tài)時由一次性可編程 電路106所引出的電流。 一電流源電路104并不使用任何非易失性裝置以 產生所述參考電流。一次性可編程電路106可以凈皮編程為至少兩狀態(tài)之一。這樣的一種電 路可以是一次性可編程的。也就是說， 一旦所述電路已經被編程為一特定 狀態(tài)，其便維持在這種狀態(tài)之中(換言之，其為不可消除的)。較佳的是， 一次性可編程電路106可以包含一次性可編程裝置與用以編程所述一次性 可編程裝置的相關電路。而更佳的是， 一次性可編程電路可以包含一柵極 氧化物反熔絲(GOAF)裝置，以及能夠啟動在一柵極結構與一般連接源 極-漏極結構之間施加的編程電壓的電路。如同以上所指出的，在一狀態(tài)(換言之，未編程)中， 一次性可編程 電路106可以引出一第一電流數(shù)值(例如，基本上并不引出電流)，其小 于由電流源電路104所提供的一參考電流。在另一狀態(tài)(換言之，編程) 中， 一次性可編程電路106可以引出一泄漏電流，其大于由電流源電^各104 所提供的一參考電流。在此方式中，由一單次可編程裝置與電流源電路所產生的引出電流差 異，便可以造成一數(shù)據數(shù)值被鎖存于一鎖存器電路中。要注意的是，可以 只包含一個一次性可編程裝置，形成相較于依賴兩個此種裝置的傳統(tǒng)配置 更為緊密的電路。在圖2中，設定根據一第二實施例的一個一次性可編程鎖存器電路， 并以一般性參考數(shù)字200所標注。 一次性可編程鎖存器電路200可以相關 于圖1的一起考慮，其中圖2可以代表一在圖1中所設定一般電路的一項 特別實現(xiàn)。 一次性可編程鎖存器電路200可以包含一鎖存器片段202、 一 電流參考值電路204、 一次性可編程電路206以及一加載/編程電路218。一鎖存器片段202可以包含n通道絕緣柵才及場效應晶體管(NFET (NMOS)s)Nl與N2，其在數(shù)據節(jié)點208與210之間交叉耦合。同樣的， p通道絕緣柵極場效應晶體管(PFETs) Pl與P2也可以在數(shù)據節(jié)點208與 210之間交叉耦合。以另一方式觀察，鎖存器片段202則包含交叉耦合反 用換流器N1/P1與N2/P2。一鎖存器片段202可以進一步包含"保持"p通道絕緣柵極場效應晶體 管P3與P4。保持p信道絕緣柵極場效應晶體管P3可以具有在數(shù)據節(jié)點 208與一高供應電壓VPWR之間耦合的一源極-漏極路徑，而保持p信道絕 緣柵極場效應晶體管P4則具有在數(shù)據節(jié)點210與一高供應電壓VPWR之 間耦合的一源極-漏極路徑。所述p信道絕緣柵極場效應晶體管P3與P4 的柵極則共同接收一保持信號HOLD。此外， 一鎖存器片段202可以包含 均衡n通道絕緣柵極場效應晶體管N3與N4。均衡n信道絕緣柵極場效應 晶體管N3可以具有在數(shù)據節(jié)點210與一低供應電壓VGND之間耦合的一 源極-漏極路徑，而均衡n通道絕緣柵極場效應晶體管N4可以具有在數(shù)據 節(jié)點208與一低供應電壓VGND之間耦合的一源極-漏極路徑。所述等化n 通道絕緣柵極場效應晶體管N3與N4的柵極則共同接收一均衡信號EQ。一電流參考值電路204可以在一高電壓VPWR與數(shù)據節(jié)點210之間連 接，并可以供應一參考電流Iref。在所顯示的特別范例中， 一電流參考值 電路204可以響應一信號LOAD而被啟動。也就是說，當并未啟動信號 LOAD時，電流參考值電路基本上并不供應電流。然而，當信號LOAD啟 動時，電流參考值電路可以供應參考電流Iref?？梢岳锰貏e的電流可能范例形式做為 一電流參考值電路204,其在以下將更詳細敘述。一次性可編程電路206可以包含一次性可編程裝置212、一高電壓晶體 管214以及一編程晶體管216。在圖2的特別范例中， 一次性可編程裝置 212可以是一柵極氧化物反熔絲裝置。就像被良好了解的， 一柵極氧化物 反熔絲裝置可以包含一柵極結構，其利用一槺極絕緣體(在此通常是一種 氧化物)與一襯底分離。在一未編程狀態(tài)中， 一柵極絕緣體可以保持完整 無缺。因此，當在所述柵極與所述襯底之間施加一電位時， 一泄漏電流基 本上可以是零。相比之下，在一編程狀態(tài)中，可以透過所述柵極絕緣體建 立一短路。因此，當在所述柵極與所述襯底之間施加一電位時，便造成一 泄漏電流。 一高電壓晶體管214可以是一種設計用來抵抗在其柵極與源極 /漏極之間一相對高電位的晶體管。只是做為一范例， 一高電壓晶體管可以 具有相較于所述電路其它裝置而言為厚的柵極絕緣體。一次性可編程裝置212可以具有用以^接收一編程電壓Vpp的一耦合4冊 極結構，以及共同連接至高電壓晶體管214—漏極的源極/漏極結構。 一高 電壓晶體管214可以具有在一次性可編程裝置212與編程晶體管216 —漏 極之間耦合的一源極-漏極路徑。編程晶體管216可以具有介于高電壓晶體 管214與一低供應電壓VGND之間耦合的一源極-漏極路徑。一加載/編程電路218可以提供介于單次可編程電路206與鎖存器片段 202之間的不同路徑。在圖2的配置中， 一加載/編程電路218可以包含一 編程啟動裝置220、 一讀取一次性可編程裝置222、 一名義裝置224與一 數(shù)據加載裝置226。在一特定配置中， 一編程啟動裝置220可以包含一高 電壓晶體管，其具有在數(shù)據節(jié)點208與編程晶體管216 —4冊4及之間連接的 一源極-漏極路徑，以及用以接收一編程啟動信號PRGEN的一柵極。 一讀 取一次性可編程裝置222可以包含一晶體管，其具有在一低電力供應電壓 VGND與編程啟動裝置220 —漏極之間連接的一源極-漏極路徑，并可以在 其柵極處接收一信號RDOTP。 一名義裝置224可以是連接至晶體管的一"二極管"，所述晶體管則在節(jié)點210與一低電力供應VGND之間耦合。 一數(shù)據加載裝置226可以是一晶體管，其具有在高電壓晶體管214數(shù)據節(jié)
點208之間連接的一源極-漏極路徑，以及用以接收一加載信號LOAD的漏極。仍舊參考圖2,圖2的配置顯示一電路，其中可以透過數(shù)據節(jié)點208 與210兩者，將數(shù)據寫至一鎖存器，并從一鎖存器讀取。據此，所述一次 性可編程鎖存器電路200包含耦合至數(shù)據節(jié)點208的一第一讀取放大器 230,以及耦合至數(shù)據節(jié)點210的一第二讀取放大器232。讀取放大器(208 與210)可以分別響應讀取信號READ1與READ2所啟動。要注意的是 READ1與READ2在需要不同數(shù)據讀取的情況中可以是相同的信號，或是 在需要"信號終止，，讀取的情況中為不同的信號。利用一類似的形式，為了接收寫入數(shù)據A/或提供讀取數(shù)據，圖2的所 述實施例包含與一第一位線236耦合的一第一通過裝置234,以及與一第 二位線240耦合的一第二通過裝置238。在此方式中，可以利用啟動通過 裝置234與238的方式，將一數(shù)據數(shù)值寫入至一鎖存器電路202，或從一 鎖存器電路202讀取。在一寫入才喿作的情況中，可以在位線236與240之 間驅動一不同的電壓。在一讀取操作的情況中，在位線236與240之間所 產生的一差異電壓可以被放大。當然，在替代實施例中，對于鎖存器片段202的這種數(shù)據寫入與讀取 操作也可以是"單方終止"的。此外，如果數(shù)據從與讀取放大器230與232 耦合的一位線或兩者位線讀取時，讀取存取可以是"雙重接口"。如同以上所指出的， 一電流參考值電路，像是在圖2中所顯示的電流 參考值電路204，可以具有多種的形式。這樣種電流參考值電路的一些可 能實現(xiàn)則以結構圖標顯示在圖3A至圖3E之中。這些電路只是代表可能的 電流參考值電路范例，其不應該祐:認為用來限制本發(fā)明。圖3A至圖3F中所述電流參考值電路的每一個都可以包含一電流源晶 體管P1與一數(shù)據加載晶體管N1。在圖3A中， 一電流源晶體管P1可以具 有連接至一低供應電壓VGND的柵極，并因此可以在利用強烈倒轉的方式 操作。 一數(shù)據加載晶體管N1可以接收有效高的一LOAD信號。本領域技 術者可以認清在圖3A的所述電路中，晶體管Pl、 Nl或兩者都可以被調
整尺寸^/或被摻雜，以達成一種想要的參考電流數(shù)值。圖3B顯示電流源晶體管Pl形成一電流鏡Pl/P2部分的配置。 一數(shù)據 加載晶體管Nl可以位于所述電流鏡的一腳中。選擇上，在所述p通道晶 體管Pl/P2的自偏壓是不足以產生一要求電流數(shù)值的情況中， 一電流供應 電路420可以位在所述電流鏡的另 一腳中。圖3C顯示電流源晶體管Pl形成一電流鏡P1/P2部分的另一配置。一 數(shù)據加載晶體管Nl可以位在所述電流鏡的一腳中，而由所述另一腳所提 供的所述參考電流。選擇上，在所述電流鏡的自偏壓不足的情況中， 一電 流供應電路422可以與數(shù)據加載晶體管Nl串聯(lián)連接。圖3D顯示一種配置，其可以包含如圖3B的相同基本元件。然而，所 述電路406在所述第一加載晶體管所位于電流鏡一腳的另一腳中，可以另 外包含一第二數(shù)據加載晶體管N2。第二加載晶體管可以接收一第二加載信 號LOAD2。這種配置在數(shù)據并不被加載，且所述電流鏡P1/P2的兩只腳都 被關閉時，可以提供一種有利的低備用電流。圖3E顯示一種配置，其可以包含如圖3A的相同基本元件。然而，電 流源晶體管Pl可以接收一偏壓VBIAS，以控制當啟動數(shù)據加載晶體管Nl 時，所提供的電流總量。圖3F顯示一種配置，其可以包含如圖3A的相同基本元件。然而，可 以使用一電阻器R1取代所述電流源晶體管Pl。最后，在其它實施例中， 一參考電路可以是數(shù)字可編程的。舉例而言， 可以使用一電流源數(shù)字轉模擬轉換器(DAC)以產生一參考電流。這種配 置可以形成改善的總體產出，以處理在從處理所增加一次性可編程泄漏電 流的改變與其它的改變。電流數(shù)字轉模擬轉換器(DAC)形式與方法也是 本領域專精者所熟知的。圖3G顯示用于信號LOAD與LOAD2(只在圖4D中顯示)的時序圖。 如同所顯示的，晶體管N1可以最先被啟動，接著是晶體管N2。當然，所 顯示的特定信號持續(xù)期間只是表示一范例，其能夠根據特定實現(xiàn)改變。在圖2與圖3中的實施例范例已經被詳細描述，對現(xiàn)在將參考圖4至 圖7，描述圖2中所述一次性可編程鎖存器電路200的不同操作。圖4為顯示一次性可編程鎖存器電路200 —數(shù)據寫入操作的時序圖。 圖4包含一互補寫入數(shù)據數(shù)值DATA/DATAB的波形，其可以存在于互補 位線，一HOLD信號則用以控制鎖存器操作， 一讀取/寫入信號RW可以 啟動與位線耦合的通過裝置， 一均衡信號EQ可以將一鎖存器的節(jié)點均衡， 而一 LATCH DATA信號則代表一鎖存器數(shù)據數(shù)值。在時間tO處，在所述位線可以存在一寫入數(shù)據數(shù)值。大概在相同時間 處，一HOLD信號可以被完全地驅動(在此范例中為高)，使鎖存器片段 202之中的保持裝置P3/P4失能，以允許簡單地改變一鎖存器狀態(tài)。一RW 信號可以是不完全的(在此范例中為低)，其可以維持通過裝置234與238 處于關閉狀態(tài)，將鎖存器片段202與所述寫入數(shù)據DATA/DATAB隔離。 一均衡信號EQ也可以是不完全的，以維持鎖存器節(jié)點具有不同的電位。 鎖存器數(shù)據LATCH DATA可以維持為一先前建立的數(shù)值。大概在時間tl處， 一均衡信號EQ可以變?yōu)橥耆珷顟B(tài)(在此范例中為 高)。因此，便可以啟動等化裝置N3/N4，驅動鎖存器片段202的兩者數(shù)據 節(jié)點(208/210)為低，造成LATCH DATA不具有建立數(shù)據(數(shù)據節(jié)點兩 者都被釋放)。在相同時間處，保持裝置P3/P4維持關閉，使鎖存器片段 202的鎖存器能力失能，而信號RW維持不完全，繼續(xù)將鎖存器片段202 與寫入數(shù)據隔離。在時間t2之前， 一均衡信號EQ可以回到不完全狀態(tài)，并將數(shù)據節(jié)點 (208與210)彼此隔離。在大概時間t2處，一 RW信號可以被啟動(在此范例中為高)，啟動 通過裝置234與238，并使得互補寫入數(shù)據DATA/DATAB在數(shù)據節(jié)點(208 與210)處驅動。這可以使得鎖存器電路202接收所述寫入數(shù)據數(shù)值。之后，信號HOLD可以回到一作用狀態(tài)，啟動保持裝置P3/P4，并因 此使得鎖存器片段202鎖存器所述寫入數(shù)據。要注意的是在寫入操作中，圖2的其它不同信號，包含一高電壓偏壓 信號HVB、 一讀取一次性可編程元件信號RDOTP、 一編程啟動信號 PRGEN可以維持為低。在同時間， 一編程電壓Vpp可以處于高電壓狀態(tài)， 但小于一編程電壓(例如， 一高供應電壓VPWR)。在此方式中，可以將數(shù)據寫入至一單次可編程鎖存器電路200。現(xiàn)在參考圖5，其顯示圖2的相同電路具有在一示范編程操作中所使用 的信號階層。 一編程搡作可以根據在鎖存器片段202之中所鎖存器的數(shù)據 設定一次性可編程裝置212的一狀態(tài)。更特別的，在一鎖存器片段202儲 存一數(shù)值(節(jié)點208為高、節(jié)點210為低)的情況中，可以使柵極氧化物 反熔絲裝置212的一絕緣體(氧化物)破裂，藉此產生穿過柵極氧化物反 熔絲裝置212的一電阻短路。在一鎖存器片段202儲存一互補數(shù)值(節(jié)點 210為高、節(jié)點208為低)的情況中， 一柵極氧化物反熔絲裝置212可以 維持為未編程狀態(tài)，因此，柵極氧化物反熔絲裝置212的一絕緣體(氧化 物)可以維持完整，并基本上不引出電流。在圖5中所顯示的編程操作范例中，其假設一鎖存器片段202可以儲 存一數(shù)據數(shù)值，并使得柵極氧化物反熔絲裝置212被編程(節(jié)點208為高、 節(jié)點210為低)。參考圖5,在鎖存器片段202中，一HOLD信號可以作用，并啟動重 生。等化信號EQ可以是不完全的。此外，RW信號可以是不完全的，并 將位線(236與240 )與鎖存器片段202隔離。在一次性可編程電路206中， 一柵極氧化物反熔絲裝置212可以在其 柵極處接收一脈沖編程電壓Vpp。在所顯示的所述特定范例中，其假設柵 極氧化物反熔絲裝置212具有大約20埃的氧化物厚度，而一脈沖電壓Vpp 大約為6.5伏特。 一高電壓晶體管214可以接收一有效高電壓信號HVB。 這樣的一信號可以在進行編程的情況中，允許柵極氧化物反熔絲裝置212 的一源極/漏極被4i往一較低的電壓。在同時間，這樣的裝置可以將鎖存器 片段202與所述相對高編程電壓Vpp隔離。在所顯示的所述特定范例中， HVB信號可以驅動為大扭義3.25伏特。在加載/編程電路218之中， 一編程啟動裝置220可以接收一高電壓編 程啟動信號PRGEN，并因此將鎖存器片段202中儲存的一數(shù)據數(shù)值連接 至一次性可編程電路206之中編程裝置216的一柵極。在此方式中，如果 節(jié)點208為高，編程裝置216可以啟動一編程路徑至VGND。在所顯示的 所述特定操作中， 一高電壓編程啟動信號PRGEN可以大約為3.25伏特。 在同時， 一讀取一次性可編程裝置222可以接收在一不完全階層處的一 RDOTP信號，并可以被關閉。此外，一LOAD信號可以是不完全的，并 關閉加載裝置226與電流參考值電i 各204。在這種情況之下， 一柵極氧化物反熔絲單次可編程裝置212可以被編 程以建立一編程電流，如以箭頭500所顯示。在此方式中， 一次性可編程 鎖存器電路200可以被編程一次，以記住一特定數(shù)據數(shù)值?，F(xiàn)在參考圖6,其顯示圖2的相同電路具有在一加載操作中所使用的信 號階層。 一加載操:作可以根據一次性可編程裝置212的一狀態(tài)，設定鎖存 器片段的狀態(tài)。更特別的，在一次性可編程裝置212被編程(換言之，引 出一電流)的情況中， 一鎖存器片段可以被設定為儲存一數(shù)值(節(jié)點208 為高、節(jié)點210為低)。相反的，在一次性可編程裝置212未被編程(換 言之，基本上不引出一電流)的情況中， 一鎖存器片段可以被設定為儲存 一相反數(shù)值(節(jié)點208為低、節(jié)點210為高)。在后續(xù)的敘述中，將假設單次可編程裝置212為被編程狀態(tài)。在一次 性可編程電路206之中， 一柵極氧化物反熔絲裝置212可以在其柵極處接 收一高電壓。在所顯示的所述特定范例中， 一高電壓可以是具有大約l.S 伏特的高電源電壓。 一高電壓晶體管214也可以接收大約為1.8伏特的相 似高電源電壓。因此，可以啟動通過柵極氧化物反熔絲裝置212與高電壓 晶體管214的一電流路徑。在加載/編程電路218之中， 一編程啟動裝置220可以接收一不完全 (低)編程啟動信號PRGEN。 一LOAD訊可以為高，提供從一次性可編 程電路206至節(jié)點208的一電流路徑，以及從參考電流電路204至節(jié)點210 的另一電流路徑。如同將被回憶的，當一次性可編程裝置212為被編程的， 節(jié)點208的一泄漏(換言之，充電)電流可以大于節(jié)點210的一參考電流。 當一次性可編程裝置212為未編程的，節(jié)點208的一泄漏(換言之，充電) 電流可以小于節(jié)點210的一參考電流。因此，根據一次性可編程裝置212
的一編程狀態(tài)，介于節(jié)點208與210之間的電位可以不同，并最后被加以 鎖存。在鎖存器片段202之中，最初可以啟動均衡裝置N3/N4,并使保持裝 置P3/P4失能。 一旦在節(jié)點208與210之間發(fā)展出一足夠差異的電壓，便 可使均衡裝置N3/N4失能，而啟動保持裝置P3/P4，因此根據所述一次性 可編程裝置212的一狀態(tài)鎖存器一數(shù)據數(shù)值。在圖7中顯示用于這種加載操作的一時序信號范例。圖7顯示均衡信號EQ、保持信號HOLD與一次性可編程讀取信號 RDOTP的時序圖。在大約時間tO處，信號EQ可以為高，啟動均衡裝置 N3/N4，同時信號HOLD可以為高，關閉保持裝置P3/P4。此可以造成鎖 存器片段202節(jié)點208與210放電至接地情況(VGND)。在大約時間tl處，信號EQ可以回到一低水平，造成數(shù)據節(jié)點208與 210 ;f皮此隔離。在此時，節(jié)點208與210可以才艮據一次性可編程裝置212 的一編程狀態(tài)，；故驅動為不同的電位。此外，信號RDOTP可以變?yōu)橛行?的，并使一次性可編程電路206的一編程路徑失能。要注意的是一信號 LOAD也在信號RDOTP變?yōu)橛行е笏鶈印Ｔ诖蠹s時間t2處，信號HOLD可以回到一低水平，啟動保持裝置P3/P4 并因此啟動鎖存器片l殳202的所述鎖存功能。表現(xiàn)所述單次可編程裝置212 的數(shù)據便可以因此被鎖存。在此方式中， 一次性可編程鎖存器電路200可以凈皮編程。已經;故編程 的一次性可編程裝置212,其泄漏路徑則以箭頭600所顯示?，F(xiàn)在參考圖8A至圖8C，將對于一三晶體管(3T)柵極氧化物反熔絲 (GOAF)電路進行更詳細的描述。這種電路可以聯(lián)結以上實施例一起考 慮，其中，這種電路可以做為一次性可編程電路。圖8A顯示一三晶體管 柵極氧化物反熔絲電路800的結構圖標。所顯示的特定三晶體管柵極氧化 物反熔絲電路800可以包含一柵極氧化物反熔絲裝置802、 一高電壓n信 道絕緣柵極場效應晶體管804與一低電壓n信道絕緣4冊極場效應晶體管 806。 一柵極氧化物反熔絲裝置802可以具有與一編程節(jié)點808耦合的一
才冊極結構，以及共同連接至一高電壓n信道絕緣柵極場效應晶體管804汲 極的源極/漏極結構。 一高電壓n信道絕緣柵極場效應晶體管804可以是一 種高電壓裝置，相較于大多數(shù)的其它晶體管而言，在其柵極與漏極/源極之 間能夠抵抗一較高的電壓差異。一高電壓n信道絕緣柵極場效應晶體管804 可以具有連接至一低電壓n信道絕緣柵極場效應晶體管806漏極的源極。 低電壓n信道絕緣柵極場效應晶體管806可以具有連接至一低供應電壓 VGND的一源極。圖8A顯示在所述不同裝置的柵極(柵極結構)處可以接收高電壓階層 高電壓水平的一非常特別范例。因此， 一編程節(jié)點808可以接收高到6.5 伏特的一信號。高電壓n信道絕緣柵極場效應晶體管804的一柵極可以接 收高到3.25伏特的一信號。最后，低電壓n信道絕緣柵極場效應晶體管 806的一柵極可以接收高到1.8伏特的一信號。圖8B顯示根據一實施例一柵極氧化物反熔絲裝置的側斷面圖標。 一柵 極氧化物反熔絲裝置810可以具有與一 n通道絕緣柵極場效應晶體管所具 有的相同一般結構，包含形成在一 p摻雜基板814上的一柵極絕緣體812, 以及遍與柵極絕緣體(例如，氧化物)812上所形成的一柵極結構816。 此外，在襯底814中可以形成一N摻雜源極818與一N摻雜漏極820。 N 摻雜源極818與漏極820可以一般性地彼此連接。如同被良好了解的，當在一柵極結構816與源極/漏極818/820之間施 加一高電壓時，由于電荷捕捉與滲透的緣故一柵極絕緣體812可能在一脆 弱點處崩潰。在崩潰點處的電流密度可能造成局部高溫，其可能建立連接 一才冊極結構812與4十底814的一硅細線(以822顯示)。這種細線(例如822)的產生可能形成一種類二極管的結構，其作用就像是具有飽和漏極 的一晶體管。圖8C顯示一被編程柵極氧化物反熔絲裝置的一代表模型。因此， 一柵 極氧化物反熔絲裝置模型830可以包含一 電阻Rshort與一二極管?，F(xiàn)在參考圖9,以頂視圖標方式設定三晶體管柵極氧化物反熔絲電路的 樣本設計。圖9可以與以上實施例一起考慮，其表示一種可能的設計配置， 并可以與以上電路耦合使用。設計900描述四個三晶體管柵極氧化物反熔絲電路卯2-0至902-3，其 關于一共有Vpp接點904所鏡像布置。每一柵極氧化物反熔絲電路(902-0 至902-3 )都可以包含一柵極氧化物反熔絲裝置906、高電壓晶體管908與 低電壓晶體管910 (只顯示用于柵極氧化物反熔絲電路902-3 )。陰影結構 可以是遍及主動區(qū)域所形成的一多硅柵極層，所述主動區(qū)域則以隔離器 912 4皮此分離。根據良好已知得技術，裝置906與晶體管908及910可以利用多硅柵 極形成，并以一柵極氧化物與一襯底分離。裝置906與908可以是高電壓 裝置，并具有較厚的柵極氧化物;S7或進行特別的摻雜?？梢粤私獾氖牵谙袷菆D12的一種傳統(tǒng)方式中， 一設計卯O在不使用 冗余時只可以提供兩個單次可編程鎖存器電路所使用，或是在使用冗余時 只能由一單次可編程鎖存器電路所使用。在明顯的對比下，當在根據以上 所述實施例的一次性可編程鎖存器電路中使用一設計900時，這種設計在時提供兩個單次可編程鎖存器電路所使用。在此方式中，所述的各種實施例對于像是圖12中的傳統(tǒng)解決方法而言， 可以提供電路尺寸的大量減少?，F(xiàn)在參考圖10,將敘述一種編程/操作一次性可編程鎖存器電路的方 法。圖10的實施例可以與以上實施例一起考量，其中這種方法可以由這 種電路所實作。圖IO顯示一方法1000的流程圖示，其包含利用一次性可編程裝置產 生一數(shù)據電流lDATA (步驟1002)。所述方法進一步包含不利用一次性可編程裝置產生一參考電流lREF (步驟1004)。在所述數(shù)據電流IDATA大于所述參考電流lREF的情況中(1006處的"是，，)，便可以鎖存一數(shù)據數(shù)值DATA (步驟1008 )。在所述數(shù)據電流IDATA并不大于所迷參考電流Iref的情況中 (1006處的"否")，可以鎖存一互補數(shù)據數(shù)值DATAB (步驟1010 )。據此，所述不同的實施例對于傳統(tǒng)解決方式而言可以提出一種改良，
在傳統(tǒng)方式中，只能夠以一種非易失性的形式，使用一次性可編程裝置儲 存一邏輯數(shù)據(相比之下為二個)。此外，在需要冗余的情況中，只需要 增加一額外的一次性可編程裝置(相比之下需要增加兩個這種裝置)。另一項優(yōu)點為可以改善整體編程產出。在像是圖12的一傳統(tǒng)解決方法 中，可以根據兩一次性可編程裝置之一中的泄漏電流，從一次性可編程裝 置加載一數(shù)據數(shù)值。也就是說，對于所有的這種電路而言，必須至少編程 一個一次性可編程裝置。相比之下，以上所述實施例只根據所述被儲存的 邏輯數(shù)據將一裝置進行編程。而此外，本發(fā)明也提供一種有利的可調整程度，以進行更有效率加載 操作。更特別的，在編程之后，可以根據一預期或實際的閘極氧化物反熔絲阻抗數(shù)值調整一參考電流。這可以形成較快;^/或更可靠的加載操作。可以了解得是，本發(fā)明的所述實施例可以在缺少不特別說明的一元件 或步驟下進行。也就是說，本發(fā)明的一發(fā)明特征可以省略一元件或步驟。此外，為了清楚的目的， 一次性可編程鎖存器電路與才喿作方法許多被 廣泛熟知以及不與本發(fā)明相關聯(lián)的細節(jié)，也從以上敘述中所省略。應該體會的是，遍及此具體規(guī)格中所使用的參考術語，像是"一個實 施例"或"一實施例"意謂著一特定的特征、結構或特性是與在本發(fā)明至少 一實施例中所包含的實施例所聯(lián)結描述。因此，要強調的是，在此具體規(guī) 格許多部分中所^:用的參考術語"一實施例"或"一個實施例"或"一替 代實施例"并不需要永遠參考相同的實施例。此外，所述特定特征、結構 或特性可以在本發(fā)明的一或多個實施例中被適當?shù)鸟詈?。同樣的，雖然在此已經設定并敘述所述特定實施例的許多不同觀點， 但在不背離本發(fā)明精神與觀點下，可以對本發(fā)明進行多屬不同的改變、置 換與取代。
權利要求
1.一種可編程鎖存器電路，包括一個一次性可編程(OTP)裝置，其只能夠被單次編程以儲存一邏輯數(shù)值；一電流源，其提供一電流參考值，所述電流參考值并非根據任何一次性可編程裝置的狀態(tài)而產生；以及一儲存電路，其儲存一預定邏輯數(shù)值，所述預定邏輯數(shù)值則是基于回應所述一次性可編程裝置而引出的電流與所述參考電流之間的比較而定。
2. 如權利要求1所述的可編程鎖存器電路，其中 所述一次性可編程裝置包括一柵極氧化物反熔絲裝置。
3. 如權利要求1所述的可編程鎖存器電路，其中 所述儲存電路包含一鎖存器電路，其儲存所述預定邏輯數(shù)值并包含儲存互補邏輯數(shù)值 的至少兩個鎖存器節(jié)點，一讀出放大器，其與至少一個所述鎖存器節(jié)點耦合，并放大所述鎖 存器節(jié)點上的所述邏輯數(shù)值，以及一通過裝置，其與至少一個所述鎖存器節(jié)點耦合，并提供一向所述 鎖存器電路寫入數(shù)據的路徑。
4. 如權利要求1所述的可編程鎖存器電路，其中 所述電流源是選自由下述元件所組成的群組一晶體管對，其包含串連的一第一晶體管與一第二晶體管，所述第 一晶體管與一電源耦合，而所述第二晶體管由一加載信號所啟動，其于 自所述一次性可編程裝置加載一數(shù)據數(shù)值時啟動，一晶體管對，其包含串連的一第一晶體管與一第二晶體管，所述第 一晶體管與一偏壓耦合，所述偏壓介于電源電壓之間的一電平，所述第 二晶體管由一加載信號所啟動，其于自所述一次性可編程裝置加載一數(shù) 據數(shù)值時啟動，一電流鏡，其具有與兩個電流鏡腳的其中 一 個串連的 一 加載晶體 管，所述加載晶體管由一加載信號所啟動，其于自所述一次性可編程裝 置加載一數(shù)據數(shù)值時啟動，一電流鏡，其具有與兩個電流鏡腳都串連的加載晶體管，所述加載 晶體管由一加載信號所啟動，其于自所述一次性可編程裝置加載一數(shù)據 凄t值時啟動，以及一電阻器，其與一加載晶體管串聯(lián)連接，所述加載晶體管由一加載 信號所啟動，其于自所述一次性可編程裝置控制加載一數(shù)據數(shù)值時啟 動。
5. 如權利要求1所述的可編程鎖存器電路，還包含所述電流源與一儲存電路，其包括絕緣柵極場效應晶體管；以及一個一次性可編程電路，其包含所述一次性可編程裝置與至少一高 電壓晶體管，所述高電壓晶體管包含一柵極絕緣體，其比所述電流源與 儲存電路的所述晶體管更能抵抗高電壓崩潰。
6. 如權利要求5所述的可編程鎖存器電路，其中所述儲存電路包含一鎖存器電路，其儲存所述預定邏輯數(shù)值并包含 儲存互補邏輯數(shù)值的至少兩個鎖存器節(jié)點，所述一次性可編程電路，其包含所述一次性可編程裝置、所述高電 壓晶體管與 一編程晶體管，所述高電壓晶體管的一源極-漏極路徑耦合 于所述一次性可編程裝置與其中一個所述鎖存器節(jié)點之間，而所述編程 晶體管的一源極-漏極路徑則耦合于所述高電壓晶體管與一低電源電壓 之間。
7. 如權利要求1所述的可編程鎖存器電路，還包含 一冗余一次性可編程(R-OTP)裝置，其只能夠被單次編程以儲存一 邏輯數(shù)值，所述冗余一次性可編程裝置與所述一次性可編程裝置平行排 列，且在所述一次性可編程裝置未失效時，所述冗余一次性可編程裝置不 被編程以與所述一次性可編程裝置的狀態(tài)相配。
8. —種一次性可編程鎖存器，包^^:一鎖存器電路，其具有儲存一邏輯數(shù)值的交叉耦合的數(shù)據節(jié)點；一電流源電路，其與一第一數(shù)據節(jié)點耦合，所述電流源電路響應一加 載信號而供應一第一電流至一第一數(shù)據節(jié)點，所述第一電流數(shù)值并非根據任何非易失性儲存裝置而控制；以及一個一次性可編程裝置，其在一第一狀態(tài)中基本上不引出電流，并在 一第二狀態(tài)中引出一泄漏電流，其中所述一次性可編程裝置響應所述加載信號而耦合至一第二數(shù)據節(jié)點。
9. 如權利要求8所述的一次性可編程鎖存器，其中 所述鎖存器電路包括一對鎖存器晶體管，其在所述數(shù)據節(jié)點之間交叉耦合，以及一對保持晶體管， 一第一保持晶體管具有耦合于一第一數(shù)據節(jié)點與一 第一電源電壓之間的一源極-漏極路徑， 一第二保持晶體管具有耦合于一第 二數(shù)據節(jié)點與所述第 一 電源電壓之間的一源極-漏極路徑，所述第 一與第二 保持晶體管的柵極共同耦合以接收一保持信號。
10. 如權利要求9所述的一次性可編程鎖存器，其中 所述鎖存器電路還包含一對均衡晶體管， 一第一均衡晶體管具有耦合于所述第一數(shù)據節(jié)點與 一第二電源電壓之間的一源極-漏極路徑， 一第二均衡晶體管具有耦合于所 述第二數(shù)據節(jié)點與所述第二電源電壓之間的一源極-漏極路徑，所述第 一與 第二等化晶體管的柵極共同耦合以接收一均衡信號。
11. 如權利要求8所述的一次性可編程鎖存器，還包含 一高電壓晶體管，其具有耦合于所述一次性可編程裝置與所述第二數(shù) 據節(jié)點之間的一源極-漏極路徑。
12. 如權利要求11所述的一次性可編程鎖存器，還包含一編程晶體管，其具有耦合于所述高電壓晶體管與一第二電源電壓之 間的一源極-漏極路徑，且柵極耦合至所述數(shù)據節(jié)點的其中 一個。
13. 如權利要求12所述的一次性可編程鎖存器，還包含一編程啟動晶體管，其具有耦合于所述編程晶體管的柵極與一個所述 數(shù)據節(jié)點之間的一源極-漏極路徑。
14. 如權利要求8所述的一次性可編程鎖存器，還包含一個一次性可編程加載晶體管，其具有耦合于所述一次性可編程裝置 與所述第二數(shù)據節(jié)點之間的 一 源極-漏極路徑；一電流源加載晶體管，其具有耦合于所述電流源電路與所述第一數(shù)據 節(jié)點之間的一源極-漏極路徑；其中所述一次性可編程加載晶體管與所述電流源加載晶體管的柵極共同耦 合以接收一加載信號。
15. —種可編程鎖存方法，其包括以下步驟建立一次性可編程裝置的一狀態(tài)，以提供代表一預定邏輯數(shù)值的一編 程電流數(shù)值；提供一參考電流，其并非由一次性可編程裝置產生；以及 根據所述編程電流與所述參考電流之間的 一差異來鎖存一數(shù)據數(shù)值。
16. 如權利要求15所述的可編程鎖存方法，其中 建立所述一次性可編程裝置的所述狀態(tài)包括，儲存一邏輯數(shù)值，在引出一泄漏電流的柵極氧化物反熔絲裝置的絕緣 體中建立一短路，以及儲存另一個邏輯數(shù)值，其不改變所述柵極氧化物反熔絲裝置的柵極絕 緣體，而基本上不以所述柵極氧化物反熔絲裝置來引出電流。
17. 如權利要求16所述的可編程鎖存器方法，其中 所述參考電流低于所述泄漏電流。
18. 如權利要求15所述的可編程鎖存器方法，其中 提供所述參考電流包含施加偏壓于一 電流供應晶體管。
19. 如權利要求15所述的可編程鎖存器方法，還包含 當編程所述一次性可編程裝置的一狀態(tài)時， 將一數(shù)據數(shù)值寫至一鎖存器，以及當所述鎖存器儲存一特定數(shù)據數(shù)值時，啟動所述一次性可編程裝置的 一編程電位。
20. 如權利要求15所述的可編程鎖存器方法，其中 提供所述參考電流包含從一數(shù)字數(shù)值產生所述參考電流。
全文摘要
一次性可編程(OTP)鎖存器電路可以包含能夠以非易失性形式儲存邏輯數(shù)值的單個一次性可編程裝置，或是只在需要冗余時包含兩個一次性可編程裝置。一鎖存器片段可以根據所述一次性可編程裝置所引出的電流以及不是由以所述一次性可編程裝置所產生的參考電流之間的比較，來鎖存一數(shù)據數(shù)值。一次性可編程裝置可以包含一柵極氧化物反熔絲(GOAF)裝置。
文檔編號G11C17/00GK101128884SQ200580032080
公開日2008年2月20日 申請日期2005年9月23日 優(yōu)先權日2004年9月24日
發(fā)明者巴巴克·A·塔賀利, 桑吉維·馬赫許瓦里 申請人:賽普拉斯半導體公司