專利名稱：存儲單元陣列的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及到存儲單元陣列，它包含多個諸如DRAM(動態(tài)隨機存取)存儲單元的存儲單元。
背景技術(shù)：
動態(tài)隨機存取存儲器(DRAM)通常包含用來儲存代表被儲存信息的電荷的儲存電容器以及連接到儲存電容器的存取晶體管。存取晶體管包含第一和第二源/漏區(qū)、連接第一和第二源/漏區(qū)的溝道、以及控制第一與第二源/漏區(qū)之間流動的電流的柵電極。此晶體管通常至少部分地形成在半導體襯底中。其中形成晶體管的部分通常被表示為有源區(qū)。柵電極形成字線的一部分，且柵電極通過柵電介質(zhì)與溝道電隔離。通過經(jīng)由相應的字線對存取晶體管進行尋址，來讀取儲存在儲存電容器中的信息。確切地說，經(jīng)由位線接觸將信息讀出到相應的位線。
在目前使用的DRAM存儲單元中，可以以溝槽(trench)電容器的形式來實現(xiàn)儲存電容器，其中，二個電容器電極被安置在沿垂直于襯底表面的方向延伸到襯底中的溝槽內(nèi)。根據(jù)DRAM存儲單元的另一實現(xiàn)方法，電荷儲存在形成于襯底表面上的層疊電容器中。
通常，封裝密度較高的DRAM存儲單元陣列是理想的。例如，其整個公開在此處被列為參考的美國專利No.6419948公開了一種存儲單元陣列，其中，有源區(qū)形成為連續(xù)的線。有源區(qū)線和位線形成為波浪線，以便一個位線與一個相應的有源區(qū)線相交于許多點。根據(jù)這種布局，存儲單元能夠具有約為6F2的面積，其中F表示根據(jù)所用技術(shù)的最小間距。
此外，其整個公開在此處被列為參考的美國專利No.6545904公開了一種能夠被形成來實現(xiàn)6F2(6F×F)DRAM陣列的存儲單元，它包括存取晶體管和儲存電容器。確切地說，安置了二個相鄰的存取晶體管，使之具有一個公共的位線接觸。此外，形成在單個有源區(qū)線上的相鄰存取晶體管通過隔離柵線彼此電隔離。
DE 19928781 C1公開了一種6F2存儲單元，其中，二個相鄰的存儲單元共用一個公共的位線接觸。分配給一個有源區(qū)線的二個相鄰的成對存儲單元通過填充有隔離材料的溝槽彼此分隔開和電隔離。
而且，其整個公開在此處被列為參考的美國專利No.5502320公開了一種存儲單元陣列，其中，晶體管形成在連續(xù)的有源區(qū)線中。有源區(qū)線與位線平行地排列。借助于將適當?shù)碾妷菏┘拥脚帕性诙€相鄰的成對存儲單元之間的隔離柵線，二個相鄰的成對存儲單元被彼此分隔開和隔離開。字線和隔離柵線分別被實現(xiàn)為埋置的字線和埋置的隔離柵線。

發(fā)明內(nèi)容
根據(jù)本發(fā)明，封裝密度高并能夠容易地制造的存儲單元陣列包含多個存儲單元，每一個均包含儲存元件和存取晶體管；沿第一方向行進的位線；沿第二方向行進的字線，第二方向垂直于第一方向；半導體襯底；形成在所述半導體襯底中的連續(xù)的有源區(qū)線和隔離溝槽，所述隔離溝槽與有源區(qū)線相鄰，且隔離溝槽用于將相鄰的有源區(qū)線彼此電隔離，存取晶體管至少部分地形成在有源區(qū)線中并經(jīng)由位線接觸將相應的儲存元件電耦合到相應的位線，通過字線尋址晶體管，位線接觸形成在通常由位線與相應有源區(qū)線的交點限定的區(qū)域內(nèi)，其中，分別與一個有源區(qū)線連接的相鄰位線接觸與相鄰的位線連接。
因此，本發(fā)明提供了一種存儲單元陣列，其中，存儲單元的晶體管形成在連續(xù)的有源區(qū)線中。換言之，有源區(qū)線形成為從存儲單元陣列的一個邊緣連續(xù)地延伸到存儲單元陣列的另一邊緣。通常，相鄰的有源區(qū)線被填充有諸如二氧化硅的隔離材料的隔離溝槽彼此分隔開和電隔離。因此，多個晶體管形成在一個連續(xù)的有源區(qū)線中。這與已知的存儲單元陣列形成對照，在已知的存儲單元陣列中有源區(qū)線被分割成通過隔離材料彼此電隔離的區(qū)段且每個區(qū)段包含一個或二個晶體管。
由于光刻限定有源區(qū)線比光刻限定有源區(qū)區(qū)段容易得多，故本發(fā)明的存儲單元陣列比已知的存儲單元陣列更優(yōu)越。
根據(jù)本發(fā)明，當考慮三維剖面時，位線安置在位于有源區(qū)上的平面內(nèi)。然而，當考慮二維平面圖時，每個有源區(qū)線以與多個位線相交叉的方式被安置。位線接觸形成在位線與相應有源區(qū)的交叉處，且有源區(qū)線以如下方式布置與一個有源區(qū)線相關(guān)的相鄰位線接觸與相鄰位線連接。確切地說，若與第一有源區(qū)線相關(guān)的第一位線接觸連接到第一位線，則第一有源區(qū)線的第二位線接觸連接到第二位線，第一有源區(qū)線的第三位線接觸連接到第三位線，等等。
根據(jù)本發(fā)明，有源區(qū)線可以形成為直線。然而，也有可能將有源區(qū)線形成為例如相對于位線有不同角度的折線(angled line)。更具體地說，在有源區(qū)線的預定部分處有源區(qū)線可形成為平行于位線，并可以在有源區(qū)線的其它部分處相對于位線具有一定的角度?；蛘?，在有源區(qū)線的第一部分處有源區(qū)線可以相對于位線具有第一角度，而在有源區(qū)線的第二部分處有源區(qū)線可以相對于位線具有第二角度。
盡管如此，特別優(yōu)選的是將有源區(qū)線形成為直線。在此情況下，可以更容易地用光刻限定這些有源區(qū)線。
另一方面，若有源區(qū)線被實現(xiàn)為折線，則能夠增大位線接觸的接觸面積，從而降低接觸電阻。
根據(jù)本發(fā)明，存儲單元可以實現(xiàn)為包含儲存電容器和存取晶體管的DRAM存儲單元。更具體地，儲存電容器可以是置于襯底表面上的溝槽電容器或?qū)盈B電容器。
由于在此情況下能夠非常容易地限定用來連接晶體管與相應儲存電容器的接觸栓，故本發(fā)明對于包含層疊電容器的存儲單元非常有利。
盡管如此，本發(fā)明同樣能夠應用于本技術(shù)領(lǐng)域熟知的其中儲存元件以不同方式實現(xiàn)的不同類型的存儲單元，例如MRAM(“磁性隨機存取存儲器”)、FeRAM(“鐵電隨機存取存儲器”)、PCRAM(“相變隨機存取存儲器”。
根據(jù)本發(fā)明的一個優(yōu)選實施方案，有源區(qū)線與位線之間的角度為10-60°。若有源區(qū)線不被實現(xiàn)為直線，則在連接有源區(qū)線的起點和終點的直線和位線之間測量此角度。10-25°的角度是特別優(yōu)選的。
根據(jù)本發(fā)明的另一優(yōu)選實施方案，一個位線接觸與一個有源區(qū)線的二個相鄰晶體管相關(guān)。在此情況下，能夠以非常密集的方式實現(xiàn)存儲單元陣列。在此情況下，特別優(yōu)選的是有源區(qū)線與位線之間的角度合計為約18°，確切地說是18.43°。
根據(jù)本發(fā)明的另一優(yōu)選實施方案，字線的部分用作隔離柵線，用來將相鄰的晶體管彼此隔離。確切地說，特別優(yōu)選的是每隔兩條字線用作這種隔離柵線，使得成對的相鄰存儲單元彼此隔離。
借助于將適當?shù)碾妷菏┘拥礁綦x柵線，防止了電流流過位于隔離柵線下方的有源區(qū)線。結(jié)果，與隔離柵線相鄰的存儲單元彼此電隔離。
若成對的存儲單元彼此隔離，則特別優(yōu)選的是屬于一對存儲單元的二個存儲單元共用一個公共的位線接觸。
根據(jù)本發(fā)明，還提供了一種存儲單元陣列，此存儲單元陣列包含存儲單元，所述存儲單元中的每一個包含儲存元件和存取晶體管，此存儲單元陣列還包含沿第一方向行進的位線，這些位線形成為直線位線；半導體襯底；形成在所述半導體襯底中的連續(xù)的有源區(qū)線和隔離溝槽，這些隔離溝槽與有源區(qū)線相鄰并用來將相鄰的有源區(qū)線彼此電隔離；存取晶體管，至少部分地形成在有源區(qū)線中并經(jīng)由位線接觸將相應的儲存元件電耦合到相應的位線，通過字線尋址這些晶體管；位線接觸形成在通常由位線與相應有源區(qū)線的交叉限定的區(qū)域內(nèi)，其中，每一個均與一個有源區(qū)線連接的相鄰的位線接觸連接到相鄰的位線。
因此，本發(fā)明提供了一種存儲單元，其中，位線形成為直線。此外，形成連續(xù)的有源區(qū)線，以便與多個位線相交，在位線與相應有源區(qū)線的交叉點處形成位線接觸。根據(jù)本發(fā)明，與一個有源區(qū)線相關(guān)的相鄰的位線接觸連接到相鄰的位線。換言之，若與第一有源區(qū)線相關(guān)的第一位線接觸連接到第一位線，則第一有源區(qū)線的第二位線接觸連接到第二位線，第一有源區(qū)線的第三位線接觸連接到第三位線，等等。
本發(fā)明的存儲單元陣列還優(yōu)選包含多個字線，其中，通過這些字線尋址晶體管。
根據(jù)本發(fā)明的一個優(yōu)選實施方案，有源區(qū)線與位線之間的角度為10-60°。若有源區(qū)線不被實現(xiàn)為直線，則在連接有源區(qū)線的起點和終點的直線和位線之間測量此角度。10-25°的角度是特別優(yōu)選的。
根據(jù)本發(fā)明的另一優(yōu)選實施方案，一個位線接觸與一個有源區(qū)線的二個相鄰晶體管相關(guān)。在此情況下，能夠以非常密集的方式實現(xiàn)存儲單元陣列。在此情況下，特別優(yōu)選的是有源區(qū)線與位線之間的角度為約18°，確切地說是18.43°。


參照附圖從具體說明本發(fā)明優(yōu)選實施方案的下列詳細描述，本發(fā)明的特點和優(yōu)點將變得更為明顯，其中，在所有附圖中，用相同的附圖標記來表示相似的元件，其中圖1示出了本發(fā)明的第一優(yōu)選實施方案；圖2示出了本發(fā)明的第二優(yōu)選實施方案；圖3示出了根據(jù)單個存儲單元的第一優(yōu)選實現(xiàn)方法的存儲單元陣列的剖面；圖4示出了根據(jù)單個存儲單元的第二優(yōu)選實現(xiàn)方法的存儲單元陣列的剖面；而圖5示出了表示本發(fā)明存儲單元陣列的示意電路。
具體實施例方式
圖1示出了本發(fā)明存儲單元陣列的第一實施方案。在圖1中，沿水平方向形成多個位線8，而多個字線2沿優(yōu)選垂直于第一方向的第二方向排列。此外，連續(xù)的有源區(qū)線4分別相對于位線和字線以傾斜的角度設(shè)置。如圖1所示，位線8以及字線2實現(xiàn)為直線。
通常，借助于在諸如硅襯底的半導體襯底中形成填充有隔離材料的隔離溝槽5，來限定有源區(qū)線。因此，有源區(qū)線4彼此分隔開且電隔離。在有源區(qū)線4與位線8的交叉處形成位線接觸41。而且，在既不被位線8也不被字線3覆蓋的有源區(qū)線的部分處，形成節(jié)點接觸42。此節(jié)點接觸在存取晶體管與相應儲存電容器之間提供了電接觸。通常，儲存電容器形成在所示半導體襯底的頂部上。
如圖1所示，隔離柵線3置于成對的相鄰字線2之間。在沿I-I的剖面中，字線2和隔離柵線3置于有源區(qū)線4上。晶體管形成在有源區(qū)線4中，其中，晶體管包含第一源/漏區(qū)、第二源/漏區(qū)、以及連接第一和第二源/漏區(qū)的溝道。第一與第二源/漏區(qū)之間的溝道的電導率由字線2和隔離柵線3來控制。確切地說，向隔離柵線3施加適當?shù)碾妷?，使隔離柵線下方?jīng)]有電流流動。因此，用隔離柵線達到了相鄰存儲單元對之間的電隔離。第一和第二漏區(qū)分別布置在位線接觸41和節(jié)點接觸42下方。
如圖1所示，字線2、隔離柵線3、以及位線8以規(guī)則的方式布置，以形成網(wǎng)格。
在圖1所示的布置中，二個相鄰的晶體管共用一個公共的位線接觸41，這將在后面加以解釋。
單個存儲單元的尺寸通常用其最小特征尺寸(F)描述。通常，試圖將導電線條實現(xiàn)成寬度等于最小特征尺寸且彼此的距離等于最小特征尺寸。因此，導電線條之間的隔離間距和導電線條寬度之和對應于存儲器件特征尺寸的2倍。目前，特征尺寸約為100nm，希望減小此特征尺寸。更具體地，將來的存儲器件可具有50nm及以下的特征尺寸。
在圖1的存儲單元陣列中，每個單元沿字線方向的寬度是2F，而沿位線方向的寬度是3F。這就導致6F2(6F×F)的單元尺寸。
如從圖1可見，由于二個節(jié)點接觸42之后有一個位線接觸41，且一個有源區(qū)線4的二個相鄰位線接觸分配給二個不同的位線8，故相鄰位線接觸的水平距離優(yōu)選為6F，而相鄰位線接觸的垂直距離優(yōu)選為2F。結(jié)果，由于18.43°等于arctan(1/3)，故特別優(yōu)選的是位線8與有源區(qū)線4之間的角度約為18°，確切地說是18.43°。
由于有源區(qū)被形成為直線，故圖1的存儲單元器件能夠非常容易地實現(xiàn)。由于僅僅需要使用具有條形圖形的掩模，因而其能夠以簡單的方式通過光刻限定。更具體地說，在此情況下，掩模具有線條和間距的圖形。此外，由于位線接觸41形成在有源區(qū)線與位線之間傾斜的交叉處，故能夠增大接觸面積，從而降低接觸電阻。
圖2示出了本發(fā)明存儲單元陣列的第二實施方案。圖2中的字線2、隔離柵線3、以及位線8的布置與圖1中的相同。此外，隔離柵線3的功能與圖1中的相同。因此，其描述從略。如從圖2可見，連續(xù)的有源區(qū)線不形成為直線而是形成為折線。具體而言，通常彼此平行地形成的每個連續(xù)的有源區(qū)線包含水平部分以及傾斜部分。作為一種改進，有源區(qū)線也可以僅僅包含例如相對于位線8具有二個不同角度的傾斜部分。
如圖2所示，位于二個相鄰位線8之間部分內(nèi)的有源區(qū)線部分水平排列，而位線8所跨越的有源區(qū)線部分以傾斜方式與位線相交。根據(jù)一種修正，位于相鄰位線之間的空間內(nèi)的有源區(qū)線部分，相對于位線可以具有較小的角度，而位線所跨越的有源區(qū)線部分，可以相對于位線8具有較大的角度。
在圖2的存儲單元陣列中，能夠使形成在有源區(qū)線與位線的交叉處的位線接觸的接觸面積更大，從而降低接觸電阻。此外，節(jié)點接觸42置于相鄰位線之間的空間內(nèi)，使得能夠容易地實現(xiàn)與晶體管的第二源/漏區(qū)的接觸。
如從圖2可見，如在圖1情況那樣，存儲單元的尺寸為6F2。
圖3利用根據(jù)例如從美國專利No.6545904所知的存儲單元第一實現(xiàn)方法的圖1中III-III點之間的圖1存儲單元陣列的剖面圖，示出了本發(fā)明的一個實施方案。
在半導體襯底1中，形成了第一和第二存取晶體管61和62。第一存取晶體管61包含第一源/漏區(qū)51和第二源/漏區(qū)52。第一和第二源/漏區(qū)實現(xiàn)為n型摻雜部分。溝道或溝道區(qū)形成在第一與第二源/漏區(qū)51與52之間的p摻雜襯底部分內(nèi)，且溝道的電導率由字線2控制。字線2通過柵介質(zhì)21與溝道隔離。
如圖3所示，字線可以由多晶硅層22、諸如金屬層的高電導率層23、以及隔離層24組成。字線2通過由隔離材料制成的隔層411與相鄰的位線接觸41和相鄰的節(jié)點接觸42電隔離。提供節(jié)點接觸42，以便實現(xiàn)第二源/漏區(qū)52與儲存電容器(未示出)的儲存電極之間的電接觸。位線接觸41與二個相鄰的晶體管相關(guān)。第二存取晶體管62類似地包含第一和第二源/漏區(qū)51和52’；用來控制第一與第二源/漏區(qū)之間流動的電流的柵電極2；位線接觸41，其也用作置于所示存取晶體管62右側(cè)上的存取晶體管的位線接觸；以及用來電連接第二源/漏區(qū)52’與儲存電容器(未示出)的儲存電極的節(jié)點接觸42。隔離柵線3置于第一與第二存取晶體管61與62之間。將適當?shù)碾妷菏┘拥礁綦x柵線3，以便防止電流在第二源/漏區(qū)52與52’之間流動。隔離柵線同樣包含多晶硅層22、高電導率層23、以及隔離層24。隔離柵線3通過柵電介質(zhì)31與襯底隔離。
借助于將適當?shù)碾妷菏┘拥綎烹姌O2，尋址或激勵存取晶體管61或62，使得電流在第一與第二源/漏區(qū)51與52之間流動。儲存在與節(jié)點接觸42電連接的儲存電容器(未示出)中的電荷從而能夠被讀出，并經(jīng)由位線接觸41被傳輸?shù)轿痪€。
圖4示出了本發(fā)明的另一實施方案，其中，以不同的方式實現(xiàn)了單個存儲單元。圖4的左側(cè)示出了圖1中I-I之間的剖面，而圖4的右側(cè)示出了圖1中II-II之間的剖面。如圖4所示，字線2和隔離柵線3分別被實現(xiàn)為埋置的字線和埋置的隔離柵線。換言之，字線2的頂部表面和隔離柵線3的頂部表面設(shè)置在半導體襯底的表面下方。
在圖4中，第一存取晶體管61包含實現(xiàn)為n摻雜部分的第一源/漏區(qū)51和第二源/漏區(qū)52。溝道53或溝道區(qū)形成在第一與第二源/漏區(qū)51與52之間的p型襯底部分內(nèi)，且借助于將適當?shù)碾妷菏┘拥阶志€2，來控制溝道的導電性。字線2包含柵電介質(zhì)21，用來將字線2與溝道53隔離，還包含諸如金屬層的高電導率層23。絕緣層24置于高電導率層23上，以便將字線與第一和第二源/漏區(qū)51和52電隔離。存取晶體管62包含第一和第二源/漏區(qū)51和52’以及第一與第二源/漏區(qū)之間的p摻雜襯底部分中的溝道53。溝道53的導電性由構(gòu)造完全與第一存取晶體管的字線相同的字線2控制。
由于字線2形成為埋置的字線，故溝道53形成為“U”形，從而增大了溝道長度。
隔離柵線3置于第二源/漏區(qū)52’的右側(cè)上。隔離柵線3包含柵電介質(zhì)31以及高電導率層33。在高電導率層33上設(shè)置絕緣層34，以便實現(xiàn)與相鄰的源/漏區(qū)的電隔離。通常向隔離柵線3施加適當?shù)碾妷?，以防止電流在第二?漏區(qū)52’以及置于第二存取晶體管62右側(cè)上的存取晶體管的第二源/漏區(qū)52之間流動。
以相似于圖3的方式，節(jié)點接觸42將第二源漏區(qū)52和52’與儲存電容器63的儲存電極連接。如從圖4可見，儲存電容器實現(xiàn)為層疊電容器，此層疊電容器包含連接到節(jié)點接觸42的第一儲存電極631、第二儲存電極632、以及置于第一與第二儲存電極631與632之間并將該二儲存電極彼此電隔離的電容器電介質(zhì)633。
二個存取晶體管61和62具有共同的位線接觸41。位線接觸41可以由摻雜的多晶硅或其它導電材料形成。沿傾斜于圖面的方向延伸的位線8設(shè)置在位線接觸上。位線8可以由任意導電材料制成。具體而言，位線8可以由與通常使用的柵疊層相似或相同的疊層制成。例如，包括位線接觸41的位線8可以由包含多晶硅層、高電導率層、以及隔離層的疊層組成，從而以相似于圖3所示字線2的方式形成。在此情況下，特別優(yōu)選的是，形成在存儲器件外圍部分中的晶體管的柵電極由與形成在存儲單元陣列中的包括位線接觸的位線相同的疊層制成。
圖4的右側(cè)部分示出了圖1的II-II之間的存儲單元陣列的剖面。如從圖4可見，有源區(qū)線4由填充有諸如SiO2的隔離材料的二個相鄰的隔離溝槽確定。在有源區(qū)線和相鄰隔離溝槽5上形成包含柵介質(zhì)21、高電導率層23、以及絕緣層24的字線。在絕緣層24上形成位線8。
在圖4的左側(cè)上，在隔離柵線3上形成隔離凹槽(groove)44，以便將相鄰的成對存儲單元彼此電隔離。當存取晶體管61被字線2尋址時，作為信息儲存在儲存電容器63中的電荷經(jīng)由節(jié)點接觸42被讀出，并跨越存取晶體管61從第二源/漏區(qū)52傳輸?shù)降谝辉?漏區(qū)51，并經(jīng)由位線接觸41傳輸?shù)轿痪€8。
如結(jié)合圖1的圖3和4的左側(cè)所指出的那樣，字線2、隔離柵線3、以及位線8沿相對于圖面傾斜的方向延伸。
如對本技術(shù)領(lǐng)域熟練人員顯而易見的那樣，本發(fā)明的存儲單元陣列能夠應用于單獨的存儲單元的多種不同的實現(xiàn)。
圖5是簡化的示意圖，描述了根據(jù)本發(fā)明的成對存儲單元陣列60和60’。這些陣列實現(xiàn)為開放式位線構(gòu)造，每一個均采用由一個晶體管61和一個電容器63形成的存儲單元6。
存儲器陣列60和60’每一個耦合到相應的位線8、8’的組以及相應的字線2和、2’的組。每組存儲陣列60和60’中的二組位線8和8’，被耦合到讀出放大器7。讀出放大器7包含外圍電路，亦即用來支持存儲陣列60和60’且通常形成在存儲器陣列60和60’外圍外面的電路。
在操作中，例如借助于激活一個字線2，來選擇一個存儲單元6。此字線2耦合到相應晶體管61的相應柵電極。位線8經(jīng)由位線接觸41耦合到這些晶體管61之一的第一源/漏區(qū)。晶體管61于是導通，將儲存在電容器63中的電荷耦合到相關(guān)的位線8。然后，讀出放大器7讀出從電容器63耦合到位線8的電荷。讀出放大器7在沒有電壓施加到相應的字線8的情況下，將此信號與諸如參考電荷Qref或借助于讀出相應的位線8’而得到的參考信號之類的參考信號進行比較，將得到的信號放大并將放大的信號鎖存適當?shù)臅r間。這使儲存在電容器63中的電荷所代表的數(shù)據(jù)能夠在存儲陣列60和60’外部存取，還使電容器63能夠?qū)⒋韥碜源鎯卧?的數(shù)據(jù)的電荷儲存回到存儲單元6中。如對本技術(shù)領(lǐng)域熟練人員顯而易見的那樣，也能夠采用通常所知的諸如垂直扭曲的位線陣列結(jié)構(gòu)之類的可選陣列結(jié)構(gòu)。
附圖標記清單1 半導體襯底2，2’ 字線21柵電介質(zhì)22多晶硅23高電導率層24絕緣層83 隔離柵線31柵電介質(zhì)4 有源區(qū)線41位線接觸411 隔層42節(jié)點接觸43多晶硅44隔離凹槽5 隔離溝槽51第一源/漏區(qū)52，52’ 第二源/漏區(qū)6 存儲單元60，60’ 存儲單元陣列61第一存取晶體管62第二存取晶體管63儲存電容器631 第一電容器電極632 第二電容器電極633 電容器電介質(zhì)7 讀出放大器8，8’ 位線
權(quán)利要求
1.一種存儲單元陣列，包含存儲單元，每個存儲單元包含儲存元件和存取晶體管；沿第一方向行進的位線；沿基本上垂直于第一方向的第二方向行進的字線；以及半導體襯底，形成在所述半導體襯底中的連續(xù)的有源區(qū)線和隔離溝槽，隔離溝槽與有源區(qū)線相鄰，且隔離溝槽用來將相鄰的有源區(qū)線彼此電隔離，存取晶體管至少部分地形成在有源區(qū)線中，并經(jīng)由位線接觸將相應的儲存元件電耦合到相應的位線，通過字線尋址所述晶體管；其中，位線接觸形成在通常由位線與相應有源區(qū)線的交叉所限定的區(qū)域內(nèi)；且其中，每一個均連接到有源區(qū)線的相鄰位線接觸與相鄰的位線連接。
2.根據(jù)權(quán)利要求1的存儲單元陣列，其中，有源區(qū)線形成為直線。
3.根據(jù)權(quán)利要求1的存儲單元陣列，其中，每個儲存元件都包含儲存電容器。
4.根據(jù)權(quán)利要求3的存儲單元陣列，其中，儲存電容器是層疊電容器。
5.根據(jù)權(quán)利要求1的存儲單元陣列，其中，有源區(qū)線與位線之間的角度約為10°-60°。
6.根據(jù)權(quán)利要求5的存儲單元陣列，其中，有源區(qū)線與位線之間的角度約為10°-25°。
7.根據(jù)權(quán)利要求6的存儲單元陣列，其中，有源區(qū)線與位線之間的角度約為18°-19°。
8.根據(jù)權(quán)利要求1的存儲單元陣列，其中，一個位線接觸與形成在一個有源區(qū)線中的二個相鄰的晶體管相關(guān)聯(lián)。
9.根據(jù)權(quán)利要求1的存儲單元陣列，還包含用來將相鄰晶體管彼此隔離的隔離柵線，這些隔離柵線平行于字線布置。
10.根據(jù)權(quán)利要求9的存儲單元陣列，其中，二個字線之后是一個隔離柵線，且一個隔離柵線之后是二個字線。
11.一種存儲單元陣列，包含存儲單元，每個存儲單元包含儲存元件和存取晶體管；沿第一方向行進的位線，所述位線形成為直的位線；以及半導體襯底，形成在該半導體襯底中的連續(xù)的有源區(qū)線和隔離溝槽，這些隔離溝槽與有源區(qū)線相鄰，并且這些隔離溝槽用來將相鄰的有源區(qū)線彼此電隔離，存取晶體管至少部分地形成在有源區(qū)線中并經(jīng)由位線接觸將相應的儲存元件電耦合到相應的位線，通過字線尋址這些存取晶體管；其中，位線接觸形成在通常由位線與相應有源區(qū)線的交叉所限定的區(qū)域內(nèi)；且其中，每一個均與有源區(qū)線連接的相鄰的位線接觸，與相鄰的位線連接。
12.根據(jù)權(quán)利要求11的存儲單元陣列，還包含沿與第一方向相交叉的第二方向行進的多個字線，通過這些字線尋址存取晶體管。
13.根據(jù)權(quán)利要求11的存儲單元陣列，其中，每個儲存元件包含儲存電容器。
14.根據(jù)權(quán)利要求13的存儲單元陣列，其中，儲存電容器是層疊電容器。
15.根據(jù)權(quán)利要求11的存儲單元陣列，其中，有源區(qū)線與位線之間的角度為約10°-60°。
16.根據(jù)權(quán)利要求15的存儲單元陣列，其中，有源區(qū)線與位線之間的角度為約10°-25°。
17.根據(jù)權(quán)利要求16的存儲單元陣列，其中，有源區(qū)線與位線之間的角度為約18°-19°。
18.根據(jù)權(quán)利要求11的存儲單元陣列，其中，一個位線接觸與形成在一個有源區(qū)線中的二個相鄰的晶體管相關(guān)聯(lián)。
19.根據(jù)權(quán)利要求12的存儲單元陣列，還包含用來將相鄰晶體管彼此隔離的隔離柵線，這些隔離柵線平行于字線布置。
20.根據(jù)權(quán)利要求19的存儲單元陣列，其中，二個字線之后是一個隔離柵線，且一個隔離柵線之后是二個字線。
21.根據(jù)權(quán)利要求11的存儲單元陣列，其中，有源區(qū)線形成為直線。
全文摘要
一種存儲單元陣列，包含存儲單元、沿第一方向行進的位線、沿垂直于第一方向的第二方向行進的字線、以及連續(xù)的有源區(qū)線，其中，晶體管至少部分地形成在有源區(qū)線內(nèi)。這些晶體管經(jīng)由位線接觸將相應的存儲單元電耦合到相應的位線，且通過字線尋址這些晶體管。位線接觸形成在通常由位線與相應有源區(qū)線的交叉所限定的區(qū)域內(nèi)。與一個有源區(qū)線連接的相鄰位線接觸連接到相鄰的位線。結(jié)果，一個有源區(qū)線被多個位線跨越。
文檔編號G11C11/401GK1815718SQ20051013105
公開日2006年8月9日 申請日期2005年12月7日 優(yōu)先權(quán)日2004年12月7日
發(fā)明者T·施勒澤爾 申請人:因芬尼昂技術(shù)股份公司