專利名稱：柵控二極管存儲器單元及其寫入方法
技術(shù)領(lǐng)域：
本發(fā)明涉及動態(tài)隨機存取存儲器(″DRAM″)，尤其涉及具有改進充電能力的存儲器單元和體系結(jié)構(gòu)。
背景技術(shù)：
如圖1A所示，常規(guī)一晶體管一電容器(″1T1C″)DRAM單元通常如附圖標(biāo)記10所示。1T1CDRAM單元10包含與電容器13進行信號傳送的晶體管12。存儲器單元電壓(″V_cell″)與時間的相應(yīng)曲線圖通常如附圖標(biāo)記15所示。在讀操作期間，當(dāng)存儲器單元被讀取并且連接到位線(″BL″)時，電荷在單元和BL之間共享，或放電到BL，并且隨后，與BL電壓相同的穩(wěn)定狀態(tài)單元電壓在形成信號之后等于單元中存儲的電壓V_cell(C_cell/(C_cell+C_bl))。
電壓V_cell(1)被存儲在1-數(shù)據(jù)的單元中，而大約0伏的電壓V_cell(0)被存儲在0-數(shù)據(jù)的單元中。這里，假定BL在讀操作之前被預(yù)充電到0，并且能夠類似地考慮其它預(yù)充電電壓。比值C_cell/(C_cell+C_bl)被稱作傳送比(″TR″)，并且小于1。這意味著在讀操作期間單元中的電壓下降。通過在檢測時和讀操作之前的V_cell(0)和V_cell(1)之間的差的比值測量的單元的增益為C_cell/(C_cell+C_bl)，所以Cell_Gain＜1。另外，在讀取之后需要回寫操作以將單元電壓恢復(fù)到讀前水平。
于是，對于常規(guī)1T1C DRAM單元V_cell_initial(0，1)＝V_cell_initial(1)-V_cell_initial(0)＝VBLH-0＝VBLHV_cell_final(0，1)＝V_cell_final(1)-V_cell_final(0)＝VBLH C_cell/(C_cell+C_bl)-0
＝VBLH C_cell/(C_cell+C_bl)Cell_Gain＝V_cell_final(0，1)/V_cell_initial(0，1)＝TR(傳送比)＝C_cell/(C_cell+C_bl)＜1參照圖1B，常規(guī)二晶體管一電容器(″2T1C″)DRAM單元通常如附圖標(biāo)記20所示。2T1C DRAM單元20包含與電容器23傳送信號的第一晶體管22和第二晶體管26。V_cell與時間的相應(yīng)曲線圖通常如附圖標(biāo)記25所示。在讀操作期間，單元連接到讀器件的FET柵極以便在BL上形成源極到漏極電流，從而根據(jù)單元電壓為0或高來檢測0-或1-數(shù)據(jù)。單元電壓在讀操作期間保持相同，使得不必在讀取之后進行回寫。通過在檢測時和讀操作之前的V_cell(0)和V_cell(1)之間的差的比值測量的增益為1，因為無論數(shù)據(jù)為0或1單元電壓均保持相同，所以Cell_Gain＝1。
于是，對于常規(guī)2T1C DRAM單元V_cell_initial(0，1)＝V_cell_initial(1)-V_cell_initial(0)＝VBLH-0＝VBLHV_cell_final(0，1)＝V_cell_final(1)-V_cell_final(0)＝VBLH-0＝VBLHCell_Gain＝V_cell_final(0，1)/V_cell_initial(0，1)＝1因此，需要一種優(yōu)于常規(guī)1T1C DRAM的新存儲器單元，其能夠(1)與常規(guī)1T1C的情況相比，在相同單元和位線電容量值的情況下將Cell_Gain提升得更高，或(2)將Cell_Gain提升為大于1，達到常規(guī)1T1C DRAM所不能達到的效果。
另外，需要一種優(yōu)于常規(guī)2T1C DRAM的新存儲器單元，其能夠?qū)ell_Gain提升為始終大于1，同時得到量級大于常規(guī)2T1C情形的信號。

發(fā)明內(nèi)容
通過根據(jù)本發(fā)明實施例的柵控二極管(gated diode)存儲器單元和體系結(jié)構(gòu)可消除現(xiàn)有技術(shù)的這些和其它缺點和不足。
提供一種柵控二極管存儲器單元，包含例如場效應(yīng)晶體管(″FET″)的一或多個晶體管，和柵控二極管，所述柵控二極管與FET進行信號傳送，使得柵控二極管的柵極與第一FET的源極進行信號傳送，其中柵控二極管的柵極形成存儲單元的一個端子，并且柵控二極管的源極形成存儲單元的另一個端子，第一FET的漏極與位線(″BL″)進行信號傳送，并且第一FET的柵極與寫字線(″WLw″)進行信號傳送，而柵控二極管的源極與讀字線(″WLr″)進行信號傳送。
通過以下結(jié)合附圖對示例性實施例進行的詳細(xì)描述可以理解本發(fā)明的這些和其它方面、特性和優(yōu)點。


本發(fā)明根據(jù)以下示例性附圖提供了一晶體管一二極管(″1T1D″)和二晶體管一二極管(″2T1D″)存儲器單元和體系結(jié)構(gòu)，其中圖1A的對比示意圖示出了1T1C DRAM的常規(guī)存儲器單元和根據(jù)本發(fā)明實施例的1T1D DRAM的柵控二極管存儲器單元；圖1B的對比示意圖示出了2T1C DRAM的常規(guī)存儲器單元和根據(jù)本發(fā)明實施例的2T1D DRAM的柵控二極管存儲器單元；圖2A的示意圖示出了根據(jù)本發(fā)明實施例的柵控二極管信號放大器(加上存儲)；圖2B的示意圖示出了根據(jù)本發(fā)明實施例的2T1D柵控二極管信號放大器的一部分；圖2C的示意圖示出了根據(jù)本發(fā)明實施例的2T1D柵控二極管信號放大器；圖3A的示意剖面圖示出了使用金屬連接器的單/雙R/W端口2T1D存儲器單元實施例，其中以溝道的形式實現(xiàn)柵控二極管；圖3B的示意剖面圖示出了使用替代連接器的單/雙R/W端口2T1D存儲器單元實施例，其中以溝道的形式實現(xiàn)柵控二極管；圖4的示意剖面圖示出了單/雙R/W端口2T1D存儲器單元實施例，其中使用平面硅絕緣體(silicon on insulator)(″SOI″)技術(shù)實現(xiàn)柵控二極管；圖5的示意剖面圖示出了單/雙R/W端口2T1D存儲器單元實施例，其中使用體硅(bulk silicon)技術(shù)技術(shù)實現(xiàn)柵控二極管，并且用可選的n-隔離帶(n-isolation band)隔離p井(p-well)；圖6的示例性布置圖示出了用于柵控二極管的平面或溝道實現(xiàn)實施例的2T1D存儲器單元；圖7的示例性布置圖示出了用于柵控二極管的平面或溝道實現(xiàn)實施例的雙R/W端口2T1D存儲器單元；圖8的圖例示出了平面或溝道2T1D存儲器單元實施例的結(jié)果模擬波形；圖9的示意圖示出了雙R/W端口2T1D存儲器單元陣列實施例；圖10的示意圖示出了具有共享地的雙R/W端口2T1D存儲器單元陣列實施例；圖11A的示意圖示出了具有地或Vbias的2T1D存儲器單元實施例；圖11B的示意圖示出了根據(jù)附圖11A、具有共享地或共享Vbias的雙R/W端口2T1D存儲器單元陣列實施例；圖12的示例性布置圖示出了具有平面柵控二極管和共享地的21雙R/W端口2T1D存儲器單元陣列；圖13的圖例示出了圖10的2T1D雙R/W端口陣列實施例的模擬波形；圖14的示意圖示出了體硅/SOI中的示例性n型柵控二極管平面結(jié)構(gòu)；圖15的示意圖示出了體硅/SOI中的示例性p型柵控二極管平面結(jié)構(gòu)；圖16的示意圖示出了采用平面硅絕緣體(SOI)技術(shù)、具有單/雙R/W端口的另一個示例性2T1D柵控二極管平面存儲器單元結(jié)構(gòu)；而圖17的示意圖示出了采用平面體硅技術(shù)、具有單/雙R/W端口的另一個示例性2T1D柵控二極管平面存儲器單元結(jié)構(gòu)，其中使用可選n-隔離帶來隔離p井。
具體實施例方式
通常，基于電容器的動態(tài)存儲器單元在讀操作期間表現(xiàn)出電壓下降(例如1T1C)，或至多保持相等(例如2T1C)。提供一種新存儲器單元，其中能夠在讀操作期間提高單元電壓，從而明顯改進安裝有本發(fā)明單元結(jié)構(gòu)的動態(tài)存儲器的檢測信號，檢測信噪比和檢測速度。在隨后的描述中，術(shù)語″存儲單元″是指柵控二極管，術(shù)語″存儲器單元″是指整個1T1D或整個2T1D器件。術(shù)語″實現(xiàn)柵控二極管的FET″，″實現(xiàn)FET的柵控二極管″或″柵控二極管FET″可以互換使用。
如圖1A所示，一晶體管一二極管(″1T1D″)DRAM單元的柵控二極管存儲器增益單元通常如附圖標(biāo)記110所示。1T1D DRAM單元110包含與柵控二極管114進行信號傳送的晶體管112。V_cell與時間的相應(yīng)曲線圖通常如附圖標(biāo)記115所示。預(yù)先在背景技術(shù)部分介紹的單元110和單元10的比較突顯出以下差別常規(guī)1T1C DRAM單元1T1D的柵控二極管存儲器增益單元Vcell_i(0，1) 0～VBLH 0～VBLHVbl_f(0，1) 0～VBLH Ccell/(Ccell+Cbl) ＜VBLH VBLH Ccell/Cbl (can be＞VBLH，super-bccst)Gain＝Vbl_f(0，1)/ Ccell/(Ccell+Cbl) ＜1 Ccell/Cbl (can be＞1)Vcell_i(0，1)1T1D柵控二極管存儲器單元的更好的信號和增益，提高＝1+Ccell/Cbl參照圖1B，二晶體管一二極管(″2T1D″)DRAM單元的柵控二極管存儲器增益單元通常如附圖標(biāo)記120所示。2T1D DRAM單元120包含與柵控二極管124進行信號傳送的第一晶體管122和第二晶體管126。V_cell與時間的相應(yīng)曲線圖通常如附圖標(biāo)記125所示。預(yù)先在背景技術(shù)部分介紹的單元120和單元20的比較突顯出以下差別
常規(guī)2T1C單元常規(guī)3T1C單元柵控二極管存儲器增益單元電荷傳送 00 VBLH CcellVBccst at ReadGate(0，1) Vread，Vread 0，0 0，VBLH Ccell/CrgVcell_i(0，1) 0，VBLH 0，VBLH0，VBLHVcell_f(0，1) Vread b，BELH+b Vread0，VBLH0，VBLH(1+Ccell/Crg) (＞VBLH)b＝Ccell/(Ccell+Crg)Gain＝Vcell_f(0，1)/ 11 1+Ccell/Crg (＞1)Vcell_i(0-1)柵控二極管存儲器單元的更好的read_gate信號和增益，提高＝1+Ccell/Crg(能夠＞＞1)如圖2A所示，柵控二極管信號放大器(加上存儲)通常如附圖標(biāo)記200所示，以便圖解基本原理。柵控二極管信號放大器200包含柵控二極管224，并且具有以下特性和特征柵控二極管高增益信號增強-非線性電壓提升-電荷傳送令VL_HIGH為柵控二極管上施加的高信號的量值，VL_LOW為柵控二極管上施加的低信號的量值，VL_LOW通常大約為0，當(dāng)VL為VL_HIGH時，Rc＝Cg_gd(ON)/CL，當(dāng)VL為VL_LOW時rc＝Cg_gd(OFF)/CL，VS為提供給柵控二極管的源極的提升電壓的量值，dVin為(柵控二極管的柵極處)0和1之間的輸入信號的差值，dVout為經(jīng)過受升壓信號VS控制的信號放大、(柵控二極管的柵極處)0和1之間的輸出信號的差值。
dVout＝VL_HIGH+VS Rc/(1+Rc)-(VS rc/(1+rc)+VL_LOW)dVin＝VL_HIGH-VL_LOWGain＝dVout/dVin～1+VS/VL_HIGH通常，Cg_gd(ON)＞＞CL＞＞Cg_gd(OFF)Cg_gd(OFF)∶CL∶Cg_gd(ON)＝1∶10∶100Rc＞＞1＞＞rc
VL_LOW～0通常，VS＝1.2V，VL_HIGH＝0.4，VL_LOW＝0Gain＝4使用柵控二極管Gain＝1使用線性電容器參照圖2B，2T1D柵控二極管存儲器單元的示意圖和操作原理通常如附圖標(biāo)記210所示。柵控二極管存儲器單元210包含柵控二極管224。示出了2T1D柵控二極管存儲器單元的一部分以說明讀操作期間的電荷傳送機制。
參照圖2C，2T1D柵控二極管存儲器單元的示意圖和操作原理通常如附圖標(biāo)記220所示。2T1D柵控二極管存儲器單元220包含柵控二極管224，并且表現(xiàn)出以下特征令Vg_i為柵控二極管的柵極處的初始電壓，Vg_f為柵控二極管的柵極處的最終電壓，Vt_gd為柵控二極管的閾值電壓(Vt_gd能夠為零Vt或低Vt或正常Vt)，Vs為提供給柵控二極管的源極的提升電壓，Cg_gd為柵控二極管(gd)的柵極-源極電容，Cg_rg為讀器件(rg)的柵極-源極電容。
當(dāng)讀取柵控二極管存儲器時存在2個操作模式，即其中傳送出柵控二極管中的所有電荷的完全電荷傳送，和約束電荷傳送。它們中的每個的增益被導(dǎo)出如下。
Rc＝Cg_gd/Cg_rgQ_stored＝(Vg_i-Vt_gd)Cg_gd1.完全電荷傳送(Vg_f＜＝Vs+Vt_gd)Q_transfer＝(Vg_f-Vt_rg)Cg_rg＝Q_storedVg_f＝Q_stored/Cg_rg+Vt_rg＝(Vg_i-Vt_gd)Cg_gd/Cg_rg+Vt_rgVg_f＝Vg_i Rc+Vt_rg-Vt_gd Rc
Gain＝Vg_f/Vg_i～1+Rc(Vt_rg＞Vg_i，Vt_gd和Rc較小)在最大電荷傳送時，Vg_f＝Vs+Vg_gd，Rc＝(Vs+Vt_gd-Vt_rg)/(Vg_i-Vt_gd)2.約束電荷傳送(Vg_f＞Vs+Vt_gd)Q_transfer1(多達Vs+Vt_gd)＝(Vs+Vt_gd-Vt_rg)Cg_rg(充電Cg_rg)Q_transfer2(高于Vs+Vt_gd)＝Q_stored-Q_transfer1(充電Cg_gd+Cg_rg)del_V1＝Vs+Vt_gd-Vt_rgdel_V2＝Q_transfer2/(Cg_gd+Cg_rg)Vg_f＝Vt_rg+del_V1+del_V2＝(Vs+Vg_i)Rc/(1+Rc)+Vt_rg/(1+Rc)-Vt_gdGain＝Vg_f/Vg_i～(1+Vs/Vg_i)Rc/(1+Rc)(Vt_gd＜Vg_i，Rc＞＞1)如圖3A所示，示例性單/雙R/W端口2T1D存儲器單元的橫截面通常如附圖標(biāo)記300所示。這個示例性2T1D單元300包含柵控二極管324，使用金屬連接器并且使用溝道實現(xiàn)。這里，以淺溝道的形式實現(xiàn)柵控二極管324，其中用圓柱多晶硅溝道(poly trench)形成柵極，所述溝道被與下面的硅分離的薄氧化物包圍。應(yīng)當(dāng)理解，多晶硅溝道可以具有任何剖面形狀，不局限于示例性的圓柱實施例。單/雙R/W端口2T1D存儲器單元300具有以下特性NDR 2T1D雙增益DRAM單元о非破壞性讀取о單或雙R/W端口о低位線(BL)電壓(0.4V)о低字線(WL)電壓-不需要升壓，較小的WL驅(qū)動器(1V)о讀器件中的增益(電流)о單元中的增益電容器電壓0-0.4V到0.05-1.3V，增益＝1.25/0.4＝3.1о厚氧化物，Rgate和Wgate中的HVt降低泄漏和隧道電流о在后備期間BL接地，最小BL漏露電流о對于讀取，BL預(yù)充電到VBLH(0.4V)о厚氧化物FET使柵極-隧道泄漏最小о負(fù)字線(WLw)(-0.5V)能夠被用來使后備溝道泄漏最小οCg_cell～10-20×Cgreaddevice如圖3B所示，示例性單/雙R/W端口2T1D存儲器單元的橫截面通常如附圖標(biāo)記350所示。這個示例性2T1D單元350包含柵控二極管374，使用替代連接器并且使用溝道實現(xiàn)。這里，以淺溝道的形式實現(xiàn)柵控二極管374，其中用圓柱多晶硅溝道形成柵極，所述溝道被與下面的硅分離的薄氧化物包圍。應(yīng)當(dāng)理解，多晶硅溝道可以具有任何剖面形狀，不局限于示例性的圓柱實施例。單/雙R/W端口2T1D存儲器單元350具有以下特性2T1D雙增益DRAM單元о非破壞性讀取о單或雙R/W端口о低位線(BL)電壓(0.4V)о低字線(WL)電壓-不需要升壓，較小的WL驅(qū)動器(1V)о讀器件中的增益(電流)о單元中的增益電容器電壓0-0.4V到0.05-1.3V，增益＝1.25/0.4＝3.1о厚氧化物，Rgate和Wgate中的HVt降低泄漏和隧道電流о在后備期間BL接地，最小BL漏露電流о對于讀取，BL預(yù)充電到VBLH(0.4V)о厚氧化物FET使柵極-隧道泄漏最小о負(fù)字線(WLw)(-0.5V)能夠被用來使后備溝道泄漏最小оCg_cell～10-20×Cg_readdevice參照圖4，另一個示例性單/雙R/W端口2T1D存儲器單元的橫截面通常如附圖標(biāo)記400所示。這個示例性2T1D單元400包含柵控二極管424并且使用平面電容器實現(xiàn)。使用平面硅絕緣體(SOI)技術(shù)實現(xiàn)柵控二極管424，其中柵極在擴散區(qū)之上。示出的第一FET的源極和柵控二極管的柵極之間的連接基于直接金屬連接器(MCBAR)，但是能夠應(yīng)用基于最下層金屬和接觸的公共連接，如圖3A所示。單/雙R/W端口2T1D存儲器單元400具有以下特性2T1D雙增益DRAM單元о非破壞性讀取о單或雙R/W端口о低位線(BL)電壓(0.4V)о低字線(WL)電壓-不需要升壓，較小的WL驅(qū)動器(1V)о讀器件中的增益(電流)о單元中的增益電容器電壓0-0.4V到0.05-1.3V，增益＝1.25/0.4＝3.1о厚氧化物，Rgate和Wgate中的HVt降低泄漏和隧道電流о在后備期間BL接地，最小BL漏露電流о對于讀取，BL預(yù)充電到VBLH(0.4V)о厚氧化物FET使柵極-隧道泄漏最小о負(fù)字線(WLw)(-0.5V)能夠被用來使后備溝道泄漏最小оCg_cell～10-20×Cg_readdevice現(xiàn)在參照圖5，單/雙R/W端口2T1D存儲器單元實施例通常如附圖標(biāo)記450所示，其中使用平面體硅技術(shù)實現(xiàn)柵控二極管，并且在三井(triple-well)實現(xiàn)中使用用于p井隔離的可選n-隔離帶。柵控二極管存儲器單元450具有與前面參照圖4的柵控二極管存儲器單元400描述的相同的一般性特征，并且省略了重復(fù)的描述。柵控二極管存儲器單元450包含柵控二極管474。不同于圖4的柵控二極管存儲器單元400，圖5的柵控二極管存儲器單元包含配置在p井462和p襯底464之間、用于p井隔離的可選n-隔離帶460。
如圖6所示，針對柵控二極管的平面或溝道實現(xiàn)的2T1D存儲器單元的示例性布局通常如附圖標(biāo)記600所示。2T1D存儲器單元布局600包含柵控二極管溝道區(qū)640，其小于平面的情形，包含從寫器件的源極到存儲節(jié)點的柵極的直接接觸(MCBAR)。2T1D存儲器單元布局600還包含到存儲單元接觸區(qū)641的寫器件。
參照圖7，針對柵控二極管的平面或溝道實現(xiàn)的雙R/W端口2T1D存儲器單元的示例性布局通常如附圖標(biāo)記610所示。雙R/W端口2T1D存儲器單元布局610包含柵控二極管溝道區(qū)642，其小于平面的情形，包含從寫器件的源極到存儲節(jié)點的柵極的直接接觸(MCBAR)。雙R/W端口2T1D存儲器單元布局610還包含到存儲單元接觸區(qū)643的寫器件。
參照圖8，例如附圖2C中的220的2T1D存儲器單元的模擬波形圖通常如附圖標(biāo)記800所示。示出了寫入1，讀取1，寫入0，讀取0，...的結(jié)果模擬波形。2T1D存儲器單元表現(xiàn)出以下特性VBLH＝0.4V，VWLW＝0～1.0V，VWLR＝0～1.0V，Vcell＝0.0～0.4V(存儲)，0.05～1.3V(讀取)，柵控二極管單元0.6u×1.5u(溝道)，零Vt，讀器件0.28u×0.12u，Blcap～160fF(256單元位線)，90nm技術(shù)，R，WNFETVt＝0.6V，厚氧化物，Rc＝Cg_gd/Cg_rg＝27，增益＝1.25/0.4＝3.1。曲線圖800包含字線波形880和檢測放大輸出波形882。
如圖9所示，示例性雙R/W端口2T1D存儲器單元陣列通常如附圖標(biāo)記900所示，其中具有雙端口位線910，具體為用于寫入的位線915(BLw)，用于讀取的位線917(BLr)；字線920，具體為用于寫入的字線925(WLw)，用于讀取的字線927(WLr)，包含字線驅(qū)動器922；柵控二極管924；和初級檢測放大器930。
參照圖10，另一個示例性雙R/W端口2T1D存儲器單元陣列通常如附圖標(biāo)記1000所示，其中具有雙端口位線1010；字線1020，包含字線驅(qū)動器1022；柵控二極管1024；和初級檢測放大器1030。這是2T1D存儲器單元陣列的一個版本，其中相同讀字線上的若干讀器件(例如8個)通過共享截止NFET器件(cut-off NFET device)1042共享公共地線1040，該截止NFET器件1042只接通活躍的行。這個陣列的優(yōu)點是面積較小，因為其需要較少的地線。此外，截止器件允許降低讀器件的Vt(使用正常Vt)，而不是需要使用高Vt，因為所有其它行的非活躍讀器件被截止NFET關(guān)斷，從而防止出現(xiàn)位線泄漏的可能性。在這個實現(xiàn)中，陣列中的所有器件能夠為正常Vt NFET，其具有低于高Vt NFET的閾值電壓。
現(xiàn)在參照圖11A，2T1D存儲器單元的另一個示例性實施例通常如附圖標(biāo)記1100所示，其中讀器件的源極連接到偏置電壓(Vbias)。與圖1B的2T1D DRAM單元120非常相似，2T1D存儲器單元1110包含與柵控二極管1114進行信號傳送的第一晶體管1112，和第二晶體管1116，其中第一晶體管1112和第二晶體管1116的漏極連接到公共位線BL。相比而言，與附圖2C的2T1D DRAM單元220非常相似，2T1D存儲器單元1120包含與柵控二極管1124進行信號傳送的第一晶體管1122，和第二晶體管1126，其中第一晶體管1122的漏極連接到寫位線BLw，并且第二晶體管1126的漏極連接到讀位線BLr。通過正偏置電壓(Vbias)，讀器件的閾值電壓(Vt_rg)能夠被降低Vbias的量值。結(jié)果，不同于高Vt器件，正常Vt器件能夠被用于讀器件和寫器件。有利的是，相鄰器件具有相同的閾值電壓，使得它們能夠被組合在相同的植入?yún)^(qū)域，以使布置面積最小。這個″Vbias″實施例的示例性工作電壓如下Vbias＝0.4V，并且具有大約0.2V的閾值電壓的正常Vt FET能夠被用于讀和寫器件。
如附圖11B所示，附圖11A的2T1D存儲器單元的陣列結(jié)構(gòu)通常如附圖標(biāo)記1150所示。陣列結(jié)構(gòu)1150使用直接共享地或共享Vbias線模式，并且包含雙端口位線1160，包含字線驅(qū)動器1172的字線1170，柵控二極管1174和初級檢測放大器1180。這是2T1D存儲器單元陣列的一個版本，其中相同讀字線上的若干讀器件(例如8個)共享公共地線1090。應(yīng)當(dāng)理解，在字線方向的若干存儲器單元中間的共享地線的構(gòu)思能夠被應(yīng)用于圖9所示的2T1D陣列結(jié)構(gòu)，和圖11A所示的2T1D存儲器單元，其中沒有使用截止器件。字線方向的若干存儲器單元的源極端子在字線方向上本地連接，并且接著直接(沒有截止器件)連接到沿位線方向正交延伸的公共地線或公共偏置電壓線(Vbias)。于是，這個直接共享地線模式或直接共享偏置電壓線的陣列結(jié)構(gòu)如附圖11B所示。
參照圖12，具有平面柵控二極管的2個雙端口(R/W)2T1D存儲器單元的示例性布局通常如附圖標(biāo)記1200所示。這里，在一行2T1D單元中間共享例如圖10的GND 1040的讀器件GND。
現(xiàn)在參照圖13，圖10的2T1D雙端口R/W陣列1000的模擬波形通常如附圖標(biāo)記1300所示，其中具有單元讀波形1310。接連以模式01，11寫讀來自2個不同WL和2個不同BL的4個2T1D單元。這里，圖10的2T1D雙R/W端口陣列1000表現(xiàn)出以下特性VBLH＝0.65V，VWLW＝-0.4～1.2V，VWLR＝0～1.2V，Vcell＝0.0～0.6(存儲)，0.05～1.35V(讀取)，柵控二極管單元平面，0.72u×0.35u，零Vt，讀器件0.28u×0.12u，寫器件0.28u×0.16u，120nm技術(shù)，R，W NFETVt＝0.6V，Rc＝Cg_gd/Cg_rg＝7.5，增益＝1.3/0.6＝2.1。
如圖14所示，體硅(bulk silicon)/SOI中的示例性n型柵控二極管平面結(jié)構(gòu)通常如附圖標(biāo)記1400所示。具有在實現(xiàn)FET中的開路漏極(open drain)的柵控二極管如附圖標(biāo)記1414所示，并且包含柵極端子1416和源極端子1418。具有在實現(xiàn)FET中的開路漏極和可選n-隔離帶1429的柵控二極管如附圖標(biāo)記1424所示，并且包含柵極端子1426和源極端子1428。具有在實現(xiàn)FET中的開路漏極和絕緣體1437的柵控二極管如附圖標(biāo)記1434所示，并且包含柵極端子1436和源極端子1438。
具有在實現(xiàn)FET中的短接到源極的漏極的柵控二極管如附圖標(biāo)記1464所示，并且包含源極端子1468，柵極端子1466和在實現(xiàn)FET中的短接到源極端子1468的漏極端子1465。具有在實現(xiàn)FET中的短接到源極的漏極和可選n-隔離帶1479的柵控二極管如附圖標(biāo)記1474所示，并且包含源極端子1478，柵極端子1476和在實現(xiàn)FET中的短接到源極端子1478的漏極端子1475。具有在實現(xiàn)FET中的短接到源極的漏極和絕緣體1487的柵控二極管如附圖標(biāo)記1484所示，并且包含源極端子1488，柵極端子1486和在實現(xiàn)FET中的短接到源極端子1488的漏極端子1485。
參照圖15，體硅/SOI中的示例性p型柵控二極管平面結(jié)構(gòu)通常如附圖標(biāo)記1500所示。具有在實現(xiàn)FET中的開路漏極的柵控二極管如附圖標(biāo)記1514所示，并且包含柵極端子1516和源極端子1518。具有在實現(xiàn)FET中的開路漏極和體(bulk)p襯底1523的柵控二極管如附圖標(biāo)記1524所示，并且包含柵極端子1526和源極端子1528。具有在實現(xiàn)FET中的開路漏極和絕緣體1537的柵控二極管如附圖標(biāo)記1534所示，并且包含柵極端子1536和源極端子1538。
具有在實現(xiàn)FET中的短接到源極的漏極的柵控二極管如附圖標(biāo)記1564所示，并且包含源極端子1568，柵極端子1566和在實現(xiàn)FET中的短接到源極端子1568的漏極端子1565。具有在實現(xiàn)FET中的短接到源極的漏極和體p襯底1573的柵控二極管如附圖標(biāo)記1574所示，并且包含源極端子1578，柵極端子1576和在實現(xiàn)FET中的短接到源極端子1578的漏極端子1575。具有在實現(xiàn)FET中的短接到源極的漏極和絕緣體1587的柵控二極管如附圖標(biāo)記1584所示，并且包含源極端子1588，柵極端子1586和在實現(xiàn)FET中的短接到源極端子1588的漏極端子1585。
如圖16所示，另一個具有單/雙R/W端口的示例性2T1D柵控二極管平面存儲器單元結(jié)構(gòu)通常如附圖標(biāo)記1600所示。2T1D柵控二極管平面存儲器單元結(jié)構(gòu)1600包含柵控二極管1624。這里，示例性2T1D柵控二極管平面(或溝道)存儲器單元可以具有以下特性。非破壞性讀?。粏位螂pR/W端口，或多R/W端口；低位線(BL)電壓(大約0.4V)；低字線(WL)電壓-不需要電壓提升(大約1V)，較小的WL驅(qū)動器；讀器件中的增益(電流)；單元中的增益電容器電壓大約為0-0.4V到大約0.05-1.3V，增益＝大約1.25/0.4＝大約3.1；厚氧化物，Rgate和Wgate中的HVt降低泄漏和隧道電流；在后備期間，BL接地，最小BL漏露電流；對于讀取，BL預(yù)充電到VBLH(大約0.4V)；厚氧化物FET使柵極隧道泄漏最?。回?fù)字線(WLw)(大約負(fù)0.5V)能夠被用來使后備溝道泄漏最??；并且Cg_cell大約10-20倍于Cg_rg。
現(xiàn)在參照圖17，具有單/雙R/W端口和隔離p井的可選n-隔離帶的另一個示例性2T1D柵控二極管平面存儲器單元結(jié)構(gòu)通常如附圖標(biāo)記1700所示。2T1D柵控二極管平面存儲器單元結(jié)構(gòu)1700包含柵控二極管1724。這里，具有可選n-隔離帶的示例性2T1D柵控二極管平面(或溝道)存儲器單元可以具有與參照圖16的示例性2T1D柵控二極管平面存儲器單元1600描述的相同的一般特性。
于是，本發(fā)明的實施例提供新的柵控二極管存儲器單元，其包含″部分″場效應(yīng)晶體管(″FET″)，其中柵極形成存儲單元的一個端子，源極形成存儲單元的另一個端子。柵控二極管能夠被實現(xiàn)成″部分″常規(guī)場效應(yīng)晶體管，其中FET的漏極保持開路；或其中常規(guī)FET的漏極連接到源極，充當(dāng)2個并聯(lián)″部分″場效應(yīng)晶體管，或2個并聯(lián)柵控二極管。并聯(lián)柵控二極管被互換使用為柵控二極管。與常規(guī)動態(tài)存儲器單元所做的相比，柵控二極管在存儲器讀/寫操作期間比純存儲電容器做得更多。與常規(guī)1T1C存儲器單元中的電壓下降或常規(guī)2T1C情況下的固定單元電壓相比，它表現(xiàn)出額外的吸引人的特性，這些特性允許存儲器單元電壓在讀操作期間具有電壓增益(即大于1)。其實現(xiàn)方式是當(dāng)讀取單元時向例如位線和檢測電路的相應(yīng)連接的電路傳送柵控二極管存儲器單元中存儲的基本上某些或全部電荷，而不是象在常規(guī)存儲電容器中那樣共享電荷以滿足線性電壓均衡條件。
由于柵控二極管被從ON存儲狀態(tài)(其中電荷被存儲在具有ON柵極電壓的FET的反轉(zhuǎn)層(inversion layer)中)改變到OFF空狀態(tài)(其中FET為OFF，F(xiàn)ET溝道中沒有存儲電荷或具有小于FET溝道中存儲的電荷的量級)，在非線性操作中，柵控二極管存儲器單元中存儲的電荷被傳送到所連接的相鄰電路(例如1T1D存儲器單元中的位線，或2T1D存儲器單元中的讀器件的柵極)。完全電荷傳送實現(xiàn)了讀操作期間的單元電壓增益。能夠針對通常如圖1A的附圖標(biāo)記110所示的1T1D DRAM構(gòu)造柵控二極管存儲器單元，或能夠針對如附圖1B的附圖標(biāo)記120所示的2T1D DRAM構(gòu)造柵控二極管存儲器單元。
圖1A和1B的右手側(cè)的子圖110和120分別示出了使用1T1D和2T1D結(jié)構(gòu)的柵控二極管的存儲器單元結(jié)構(gòu)的電路示意圖。柵控二極管的柵極形成存儲器單元的存儲節(jié)點。當(dāng)1-數(shù)據(jù)被存儲在柵極電容器中時，柵極電壓高為V_cell(1)，或通常為VBLH。當(dāng)存儲0-數(shù)據(jù)時，柵極電壓低為V_cell(0)，通常為0，并且低于柵極閾值電壓，而柵極電容大約為零，或具有小于1-數(shù)據(jù)時的柵極電容的量級。柵極上的這種非常小的電容主要源于柵控二極管的柵極和源極之間的覆蓋電容和任何周圍的寄生電容構(gòu)成的次要影響。
應(yīng)當(dāng)指出，0-數(shù)據(jù)的較小電容不必嚴(yán)格具有小于1-數(shù)據(jù)的電容的量級以實現(xiàn)電壓增益。它能夠具有較小或略小的量級，或甚至與1-數(shù)據(jù)的量級相當(dāng)。1-數(shù)據(jù)的電容與0-數(shù)據(jù)的電容的比值會影響如前所述的柵控二極管的增益，但不是基本操作和功能?！辶考壿^小″的表述被用于有關(guān)柵控二極管設(shè)計的典型設(shè)計說明。
在寫操作或存儲周期期間，柵控二極管的源極處于低電壓，通常為0，或者接地。對于向柵控二極管的柵極為高(為V_cell(1)或通常為VBLH)的單元寫入1-數(shù)據(jù)的情況，存儲的電荷Q_cell(1)將為(V_cell(1)-Vt_cell)C_cell，其中Vt_cell或Vt_gd為柵控二極管的閾值電壓，C_cell為ON柵極電容。有利的是，使Vt較小，使得更多的電荷能夠被寫入到單元中進行存儲和檢測到更多信號，因此能夠使用零Vt器件或低Vt器件。電荷Q_cell(1)對應(yīng)于1-數(shù)據(jù)，并且被存儲在柵極和溝道之間的反轉(zhuǎn)層中。對于0-數(shù)據(jù)，存儲的電荷Q_cell微小或為0，并且柵極電容大約為零，或具有小于1-數(shù)據(jù)的柵極電容的量級。存儲器單元通過例如字線(″WL″)控制柵極的開關(guān)(為讀寫而導(dǎo)通/斷開)連接到圖1A的1T1D DRAM 110的情況下的位線(″BL″)，或直接連接到附圖1B的2T1D單元120的情況下的讀器件的柵極。圖1A和1B的左邊部分分別示出了將正常電容器用于常規(guī)1T1C DRAM(附圖標(biāo)記10)和2T1C DRAM(附圖標(biāo)記20)的情況。
在讀操作期間，存儲器單元的另一個端子，即柵控二極管的源極被提升一個高于柵控二極管的閾值電壓Vt，加上柵控二極管的最終柵極電壓的電壓Vs_gd＞Vg_gd-Vt_gd (1a)以斷開柵控二極管。隨后，柵控二極管的柵極和用于保存存儲器數(shù)據(jù)的溝道之間的反轉(zhuǎn)層中存儲的電荷被傳送到連接電容器，連接電容器連接到(1)圖1A的1T1D DRAM 110的情況下的連接BL(假定WL控制柵極已經(jīng)開路)，或(2)附圖1B的2T1D DRAM 120的情況下的讀器件的FET柵極，加上柵控二極管的柵極上的任何相關(guān)寄生電容(C_stray)。
對于2T1D存儲器單元，讀器件的柵極電容(Cg_rg)本身取決于柵控二極管中存儲的電壓。上述組合連接電容在分析時能夠被看作為一個電容C_load，并且有時與Cg_rg互換使用。即，C_load＝Cg_rg+C_stray，C_load～Cg_rg。
是這個完全電荷傳送允許在讀操作期間提升單元電壓以實現(xiàn)更大的信號，而不是現(xiàn)有技術(shù)中的電荷均衡或共享。1-數(shù)據(jù)的柵控二極管中存儲的電荷為Q_stored＝(Vg_gd_initial-Vt_gd)Cg_gd (1b)作為在等式(1a)的條件下的完全電荷傳送，柵控二極管的電荷送出被指定為Q_transfer＝Q_stored (1c)于是，Cg_gd是其柵極電壓的函數(shù)，柵控二極管存儲和傳出的電荷獨立于最終柵極電壓，假定如等式(1a)所述將柵控二極管的源極電壓Vs_gd設(shè)置得足夠高。這被稱作完全電荷傳送。在等式(1a)設(shè)置的完全電荷傳送條件不成立的情況下，電荷傳送操作會進入約束電荷傳遞模式，其中由Vs_gd和Vg_gd_initial確定的特定初始電荷量會被從柵控二極管傳送到連接節(jié)點，例如讀器件，位線等等。剩余電荷會在柵控二極管和連接節(jié)點之間共享。
現(xiàn)在描述柵控二極管存儲器單元的操作原理?；貋韰⒄崭綀D2C，柵控二極管存儲器單元的示意圖用于說明其在2T1D存儲器單元陣列中的操作。如附圖2C所示，存在2個進入每個存儲器單元的字線，一個用于寫入(WLw)，一個用于讀取(WLr)。也存在2個進入相同單元的位線，一個用于寫入(BLw)，一個用于讀取(BLr)。對于用于讀寫的分離位線，它是讀/寫雙端口存儲器單元。
如附圖1B所示，2個位線能夠被合并成單個位線，從而產(chǎn)生單端口存儲器單元。雙端口存儲器單元需要更多的連線面積，但是一個字線中一組存儲器單元并且另一個字線中另一組存儲器單元能夠同時被讀寫，因此最大存儲器讀寫數(shù)據(jù)吞吐量加倍，而對于單端口存儲器單元，讀寫操作必須完全分離，從而產(chǎn)生較小的讀寫數(shù)據(jù)吞吐量。兩種情況下柵控二極管的操作原理沒有差別。
前面已經(jīng)描述了柵控二極管的讀/寫操作。在這個2T1D存儲器單元的情形下，對于寫操作，字線WLw從低提升到高(VWLH)，所以位線上的0-數(shù)據(jù)或1-數(shù)據(jù)(VBLH)能夠通過寫器件(其柵極連接到WLw)被寫入柵控二極管的柵極。通常，對于它們所屬的技術(shù)水平，VWLH＝1-1.2V，VBLH＝0.4V，Vt_writedevice＝0.5V。小字線電壓足夠驅(qū)動這種存儲器單元，從而與常規(guī)DRAM中較大的提升的字線驅(qū)動器相比，產(chǎn)生面積利用非常高效的字線驅(qū)動器。
如圖2A和圖2B所示，現(xiàn)在考慮柵控二極管信號放大。對于讀操作，連接到字線WLr的柵控二極管的源極從低(GND)提高到高(VWLH)。當(dāng)0-數(shù)據(jù)被存儲在存儲器單元中時，柵控二極管中存儲有零或非常少的電荷，并且柵控二極管上的電容非常小。當(dāng)提升WLr時，因為耦合效應(yīng)非常小，存儲節(jié)點(柵控二極管的柵極)上的電壓只有非常輕微的提高。0-數(shù)據(jù)耦合效應(yīng)來自于柵控二極管電容(幾乎為零，或為較小的量級)和連接節(jié)點到柵控二極管的柵極的組合負(fù)載和寄生電容所形成的分壓器，其中組合負(fù)載和寄生電容部分較大，例如通常為10比1。0-數(shù)據(jù)讀取的存儲節(jié)點上的電壓提高非常小，為VWLH/10(大約100mV)的量級。當(dāng)1-數(shù)據(jù)(VBLH)被存儲在存儲器單元中時，在柵控二極管中存儲有許多電荷(Q_stored)，并且柵控二極管上的電容較大。當(dāng)WLr被提升時，柵控二極管的源極電壓(Vs)也提升，存儲節(jié)點上的電壓(Vg)被提升到Vg_f＝Vs cc+Vg_i (2a)cc＝Cg_gd/(Cg_gd+C_load)(2b)其中cc是柵控二極管柵極-源極電容(Cg_gd)和連接節(jié)點到柵控二極管的柵極的組合負(fù)載電容(C_load)所形成的分壓器的耦合系數(shù)，Vg_i是柵控二極管的柵極(存儲節(jié)點)上的初始電壓Vg，并且Vg_f是提升WLr的電壓之后的電壓Vg。
Cg_gd能夠被看作具有2個分量，即寄生柵極-源極覆蓋電容(Cs_gd)和到FET反轉(zhuǎn)溝道的氧化物電容所形成的變化柵極電容(Cg_gd′)。當(dāng)柵控二極管的Vg正從低于Vt(OFF)改變成遠(yuǎn)高于Vt(ON)時，Cg_gd′改變量級。寄生柵極-源極覆蓋電容能夠被看作柵控二極管OFF電容Cg_gd(OFF)，當(dāng)柵控二極管在溝道中存儲很少或沒有電荷時，其值較小。當(dāng)柵控二極管完全為ON時，電容Cg_gd是柵控二極管ON電容(Cg_gd(ON))，柵控二極管在反轉(zhuǎn)層中存儲大量電荷。所以Cg_gd(OFF)＝Cs_gd，Cg_gd(ON)＝Cs_gd+Cox_gd，其中Cox_gd是柵控二極管的滿柵極氧化物電容。
圖2A中概述了柵控二極管信號放大的操作的基本原理。ON/OFF柵控二極管的電容，負(fù)載電容C_load，Cg_rg通常如下，但不局限于此Cg_gd(ON)＞C_load，Cg_rg＞＞Cg_gd(OFF)通常Cg_gd(OFF)∶C_load∶Cg_gd(ON)＝1∶10∶100VWLH＝1V，VBLH＝0.4V回來參照圖2A，連接到電容性負(fù)載CL的柵控二極管放大器的情況通常如附圖標(biāo)記200所示。應(yīng)當(dāng)指出，前面描述(等式(2b))的負(fù)載電容(C_load)在這個設(shè)置中能夠被看作是電容性負(fù)載CL。柵控二極管操作的ON，OFF和負(fù)載電容的示例性關(guān)系如下Cg_gd(ON)＞CL＞＞Cg_gd(OFF)通常，
Cg_gd(OFF)∶CL∶Cg_gd(ON)＝1∶10∶1000-data1-dataCg_gdCg_gd(OFF)＜＜C_load Cg_gd(ON)＞C_loadcc cc(OFF)＝0.09～0.1cc(ON)＝0.91～0.9Vg_f 0.1VWLH 0.9(VWLH+VBLH)0.1V 1.3V表1.0-數(shù)據(jù)和1-數(shù)據(jù)的柵控二極管電壓增益表1示出了2個不同狀態(tài)，即0-數(shù)據(jù)和1-數(shù)據(jù)下，并且在如前所述的Cg_gd(OFF)，C_load(或有時寫為CL)和Cg_gd(ON)的典型條件下柵控二極管存儲器單元的操作(讀取)。操作之前柵控二極管中的電壓差為0.4V，而操作之后柵控二極管中的電壓差為1.3-0.1＝1.2V。這在2個狀態(tài)0-和1-數(shù)據(jù)之間導(dǎo)致大的電壓差。實際上，存儲器單元中的電壓增益大約為3x(等于1.2/0.4)，從而說明了柵控二極管放大器的信號放大功能。如果柵控二極管被電容器替代，則操作之后的0-和1-電壓分別為0.9V和1.3V。在0-數(shù)據(jù)和1-數(shù)據(jù)之間，操作之前柵控二極管中的電壓差為0.4V，操作之后柵控二極管中的電壓差為(略少的)0.4V，并且操作中沒有電壓增益(增益略微小于或等于1)。
現(xiàn)在考慮2T1D柵控二極管存儲器單元的操作和分析。在附圖1B和2C所示的2T1D的情況下，當(dāng)柵控二極管的源極被提升一個高于如前面等式(1)所述柵控二極管的柵極上的最終電壓減去柵控二極管的閾值(Vt)的電壓時，出現(xiàn)完全電荷傳送。電荷被傳送到讀器件的柵極，并且導(dǎo)致如下所指定的柵極電壓提高令Vt_gd為柵控二極管閾值電壓，零Vt或低Vt，Cg_rg為讀器件的柵極電容，
Vt_rg為讀器件的閾值電壓，Q_stored和Q_transfer為存儲和傳遞的電荷，Vs_gd為Vs，Vg_gd_initial為Vg_i，Vg_gd_final為Vg_f。
Rc＝Cg_gd/Cg_rg～Cg_gd/C_load(C_load～Cg_rg)Q_stored＝(Vg_i-Vt_gd)Cg_gd，完全電荷傳送(Vg_f＜＝Vs+Vt_gd)Q_transfer＝(Vg_f-Vt_rg)Cg_rg＝Q_stored(3a)Vg_f＝Q_stored/Cg_rg+Vt_rg＝(Vg_i-Vt_gd)Cg_gd/Cg_rg+Vt_rgVg_f＝Vg_i Rc+Vt_rg-Vt_gd Rc (3b)Gain＝Vg_f/Vg_i～1+Rc (3c)(Vt_rg＞Vg_i，Vt_gd和Rc較小)在最大電荷傳送時，Vg_f＝Vs+Vt_gd，Rc＝(Vs+Vt_gd-Vt_rg)/(Vg_i-Vt_gd)通常，Vs為Vg_i的兩倍到三倍，其中Vg_i＜Vt_rg，Vt_gd～0。Rc大約為1-2。
在約束Vs_gd(與Vs相同)使得等式(1)中描述的條件不成立的情況下，不是所有的電荷被傳出柵控二極管。
例如，在2T1D的情況下，如果Cg_gd＞＞Cg_rg，例如至少大10x，則假定Vt_gd＝0Vt_rg＝0.5VVg_i＝0.4VVs＝0---＞1V(從0V提升到1V)Q_stored＝(Vg_i-Vt_gd)Cg_gd電荷被傳送到讀器件的柵極，并且如等式(3b)所述，可能產(chǎn)生柵極電壓的較大提高。在上述例子中，Vg_f為大約11Vg_i(因為Rc＝Cg_gd/Cg_rg＝10)。這會導(dǎo)致在保持柵控二極管OFF以便完成電荷傳送時違反等式(1)中描述的條件，從而產(chǎn)生被稱為″約束電荷傳送″的情況。在柵控二極管中某些電荷被阻止。柵控二極管的最終柵極電壓(Vg_f)如下Vg_i＜Vg_f＜Vg_i Rc+Vt_rg-Vt_gd Rc (4)即使Vs和電荷傳送受到約束，這仍然是良好的電壓增益。柵控二極管在結(jié)束時保持ON，保留某些電荷，其中Vg_f＞Vs+Vt_gd。
在2T1D的情況下，當(dāng)Cg_gd遠(yuǎn)大于Cg_rg(例如10x)時出現(xiàn)此情況，它具有以下優(yōu)點(1)讀器件的柵極電壓仍然遠(yuǎn)高于存儲的單元電壓(Vg_i＝V_cell_initial)，因此電壓增益良好；并且(2)柵控二極管中存儲的多于標(biāo)稱電荷傳送操作所需的剩余電荷充當(dāng)區(qū)分存儲的1-數(shù)據(jù)與0-數(shù)據(jù)的設(shè)計余量，以得到抗源極漏極泄漏，柵極隧道泄漏和輻射導(dǎo)致的軟差錯(″SER″)的單元保持可靠性。
對于2T1D的情況，在約束電荷傳送下，約束電荷傳送(Vg_f＞Vs+Vt_gd)Q_transfer1＝(Vs+Vt_gd-Vt_rg)Cg_rg(充電Cg_rg，直至Vs+Vt_gd)Q_transfer2＝Q_stored-Q_transfer1(充電Cg_gd+Cg_rg，高于Vs+Vt_gd)＝(Vg_i-Vt_gd)Cg_gd-(Vs+Vt_gd-Vt_rg)Cg_rg＝Vg_i Cg_gd-Vs Cg_rg+Vt_rg Cg_rg-Vt_gd(Cg_gd+Cg_rg)(5a)del_V1＝Vs+Vt_gd-Vt_rgdel_V2＝Q_transfer2/(Cg_gd+Cg_rg)＝[(Vg_i-Vt_gd)Cg_gd-(Vs+Vt_gd-Vt_rg)Cg_rg]/(Cg_gd+Cg_rg)＝Vg_i Rc/(1+Rc)-Vs/(1+Rc)+Vt_rg/(1+Rc)-Vt_gdVg_f＝Vt_rg+del_V1+del_V2＝(Vs+Vg_i)Rc/(1+Rc)+Vt_rg/(1+Rc) (5b)
Gain＝Vg_f/Vg_i～(1+Vs/Vg_i)Rc/(1+Rc) (5c)(Vt_gd＜Vg_i，Rc＞＞1)總之，Gain＝1+Rc-(Vt_gd/Vg_i)Rc～1+Rc完全電荷傳送(對于較小Rc)。
Gain＝(1+Vs/Vg_i)Rc/(1+Rc)約束電荷傳送(較大Rc)。
使用上述例子，Vg_i＝0.4V，Vs＝1V，Vt_gd＝0，Vt_rg＝0.6VVg_f＝(1+0.4)(10)/(1+10)+0.6/(1+10)＝1.33VGain＝1.33/0.4＝3.3Rc＝Cg_gd/Cg_rg 0.01 0.1 1 2 5 101001+Rc 1.01 1.1 2 3 6 11101Rc/(1+Rc) 0.01 0.09 0.5 0.67 0.83 0.91 0.99Gain(Vs/Vg＝2.5) 0.035 0.32 1.75 2.35 2.91 3.19 3.47Gain(Vs/Vg＝3)0.04 0.36 2.00 2.68 3.32 3.64 3.96電荷傳送 ＜--完全---＞＜---約束---＞表2.作為Rc，Vs，Vg_i的函數(shù)的增益柵控二極管存儲單元允許進行從存儲單元到相應(yīng)位線和檢測電路的完全和/或部分電荷傳送(而不是僅進行常規(guī)情況下的電荷共享)，從而與常規(guī)1T1C，2T1C和3T1C DRAM單元相比，在讀操作期間實現(xiàn)大得多的信號。實際上，與1T1D和2T1D情況的初始存儲單元電壓相比，它甚至實現(xiàn)了電壓增益，而常規(guī)情況中則沒有電壓增益。在2T1D的情況下，與2T1C或3T1C存儲器單元中描述的僅僅單增益(從讀器件獲得)相比，在存儲單元(電壓增益)和檢測讀器件(電流增益)中實現(xiàn)″雙增益″。
現(xiàn)在考慮2T1D存儲器單元的電路，讀寫操作。圖1A示出了1T1D柵控二極管存儲器單元及其操作的示意圖。附圖1B，2B和2C示出了柵控二極管存儲器單元的示意圖，并且說明了2T1D存儲器單元中的操作。如附圖2C所示，存在2個進入每個存儲器單元的字線，一個用于寫入(WLw)，一個用于讀取(WLr)。也存在2個進入相同單元的位線，一個用于寫入(BLw)，一個用于讀取(BLr)。對于用于讀寫的分離位線，它是雙端口讀/寫存儲器單元。如附圖1B所示，2個位線能夠被合并成單個位線，從而產(chǎn)生單端口存儲器單元。雙端口存儲器單元需要更多的連線面積，但是一個字線中一組存儲器單元并且另一個字線中另一組存儲器單元能夠同時被讀寫，因此最大存儲器讀寫數(shù)據(jù)吞吐量加倍，而對于單端口存儲器單元，讀寫操作必須完全分離，從而產(chǎn)生較小的讀寫數(shù)據(jù)吞吐量。兩種情況下柵控二極管的操作原理沒有差別。
前面已經(jīng)描述了柵控二極管的讀/寫操作。在這個2T1D存儲器單元的情形下，對于寫操作，字線WLw從低提升到高(VWLH)，所以位線上的0-數(shù)據(jù)或1-數(shù)據(jù)(VBLH)能夠通過寫器件(其柵極連接到WLw)被寫入柵控二極管的柵極。通常，VWLH＝1-1.2V，VBLH＝0.4V，Vt_writedevice＝0.5V(或更小)。小字線電壓足夠驅(qū)動這種存儲器單元，從而與常規(guī)DRAM中較大的提升的字線驅(qū)動器相比，產(chǎn)生面積利用非常高效的字線驅(qū)動器。負(fù)電壓能夠被提供給未選擇的字線，以使那些行中的連接寫器件的亞閾值(sub-threshold)泄漏最小。
對于讀操作，字線WLr從低(GND)提高到高(VWLH)。當(dāng)0-數(shù)據(jù)被存儲在存儲器單元中時，柵控二極管中存儲有零或非常少的電荷，并且柵控二極管上的電容(Cg_gd(OFF))非常小。當(dāng)提升WLr時，因為耦合效應(yīng)非常小，存儲節(jié)點(柵控二極管的柵極)上的電壓只有非常輕微的提高。0-數(shù)據(jù)耦合效應(yīng)來自于量級較小的OFF柵控二極管電容(Cg_gd(OFF))，和連接節(jié)點到柵控二極管的柵極的負(fù)載電容(C_load)所形成的分壓器，其中負(fù)載電容部分較大，例如通常為10比1。所以0-數(shù)據(jù)讀取的存儲節(jié)點上的電壓提高非常小，為VWLH/10(大約100mV)的量級。當(dāng)1-數(shù)據(jù)(VBLH)被存儲在存儲器單元中時，在ON柵控二極管中存儲有許多電荷(Q_stored)，并且柵控二極管上的電容(Cg_gd(ON))較大。當(dāng)WLr被提升時，柵控二極管的源極電壓(Vs)也提升，存儲節(jié)點上的電壓(Vg)被提升到Vg_f＝Vs cc+Vg_i(2a)cc＝Cg_gd/(Cg_gd+C_load)(2b)其中cc是柵控二極管柵極-源極電容(Cg_gd)和連接節(jié)點到柵控二極管的柵極的組合負(fù)載電容(C_load)所形成的分壓器的耦合系數(shù)，Vg_i是柵控二極管的柵極(存儲節(jié)點)上的初始電壓Vg，并且Vg_f是提升WLr的電壓之后的電壓Vg。
現(xiàn)在考慮2T1D存儲器單元的2個示例性實施例實現(xiàn)。
在第一示例性實施例中，描述柵控二極管的平面實現(xiàn)。能夠以具有僅僅到柵極和源極的連接的″部分″FET的形式實現(xiàn)柵控二極管存儲器單元。柵控二極管能夠被看作是常規(guī)FET設(shè)置中的″部分″場效應(yīng)晶體管，其中FET的漏極保持開路。另一個可能的平面實現(xiàn)是具有連接到源極的漏極，充當(dāng)2個并聯(lián)的″部分″場效應(yīng)晶體管，或2個并聯(lián)的柵控二極管。并聯(lián)柵控二極管被互換使用為柵控二極管。
如附圖2C所示，柵極是存儲節(jié)點，源極是連接到用于讀取的字線的節(jié)點。如圖4所示，使用平面體硅或平面硅絕緣體(SOI)技術(shù)能夠?qū)崿F(xiàn)柵控二極管FET，其中柵極在擴散區(qū)之上。柵極面積必須足夠大，以在存儲1-數(shù)據(jù)時提供相對于連接到柵控二極管的柵極的總負(fù)載電容(C_load)的足夠電容(Cg_gd)，從而滿足如下的典型工作點Cg_gd(OFF)∶C_load∶Cg_gd(ON)＝1∶10∶100并且Rc＝Cg_gd/Cg_rg～Cg_gd/C_load(Cg_gd～C_load)＝1～10應(yīng)當(dāng)選擇讀器件的閾值電壓(Vt_rg)和寫器件的閾值電壓(Vt_wg)，使得Vt_rg＞VBLH+off_rg(off_rg是保證連接到位線的所有讀器件的總開路電流低于某個水平的設(shè)計余量)并且VWLH-Vt_wg＞VBLH+od_wg(od_wg是保證用于寫入1-數(shù)據(jù)的寫器件中有足夠柵極過驅(qū)動(柵極電壓減去閾值電壓)的設(shè)計余量)對于VWLH＝1.2V，VBLH＝0.4V，off_rg＝od_wg＝0.2V，我們得到Vt_rg＞0.6V并且Vt_wg＜0.6V。所以高Vt FET器件通常被用于讀器件和寫器件。并且，通常有25A厚的厚氧化物器件被用于減少柵極隧道泄漏電流。
如前所述，對于平面柵控二極管，優(yōu)選零或非常小的閾值電壓的器件，使得Vt_gd～0，以提高1-數(shù)據(jù)電壓和增益。
通常，但不局限于這些實現(xiàn)數(shù)值，讀器件尺寸能夠被選擇為2∶1Lmin，其中Lmin是最小特征尺寸。針對小存儲器單元尺寸選擇2∶1Lmin。
所以柵控二極管的典型尺寸為4∶4 Lmin，其中相對于讀器件，它在面積方面為8x，在電容方面為8x，即Rc＝Cg_gd/Cg_rg＝8。
現(xiàn)在考慮2T1D存儲器單元的第二示例性實施例實現(xiàn)。這個實施例為柵控二極管的溝道實現(xiàn)。能夠以淺溝道的形式實現(xiàn)柵控二極管，其中用圓柱多晶硅溝道形成柵極，所述溝道被與下面的硅分離的薄氧化物包圍，如圖3A和3B所示。對多晶硅溝道之后的硅表面上的區(qū)域進行主動(positively)摻雜以形成柵控二極管的源極擴散，多晶硅溝道是柵極。這個實現(xiàn)的優(yōu)點是柵控二極管的面積較小，并且能夠產(chǎn)生較大的電容(Cg_gd)以在深約束電荷傳送方式(Rc＞10-100)下工作，從而進行SER(軟差錯)保護。然而這需要平面技術(shù)前沿的技術(shù)發(fā)展，以及普通平面硅技術(shù)中針對嵌入式存儲器的額外處理步驟。
圖6和圖7示出了單元的示例性布局的頂視圖。位線與M2(第二金屬)垂直地延伸。字線與M1(第一金屬)水平地延伸。圖6示出了單端口存儲器單元的布局。對于雙端口讀/寫存儲器單元，為分立的讀寫增加一個額外的位線，例如在圖7示出的示例性布局610中。
現(xiàn)在考慮柵控二極管存儲器陣列，字線驅(qū)動器和檢測電路。通過將單元放入二維陣列，能夠形成柵控二極管存儲器單元的陣列，其中讀/寫字線水平延伸，讀/寫位線垂直延伸。讀寫位線能夠被分離為不同的位線，其中對于每列單元-雙端口讀/寫存儲器陣列，一個用于讀取，一個用于寫入，其中能夠同時執(zhí)行讀寫操作。讀/寫位線也可以被合并成針對每列單元-單端口讀/寫存儲器陣列的單個位線，其中必須在不同周期執(zhí)行讀寫操作。
每個水平讀取或?qū)懭胱志€驅(qū)動許多存儲器單元(通常為256-1024)，并且每個位線(讀/寫)垂直延伸，并且通常連接到128-256個單元。水平字線和垂直位線形成存儲器陣列。由于字線和位線是長連線，必須設(shè)計適當(dāng)?shù)淖志€驅(qū)動器以處理來自寫字線上的寫器件和讀字線上的柵控二極管的字線負(fù)載，以及字線的R，C延遲。此外，必須引入適當(dāng)?shù)脑O(shè)計以提供在讀，寫操作期間驅(qū)動位線的足夠電流，以實現(xiàn)定時目標(biāo)。
如圖所示，操作柵控二極管存儲器單元的工作點對于低電壓和低功率操作非常良好。通常，關(guān)于正在使用的技術(shù)水平，對于1.0-1.2V技術(shù)，VWLH＝1.0-1.2V，VBLH＝0.4V。與常規(guī)DRAM和SRAM相比，位線和單元電壓相對較小，大約為一半。此外，與常規(guī)DRAM和SRAM相比，操作柵控二極管存儲器陣列的字線驅(qū)動器和檢測放大器能夠更加簡單和更小。作為比較，對于相同水平的硅技術(shù)，DRAM/SRAM的典型電壓為VBLH＝1V，VWLH＝1.8V。結(jié)果，柵控二極管存儲器能夠以大約50％的電壓工作，因此能夠大大地節(jié)電。
由于存儲器單元內(nèi)在的電壓提升和增益，與相同技術(shù)水平的常規(guī)DRAM/SRAM中使用的1.8V相比，字線電壓相對更小(VWLH＝1.0-1.2V)，因此不必進行外部字線升壓。結(jié)果，字線驅(qū)動器能夠更加簡單，但不需要多數(shù)常規(guī)DRAM中使用的電壓轉(zhuǎn)換器，因此字線驅(qū)動器的面積能夠更小，并且陣列面積效率能夠進一步得到提高。
位線電壓工作于0和VBLH(對于1-V硅技術(shù)，通常為0.4V)之間，所以能夠使用普通驅(qū)動器在寫操作期間將位線驅(qū)動在0和VBLH之間。在讀操作期間，位線被預(yù)充電到VBLH，并且位線信號在0和VBLH之間，從而在讀取1-數(shù)據(jù)時降低到0，在讀取0-數(shù)據(jù)時保持為VBLH。能夠使用小信號高增益單端檢測放大器檢測位線信號。
現(xiàn)在考慮示例性電路模擬。已經(jīng)在存儲器陣列的情況下對柵控二極管存儲器單元的操作進行了電氣模擬。每個水平讀取或?qū)懭胱志€驅(qū)動許多存儲器單元(通常為256-1024)，并且每個位線(讀/寫)垂直延伸，并且通常連接到128-256個單元。水平字線和垂直位線形成存儲器陣列。由于字線和位線是長連線，所以必須在模擬中引入適當(dāng)?shù)腞，C負(fù)載和驅(qū)動器以反映正確的物理工作條件。
圖8中示出了寫入1，讀取1，寫入0，讀取0，...的結(jié)果模擬波形。
圖8中示出的波形的模擬條件為VBLH＝0.4VVWLW＝0～1.0V，VWLR＝0～1.0VVcell＝0.0～0.4V(存儲)，0.05～1.3V(讀取)柵控二極管單元0.6u×1.5u，零Vt(溝道)讀器件0.28u×0.12uBLcap～160fF(256單元位線)R，W NFETVt＝0.6VRc＝Cg_gd/Cg_rg＝27Gain＝1.25/0.4＝3.1圖13中示出的波形的模擬條件為VBLH＝0.65VVWLW＝-0.4～1.2V，VWLR＝0～1.2VVcell＝0.0～0.6V(存儲)，0.05～1.35V(讀取)柵控二極管單元0.72u×0.35u，零Vt(平面)
讀器件0.28u×0.12u，write_gate0.28u×0.16uBLcap～160fF(256單元位線)R，W NFETVt＝0.6VRc＝Cg_gd/Cg_rg＝7.5Gain＝1.30/0.6＝2.1現(xiàn)在比較柵控二極管存儲器單元和常規(guī)存儲器單元。在常規(guī)1T1C DRAM(圖1A的110)的情況下，在讀操作期間，所有電荷，而不是存儲器單元中與BL共享(或與BL均衡或放電到BL)的電荷，被傳送到BL，結(jié)果，讀操作中的穩(wěn)定狀態(tài)檢測位線電壓V_bl_final為V_bl_final(1)＝V_cell(1)C_cell/C_bl＝VBLH C_cell/C_bl與常規(guī)1T1C DRAM的情況相比，其值高出一個比值(1+C_cell/C_bl)。
在C_cell＞C_bl的情況下，穩(wěn)定狀態(tài)檢測位線電壓V_bl_final會高于初始存儲的單元電壓V_cell(1)或VBLH。
以下表格總結(jié)了柵控二極管存儲器單元的單元電壓增益和檢測信號優(yōu)點柵控二極管1T1D單元 1T1C DRAM單元V_cell_initial(0，1) 0～VBLH0～VBLHV_bl_final(0，1) 0～VBLH C_cell/C_bl0～VBLH C_cell/(C_cell+C_bl)C_cell/C_bl＝0.25 0.25VBLH 0.2VBLH(傳送比＝0.2)C_cell/C_bl＝1VBLH 0.5VBLH(傳送比＝0.5)C_cell＞C_bl ＞VBLH ＜VBLH改進信號 1+C_cell/C_bl 1(優(yōu)于1T1C)Gain＝dVf/dVi C_cell/C_blC_cell/(C_cell+C_bl)dVf＝V_cell_final(0-1)(能夠＞1) (始終＜1)dVi＝V_cell_initial(0-1)表4.1T1D實施例的單元電壓增益和檢測信號優(yōu)點在2T1D DRAM(附圖1B的120)的情況下，在讀操作期間，所有電荷Q_cell，而不是存儲器單元中保持的用于使電壓固定于V_cell(1)以驅(qū)動讀器件的電荷，被傳送到讀器件的柵極。1-數(shù)據(jù)的存儲器單元中存儲的電荷為Q_cell(1)＝V_cell(1)C_cell，并且在完全電荷傳送操作模式下被傳送到讀器件的柵極，從而得到以下電壓提高del_V_rg＝Q_cell(1)/C_rg＝V_cell(1)C_cell/C_rg讀操作中讀器件的柵極上的穩(wěn)定狀態(tài)檢測電壓為V_rg_final(1)＝V_cell_final(1)＝V_cell(1)(1+C_cell/C_rg)其值始終大于1，意味著無論C_cell和C_rg的值如何，始終存在相對初值的電壓提高，因此提供更好的檢測信號和讀取速度。
以下表格總結(jié)了柵控二極管存儲器單元的單元電壓增益和檢測信號優(yōu)點柵控二極管2T1D單元 2T1C DRAM單元V_cell_initial(0，1) 0～VBLH0～VBLHV_cell_final(0，1) 0～VBLH(1+C_cell/C_rg) 0～VBLH(＞VBLH)改進信號 1+C_cell/C_rg 1Gain＝dVf/dVi 1+C_cell/C_rg 1dVf＝V_cell_final(0-1) (始終＞1，對于2T1D)dVi＝V_cell_initial(0-1)表5.2T1D實施例的單元電壓增益和檢測信號優(yōu)點雖然這里已經(jīng)針對附圖描述了本發(fā)明的實施例，但應(yīng)當(dāng)理解，本發(fā)明不局限于這些詳細(xì)的實施例，并且相關(guān)領(lǐng)域的技術(shù)人員在不偏離本發(fā)明的范圍和宗旨的前提下可以進行各種其他的改變和修改。所有這樣的改變和修改均應(yīng)當(dāng)被包含在如所附權(quán)利要求書所定義的本發(fā)明的范圍和實質(zhì)內(nèi)。
權(quán)利要求
1.一種柵控二極管存儲器單元，包括至少一個晶體管；和與該至少一個晶體管進行信號傳送的柵控二極管。
2.如權(quán)利要求1所述的柵控二極管存儲器單元，其中柵控二極管的第一端子形成存儲單元的一個端子，并且柵控二極管的第二端子形成存儲單元的另一個端子。
3.如權(quán)利要求2所述的柵控二極管存儲器單元，其中以淺溝道的形式實現(xiàn)柵控二極管的柵極。
4.如權(quán)利要求3所述的柵控二極管存儲器單元，其中柵控二極管的柵極包括被薄氧化物包圍的多晶硅溝道，所述薄氧化物的下面布置有硅，并且所述的硅包圍所述薄氧化物。
5.如權(quán)利要求4所述的柵控二極管存儲器單元，其中多晶硅溝道為圓柱形。
6.如權(quán)利要求4所述的柵控二極管存儲器單元，其中柵控二極管的柵極包括金屬氧化物半導(dǎo)體(″MOS″)電容器。
7.如權(quán)利要求2所述的柵控二極管存儲器單元，其中柵控二極管的柵極為平面形。
8.如權(quán)利要求7所述的柵控二極管存儲器單元，其中柵控二極管的柵極布置在擴散區(qū)之上。
9.如權(quán)利要求8所述的柵控二極管存儲器單元，還包括布置在柵控二極管的柵極和擴散區(qū)之間的氧化層。
10.如權(quán)利要求7所述的柵控二極管存儲器單元，其中柵控二極管包括平面金屬氧化物半導(dǎo)體(″MOS″)電容器。
11.如權(quán)利要求1所述的柵控二極管存儲器單元，其中至少一個晶體管是場效應(yīng)晶體管(″FET″)；并且柵控二極管的柵極與FET的源極進行信號傳送。
12.如權(quán)利要求11所述的柵控二極管存儲器單元，還包括在場效應(yīng)晶體管的源極和柵控二極管的柵極之間進行信號傳送的金屬連接器。
13.如權(quán)利要求12所述的柵控二極管存儲器單元，其中金屬連接器是直接金屬連接器(″MCBAR″)。
14.如權(quán)利要求11所述的柵控二極管存儲器單元，其中柵控二極管的柵極形成存儲單元的一個端子；并且柵控二極管的源極中的至少一個形成存儲單元的另一個端子。
15.如權(quán)利要求14所述的柵控二極管存儲器單元，其中FET的漏極與位線(″BL″)進行信號傳送；并且FET的柵極與寫字線(″WLw″)進行信號傳送。
16.如權(quán)利要求15所述的柵控二極管存儲器單元，其中柵控二極管的源極中的至少一個與讀字線(″WLr″)進行信號傳送。
17.如權(quán)利要求1所述的柵控二極管存儲器單元，其中該至少一個晶體管包括第一和第二FET，其中第一FET的源極端子與第二FET的柵極端子進行信號傳送；并且柵控二極管的柵極端子與第一FET的源極端子進行信號傳送。
18.如權(quán)利要求17所述的柵控二極管存儲器單元，其中至少一個晶體管是場效應(yīng)晶體管(″FET″)；并且柵控二極管的柵極與FET的源極進行信號傳送。
19.如權(quán)利要求18所述的柵控二極管存儲器單元，其中柵控二極管的柵極形成存儲單元的一個端子；并且柵控二極管的源極中的至少一個形成存儲單元的另一個端子。
20.如權(quán)利要求19所述的柵控二極管存儲器單元，其中FET的漏極與位線(″BL″)進行信號傳送；并且FET的柵極與寫字線(″WLw″)進行信號傳送。
21.如權(quán)利要求20所述的柵控二極管存儲器單元，其中位線是在單讀/寫結(jié)構(gòu)中與另一個FET的漏極進行信號傳送的組合位線。
22.如權(quán)利要求20所述的柵控二極管存儲器單元，其中位線是雙讀/寫結(jié)構(gòu)中的分離位線。
23.如權(quán)利要求17所述的柵控二極管存儲器單元，其中柵控二極管的柵極形成存儲單元的一個端子，并且柵控二極管的源極中的至少一個形成存儲單元的另一個端子。
24.如權(quán)利要求23所述的柵控二極管存儲器單元，其中第一FET的漏極與位線(″BL″)進行信號傳送；并且第一FET的柵極與寫字線(″WLw″)進行信號傳送。
25.如權(quán)利要求23所述的柵控二極管存儲器單元，其中柵控二極管的源極中的至少一個與讀字線(″WLr″)進行信號傳送。
26.如權(quán)利要求1所述的柵控二極管存儲器單元，其中柵控二極管包括FET。
27.如權(quán)利要求26所述的柵控二極管存儲器單元，其中柵控二極管的實現(xiàn)FET的漏極保持開路。
28.如權(quán)利要求26所述的柵控二極管存儲器單元，其中柵控二極管的實現(xiàn)FET的源極保持開路，并且柵控二極管的實現(xiàn)FET的漏極變成柵控二極管的源極。
29.如權(quán)利要求26所述的柵控二極管存儲器單元，其中柵控二極管的實現(xiàn)FET的漏極連接到柵控二極管的實現(xiàn)FET的源極。
30.如權(quán)利要求1所述的柵控二極管存儲器單元，其中柵控二極管包括至少一個″部分″FET。
31.如權(quán)利要求30所述的柵控二極管存儲器單元，其中柵控二極管的漏極保持開路以形成一個具有柵極和源極的″部分″FET。
32.如權(quán)利要求30所述的柵控二極管存儲器單元，其中柵控二極管的漏極保持開路以形成一個具有柵極和漏極的″部分″FET，并且柵控二極管FET的漏極變成柵控二極管的源極。
33.如權(quán)利要求30所述的柵控二極管存儲器單元，其中柵控二極管FET的漏極連接到柵控二極管FET的源極以形成2個并聯(lián)的″部分″FET。
34.一種柵控二極管存儲器單元，包括至少一個開關(guān)裝置；和與所述至少一個開關(guān)裝置進行信號傳送的定向裝置。
35.如權(quán)利要求34所述的柵控二極管存儲器單元，其中定向裝置的第一端子與開關(guān)裝置的第一端子進行信號傳送。
36.如權(quán)利要求35所述的柵控二極管存儲器單元，其中定向裝置的第一端子形成存儲單元的一個端子；并且定向裝置的第二端子形成存儲單元的另一個端子。
37.如權(quán)利要求36所述的柵控二極管存儲器單元，其中開關(guān)裝置的第二端子與位線(″BL″)進行信號傳送；并且開關(guān)裝置的第三端子與寫字線(″WLw″)進行信號傳送。
38.如權(quán)利要求36所述的柵控二極管存儲器單元，其中定向裝置的第二端子與讀字線(″WLr″)進行信號傳送。
39.如權(quán)利要求34所述的柵控二極管存儲器單元，其中所述至少一個開關(guān)裝置包括第一和第二開關(guān)裝置，其中第一開關(guān)裝置的第一端子與第二開關(guān)裝置的第三端子進行信號傳送；并且定向裝置的第一端子與第一開關(guān)裝置的第一端子進行信號傳送。
40.如權(quán)利要求39所述的柵控二極管存儲器單元，其中定向裝置的第一端子形成存儲器單元的一個端子，并且定向裝置的第二端子形成存儲器單元的另一個端子。
41.如權(quán)利要求40所述的柵控二極管存儲器單元，其中第一開關(guān)裝置的第二端子與位線(″BL″)進行信號傳送；并且第一開關(guān)裝置的第三端子與寫字線(″WLw″)進行信號傳送。
42.如權(quán)利要求41所述的柵控二極管存儲器單元，其中定向裝置的第二端子與讀字線(″WLr″)進行信號傳送。
43.如權(quán)利要求42所述的柵控二極管存儲器單元，其中定向裝置的第三端子保持開路。
44.如權(quán)利要求42所述的柵控二極管存儲器單元，其中定向裝置的第三端子連接到定向裝置的第二端子。
45.如權(quán)利要求34所述的柵控二極管存儲器單元，還包括1-數(shù)據(jù)寫入裝置，用于通過在柵極和溝道之間的反轉(zhuǎn)層中存儲對應(yīng)于1-數(shù)據(jù)的電荷，以處于高電壓的柵控二極管的柵極向存儲器單元寫入1-數(shù)據(jù)；和
0-數(shù)據(jù)寫入裝置，用于通過在柵極和溝道之間的反轉(zhuǎn)層中存儲對應(yīng)于0-數(shù)據(jù)的基本為沒有的電荷，以處于低或零電壓的柵控二極管的柵極向存儲器單元寫入0-數(shù)據(jù)。
46.如權(quán)利要求45所述的柵控二極管存儲器單元，其中存儲器單元電壓在讀操作期間具有電壓增益。
47.一種存儲器陣列，包括多個柵控二極管存儲器單元，其中所述多個柵控二極管存儲器單元中的每個如權(quán)利要求1所述。
48.如權(quán)利要求47所述的存儲器陣列，其中所述存儲器陣列包括多個行和多個列的柵控二極管存儲器單元。
49.如權(quán)利要求47所述的存儲器陣列，其中所述多個柵控二極管存儲器單元包括按行排列的2T1D存儲器單元，并且一行的至少一部分的每個2T1D存儲器單元共享公共讀器件GND。
50.如權(quán)利要求47所述的存儲器陣列，其中至少一個晶體管的源極端子能夠被偏置到一個電壓上。
51.如權(quán)利要求49所述的存儲器陣列，其中一行的至少一部分的每個2T1D存儲器單元共享公共偏置電壓線。
52.一種對柵控二極管存儲器單元進行寫入的方法，其中柵控二極管的源極處于低電壓，該方法包括以下步驟中的至少一個通過在柵極和溝道之間的反轉(zhuǎn)層中存儲對應(yīng)于1-數(shù)據(jù)的電荷，以處于高電壓的柵控二極管的柵極向存儲器單元寫入1-數(shù)據(jù)；和通過在柵極和溝道之間的反轉(zhuǎn)層中存儲對應(yīng)于0-數(shù)據(jù)的基本為沒有的電荷，以處于低或零電壓的柵控二極管的柵極向存儲器單元寫入0-數(shù)據(jù)。
53.如權(quán)利要求52所述的方法，其中存儲器單元電壓在讀操作期間具有電壓增益。
全文摘要
提供一種柵控二極管存儲器單元，包含例如場效應(yīng)晶體管(″FET″)的一或多個晶體管，和柵控二極管，所述柵控二極管與FET進行信號傳送，使得柵控二極管的柵極與第一FET的源極進行信號傳送，其中柵控二極管的柵極形成存儲單元的一個端子，并且柵控二極管的源極形成存儲單元的另一個端子，第一FET的漏極與位線(″BL″)進行信號傳送，并且第一FET的柵極與寫字線(″WLw″)進行信號傳送，而柵控二極管的源極與讀字線(″WLr″)進行信號傳送。
文檔編號G11C11/36GK1627435SQ200410094909
公開日2005年6月15日 申請日期2004年11月18日 優(yōu)先權(quán)日2003年12月11日
發(fā)明者溫格·K·魯克, 羅伯特·H·丹納德 申請人:國際商業(yè)機器公司